ADC0809的采樣控制電路的實(shí)現(xiàn)

1、附表1:廣州大學(xué)學(xué)生實(shí)驗(yàn)報(bào)告2016 年 5 月 10 日開課學(xué)院及實(shí)驗(yàn)室：物理與電子工程學(xué)院-電子樓317室學(xué)院物電年級(jí)、專業(yè)、班姓名Jas on.P學(xué)號(hào)實(shí)驗(yàn)課程名稱EDA技術(shù)實(shí)驗(yàn)成績實(shí)驗(yàn)項(xiàng)目名稱ADC0809的采樣控制電路的實(shí)現(xiàn)指導(dǎo) 教師實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)用狀態(tài)機(jī)對(duì)A/D轉(zhuǎn)換器ADC0809的采樣控制電路的實(shí)現(xiàn)二、實(shí)驗(yàn)內(nèi)容：1、實(shí)驗(yàn)原理：ADC0809是 CMOS勺8位A/D轉(zhuǎn)換器，片內(nèi)有8路模擬開關(guān)，可控制 8個(gè)模擬量中的一個(gè)進(jìn)入轉(zhuǎn)換器中。ADC0809的精度為8位，轉(zhuǎn)換時(shí)間約100 口 s,含鎖存控制的8路多路開關(guān)，輸出有三態(tài)緩沖器控制，單5V電源供電。ALE8TAR7EOCZZZZZZZ

2、Z. OATAII II Ipo g tn 92 2 2 =ADcoeoyLJ LU口 7 m I-fV wr G 21 O O O O |- n i n igiI圖7-1 ADC0809工作時(shí)序主要控制信號(hào)說明：如圖7-1所示，START是轉(zhuǎn)換啟動(dòng)信號(hào)，高電平有效；ALE是3位通道選擇地址（ADD（C ADDB ADDA信號(hào)的鎖存信號(hào)。當(dāng)模擬量送到某一輸入端（如IN1或IN2 等）,由3位地址信號(hào)選擇，而地址信號(hào)由ALE鎖存。EOC是轉(zhuǎn)換情況狀態(tài)信號(hào)（類似于AD574的STATUS, 當(dāng)啟動(dòng)轉(zhuǎn)換約100us后，EOC產(chǎn)生一個(gè)負(fù)脈沖，以示轉(zhuǎn)換結(jié)束；在EOC的上升沿后，若輸出使能信號(hào) OE為高電

3、平，則控制打開三態(tài)緩沖器，把轉(zhuǎn)換好的8位數(shù)據(jù)結(jié)果輸至數(shù)據(jù)總線。至此 ADC0809的一次轉(zhuǎn)換結(jié)束。2、實(shí)驗(yàn)步驟：8-2電路對(duì)（1）利用Quartusll對(duì)課本例8-2進(jìn)行文本編輯輸入和仿真測試；給出仿真波形。最后進(jìn)行引腳鎖定并進(jìn)行測試，硬件驗(yàn)證例ADC0809的控制功能引腳鎖定情況：先用14芯線將附圖1中“17”和“ 8”相連，具體管腳鎖定情況見“ 17”和“ 8”處兩邊已標(biāo)出。程序設(shè)計(jì)中ADDA ADDB均需賦0。實(shí)驗(yàn)板上的ENABLE即程序中的EOC兩個(gè)數(shù)碼管顯示 Q輸出，選擇模式5的數(shù)碼管1、2或數(shù)碼管8、7,不要選擇中間的，因中間 數(shù)碼管的部分引腳已被 ADC0809使用。(新實(shí)驗(yàn)板沒

4、有從 ADC0809 D7 : 0連接的數(shù)碼管。)(2)在不改變原代碼功能的條件下將課本例8-2表達(dá)成用狀態(tài)碼直接輸出型的狀態(tài)機(jī)。三、實(shí)驗(yàn)HDL描述：module ADC0809(D,CLK,E0C,RST,ALE,START,0E,ADDA,ADDB,Q,L0CK_T);in put7:0 D;input CLK,RST;in put EOC;output ALE;output START,OE;output ADDA,ADDB,LOCK_T;output 7:0 Q;reg ALE,START,OE;parameter s0=0,s1=1,s2=2,s3=3,s4=4;reg4:0 cs,

5、n ext_state;reg7:0REGL;reg LOCK;always (cs or EOC) begi ncase(cs)s0:begi n ALE=0; START=0;OE=0;LOCK=0;n ext_state=s1; ends1:begi n ALE=1; START=1;OE=0;LOCK=0;n ext_state=s2; ends2:begi n ALE=O; START=0;OE=0;LOCK=0;if (EOC=1b1) n ext_state=s3;else n ext_state=s2; ends3:begi n ALE=0; START=O;OE=1;LOCK

6、=O;n ext_state=s4; ends4:begi n ALE=0; START=O;OE=1;LOCK=1;n ext_state=sO; enddefault:begin ALE=0; START=O;OE=O;LOCK=O;n ext_state=sO; enden dcase endalways (posedge CLK or posedge RST) begi nif(RST) csv=sO;else cs0CLKE IT_TL_n nTTrTTTTTTTTTJTTTJTTT_rT_rLrL_rLn_a_rT_rLa_rLTLTLa_r n_UZ1RST3II1ilihiii

7、iiiiiiii1丨 丨 111111hiiiiiii*111444Rill11I1III1IIII1H1 1EOCB Iiiiiiiaiiiiiii1 1 1IiII1iiiiiiii11 1L0(7K_TB li11hhi1 1ilihiIIIIIIIIIIJRill1I1IIALEB Ii i r1hiiiniiiiiIIIIIIIIIIina11i- -IIIIIIk1 1STA1TB l_rI1 i i i i i niiiiiI hhiiiiiiiiiihiiiiiIIIIIIII iiZB I1 1 1 1 1III laaaciIiiiaiiJ i i1I111 1+ QU 1

8、0Aii1i1iiicn田DV LIQ:y50tliOlliAQ&西ADDAB i1iHiiiiiiiiiiiiii111h iiiiiIIiiiiaADMB iii1hh111IIiiiii1 1 11 1 1I1liii1iiiiiiiiiiiiina11i1i1i1IlihIIIIIIIIiiiiiiiiDiliiinniiIiiaiiiiaiiiiia1 11 1ADC0809采樣狀態(tài)機(jī)工作時(shí)序如上圖所示，復(fù)位信號(hào)（RST后進(jìn)入狀態(tài)s0 （ADC0809初始化）。第二個(gè)時(shí)鐘上升沿后，狀態(tài)機(jī)進(jìn)入狀態(tài)si，由START ALE發(fā)出啟動(dòng)采樣和地址選通的控制信號(hào)。在狀態(tài) s2，等待了 CLK數(shù)

9、個(gè)時(shí)鐘周期之后，EOC變?yōu)楦唠娖?，表示轉(zhuǎn)換結(jié)束；進(jìn)入狀態(tài)S3，在此狀態(tài)的輸出允許 0E被設(shè)置成高電平。此時(shí) 0809的數(shù)據(jù)輸出端D7.O即輸出已經(jīng)轉(zhuǎn)換好的數(shù)據(jù) 50。五、引腳鎖定：ToL匚 aticnEnabled|1IADDAPIN# 斗Yft?2ADDBPIN_133Yes3ALEPIN 132Yes斗ICLKPIN2Yes5DD0PIN 135Yft?6畛 DlPIN 137Yes?ITDZPIN J 10Yes8PIN 117Yes9 DRPIN14Yes110PIN13YesjllPIN12Yes12*帀PIN 126Yes匚PIN 127Yes4!LOCK TPIN 21Yes辰P

10、IN朗Yes16tTQ0PIM 56Ves17Y&519QQ2PIM 63Yes19*Q3PlN 6dVes20pin 69Yes21叭PIPJ 70Yes盈QqPIM 73Yes23砂PIM.76Ves24P1RI 1825STARTPIM 131Yes26ew六、硬件測試結(jié)果:OimrtiifT TJ - EiZ+ftst/ADCnnna - ADCnJKlff - rADCnRnS. crfflEZ0l2蠱 HaidwareSetupi.USD Doster USB 0|Mode: PtacF Progre$;1D0S設(shè)置為模式5后，旋轉(zhuǎn)旋鈕，可以看到數(shù)碼管1和2在00至U FF之間變動(dòng)

11、。En.abl&real-time ISPto dlcm bad-.ground progiamming for MAX II devices)泄 StartAlaDevtceChecksunLhercodoProgram/CanlgureVoriiBlankChedkEKamineSecuripBitISPLUMP戳 StopADC0809.SOIEP3C40QD 口 匚 口下載程序到目標(biāo)機(jī)EDA實(shí)驗(yàn)板上的模數(shù)轉(zhuǎn)換模塊.fee七、實(shí)驗(yàn)心得通過本次實(shí)驗(yàn)掌握了如何用 VerilogHDL語言和狀態(tài)機(jī)方式實(shí)現(xiàn) ADC0809的采樣控制電路，進(jìn)一步掌握了課堂上所學(xué)到的理論知識(shí)。有限狀態(tài)機(jī)及其設(shè)計(jì)技術(shù)

12、是實(shí)用數(shù)字系統(tǒng)中的重要組成部分，也是實(shí)現(xiàn)高效率，高可靠和高速控制邏輯系統(tǒng)的重要途徑。因此，學(xué)習(xí)和掌握狀態(tài)機(jī) 的Verilog設(shè)計(jì)方法，實(shí)現(xiàn) ADC0809采樣的狀態(tài)機(jī)電路是必不可少的。通過本次實(shí)驗(yàn)，我了解到狀態(tài)機(jī)的一般設(shè)計(jì)結(jié)構(gòu)，即說明部分，主控時(shí) 序部分，主控組合過程，輔助過程。本次實(shí)驗(yàn)主要在引腳鎖定上花了不少功夫，細(xì)致和耐心的實(shí)驗(yàn)態(tài)度確保了硬件測試的成功。做完本次實(shí)驗(yàn)， 我基本上掌握了狀態(tài)機(jī)設(shè)計(jì)的基本要領(lǐng)。八、思考題：利用課本10.7節(jié)介紹的多種方法設(shè)計(jì)安全可靠的狀態(tài)機(jī)，并對(duì)這些方法作比較，總結(jié)安全狀態(tài)機(jī)設(shè)計(jì)的經(jīng)驗(yàn)。答：在狀態(tài)機(jī)設(shè)計(jì)中，無論使用枚舉數(shù)據(jù)類型還是直接指定狀態(tài)編碼程序中，特別是使用了一位熱碼編碼方式后，總是不可避免地出現(xiàn)大 量剩余狀態(tài)，即未被定義的編碼組合。這些狀態(tài)在狀態(tài)機(jī)的正常運(yùn)行中是不需要出現(xiàn)的，通常稱為非法狀態(tài)。對(duì)于重要且要求高的控制電路， 狀態(tài)機(jī)的剩余狀態(tài)的處理，即狀態(tài)機(jī)系統(tǒng)容錯(cuò)技術(shù)的應(yīng)用是設(shè)計(jì)者必須慎重考慮的問題。1、狀態(tài)導(dǎo)引法這種方法就是，在狀態(tài)元素定義中針對(duì)所有的狀態(tài)，包括多余狀態(tài)都作出定義，并在以后的語句中加以處理。優(yōu)點(diǎn)：直觀可靠缺點(diǎn)：可處理的非法狀態(tài)少，如果非法狀態(tài)太多，則耗用邏輯資源太大，所以