電子技術(shù)基礎(chǔ)項(xiàng)目之時(shí)序邏輯電路認(rèn)知及應(yīng)用

1、項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 時(shí)序邏輯電路認(rèn)知及應(yīng)用時(shí)序邏輯電路認(rèn)知及應(yīng)用 組合邏輯電路沒(méi)有記憶功能，實(shí)際中很多組合邏輯電路沒(méi)有記憶功能，實(shí)際中很多 電路需要具有記憶功能，如時(shí)鐘、計(jì)數(shù)器等，電路需要具有記憶功能，如時(shí)鐘、計(jì)數(shù)器等， 本項(xiàng)目介紹具有記憶功能的時(shí)序邏輯電路，包本項(xiàng)目介紹具有記憶功能的時(shí)序邏輯電路，包 括計(jì)數(shù)器、移位寄存器的安裝調(diào)試技能實(shí)訓(xùn)及括計(jì)數(shù)器、移位寄存器的安裝調(diào)試技能實(shí)訓(xùn)及 觸發(fā)器的相關(guān)知識(shí)。觸發(fā)器的相關(guān)知識(shí)。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 v掌握集成觸發(fā)器的邏輯功能測(cè)試方法；掌握集成觸發(fā)器的邏輯功能測(cè)試方法； v會(huì)用觸發(fā)器安裝電路，實(shí)現(xiàn)所要求的邏會(huì)用觸發(fā)器安裝電路，實(shí)現(xiàn)

2、所要求的邏 輯功能；輯功能； v能根據(jù)電路圖安裝典型時(shí)序邏輯電路，能根據(jù)電路圖安裝典型時(shí)序邏輯電路， 如計(jì)數(shù)器、移位寄存器；如計(jì)數(shù)器、移位寄存器； v會(huì)安裝電路，實(shí)現(xiàn)計(jì)數(shù)器的邏輯功能。會(huì)安裝電路，實(shí)現(xiàn)計(jì)數(shù)器的邏輯功能。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 1.1.了解時(shí)序邏輯電路的特點(diǎn)。了解時(shí)序邏輯電路的特點(diǎn)。 2.2.了解基本了解基本RsRs觸發(fā)器的電路組成，掌握觸發(fā)器的電路組成，掌握RSRS觸發(fā)器所能觸發(fā)器所能 實(shí)現(xiàn)的邏輯功能；實(shí)現(xiàn)的邏輯功能； 3.3.了解同步了解同步RSRS觸發(fā)器的特點(diǎn)、時(shí)鐘脈沖的作用，了解觸發(fā)器的特點(diǎn)、時(shí)鐘脈沖的作用，了解 邏輯功能；邏輯功能； 4.4.熟悉熟悉JKJK觸

3、發(fā)器的電路符號(hào)，了解觸發(fā)器的電路符號(hào)，了解JKJK觸發(fā)器的邏輯功觸發(fā)器的邏輯功 能和邊沿觸發(fā)方式；能和邊沿觸發(fā)方式； 5.5.了解寄存器的功能、基本構(gòu)成和常見類型，了解典了解寄存器的功能、基本構(gòu)成和常見類型，了解典 型集成移位寄存器的應(yīng)用；型集成移位寄存器的應(yīng)用； 6.6.了解計(jì)數(shù)器的功能及計(jì)數(shù)器的類型，掌握二進(jìn)制、了解計(jì)數(shù)器的功能及計(jì)數(shù)器的類型，掌握二進(jìn)制、 十進(jìn)制等典型集成計(jì)數(shù)器的外特性及應(yīng)用；十進(jìn)制等典型集成計(jì)數(shù)器的外特性及應(yīng)用； 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 技能實(shí)訓(xùn)技能實(shí)訓(xùn)1：無(wú)抖動(dòng)開關(guān)與普通開關(guān)搭建：無(wú)抖動(dòng)開關(guān)與普通開關(guān)搭建 技能實(shí)訓(xùn)技能實(shí)訓(xùn)2：秒計(jì)數(shù)器制作：秒計(jì)數(shù)器制作 技能實(shí)

4、訓(xùn)技能實(shí)訓(xùn)3：移位寄存器制作：移位寄存器制作 知識(shí)點(diǎn)知識(shí)點(diǎn)1：RS觸發(fā)器觸發(fā)器 知識(shí)點(diǎn)知識(shí)點(diǎn)2： JK和和D觸發(fā)器觸發(fā)器 知識(shí)點(diǎn)知識(shí)點(diǎn)3：計(jì)數(shù)器：計(jì)數(shù)器 知識(shí)點(diǎn)知識(shí)點(diǎn)4：移位寄存器：移位寄存器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 1.認(rèn)識(shí)電路認(rèn)識(shí)電路 2.元器件選擇與測(cè)試元器件選擇與測(cè)試 3.電路制作與調(diào)試電路制作與調(diào)試 4.電路測(cè)試與分析電路測(cè)試與分析 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 開關(guān)（按鍵）是電氣設(shè)備人機(jī)交互的指令 器件。開關(guān)的形式多種多樣，從計(jì)算機(jī)鍵盤按 鍵的彈性觸點(diǎn)到機(jī)床上的按鈕開關(guān)，所有此機(jī) 械式開關(guān)（普通開關(guān)）的共同特性是彈性觸點(diǎn) 在接觸或斷開的過(guò)程有抖動(dòng)的現(xiàn)象，即在持續(xù) 幾毫秒內(nèi)

5、重復(fù)地通、斷。普通開關(guān)的抖動(dòng)性會(huì) 造成控制系統(tǒng)的不穩(wěn)定性，帶來(lái)誤動(dòng)作。具有 防抖功能的開關(guān)叫做無(wú)抖動(dòng)開關(guān)。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、認(rèn)識(shí)電路一、認(rèn)識(shí)電路 1電路工作原理 無(wú)抖動(dòng)開關(guān)和抖動(dòng)開關(guān)的對(duì)比實(shí)驗(yàn)板電路如圖9-1所示。 圖圖9-1 無(wú)抖動(dòng)開關(guān)和抖動(dòng)開關(guān)對(duì)比電路圖無(wú)抖動(dòng)開關(guān)和抖動(dòng)開關(guān)對(duì)比電路圖 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 （1） CD4011簡(jiǎn)介 CD4011的外形為雙列直插式14引腳，如圖9-2（a） 所示，內(nèi)部包含4個(gè)與非門，如圖9-2（b）所示（圖中編 號(hào)為A、B、C、D），引腳名稱和功能如圖9-2（c）所示。 （a a）外形圖）外形圖 （b b）內(nèi)部結(jié)構(gòu)圖）內(nèi)部結(jié)構(gòu)圖

6、 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 （c c）引腳功能）引腳功能 圖圖9-2 CD40119-2 CD4011外形與引腳排列外形與引腳排列 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 （2）工作原理 用集成塊CD4011內(nèi)部的兩個(gè)與非門連接成一個(gè)基本RS觸發(fā) 器，當(dāng)按鈕開關(guān)S3、S2閉合時(shí)可使RS觸發(fā)器復(fù)位端R和置位端S的 電平變?yōu)?，斷開時(shí)可使R、S的電平變?yōu)?。通過(guò)S3、S2可給RS觸 發(fā)器設(shè)置輸入狀態(tài)，從而決定輸出狀態(tài)。當(dāng)S3閉合、S2斷開時(shí)， R=0，S=1，觸發(fā)器的輸出端Q=0，LED2不會(huì)點(diǎn)亮，當(dāng)S3斷開、S2 閉合時(shí)，R=1，S=0，觸發(fā)器的輸出端Q=1，LED2點(diǎn)亮。當(dāng)S3、S2 都斷開時(shí)，

7、R=S=1，觸發(fā)器的輸出端Q保持原來(lái)的狀態(tài)（即R=S=1 之前的那個(gè)狀態(tài)），輸出端Q的電平變化，相當(dāng)于開關(guān)的閉合和 斷開。這種閉合與斷開是無(wú)抖動(dòng)的（可用示波器在測(cè)試點(diǎn)P3觀察 Q端的電平變化，是矩形波）。按鍵S2、S3、CD4011等構(gòu)成了一 個(gè)無(wú)抖動(dòng)開關(guān)。 S1是普通開關(guān)，有抖動(dòng)性。按下S1的過(guò)程，測(cè)試點(diǎn)P1的電 平會(huì)由5V變?yōu)?，使LED1、R4被短路，LED1熄滅，釋放S1的過(guò)程， P1的電平會(huì)由0變?yōu)?V，LED1點(diǎn)亮，但變化過(guò)程具有抖動(dòng)性（可 用示波器觀察測(cè)試點(diǎn)P1的電平變化，不標(biāo)準(zhǔn)的矩形波）。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2實(shí)物圖 無(wú)抖動(dòng)開關(guān)和抖動(dòng)開關(guān)的對(duì)比實(shí)驗(yàn)板實(shí)物如圖9-3

8、所示。 圖圖9-3 無(wú)抖動(dòng)開關(guān)和抖動(dòng)開關(guān)的對(duì)比實(shí)驗(yàn)板實(shí)物無(wú)抖動(dòng)開關(guān)和抖動(dòng)開關(guān)的對(duì)比實(shí)驗(yàn)板實(shí)物 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 二、元器件的選擇與測(cè)試二、元器件的選擇與測(cè)試 1根據(jù)電路原理圖，從所給元器件袋中選擇裝 配電路所需的元器件。按要求進(jìn)行測(cè)試，并將 測(cè)試結(jié)果填入表9-1中，篩選后，未用到的元器 件測(cè)試結(jié)果填入表9-2中。 （1）用萬(wàn)用表對(duì)電阻器進(jìn)行測(cè)量，將測(cè)得實(shí)際 阻值填入 “測(cè)試結(jié)果” 欄。 （2）測(cè)試發(fā)光二極管：用萬(wàn)用表測(cè)量其正、反 向電阻，判斷正負(fù)極，將測(cè)量擋位和測(cè)量結(jié)果 填在表中。 （3）用萬(wàn)用表分別測(cè)量按鍵沒(méi)按下和按下后引 腳間的電阻值，將測(cè)量結(jié)果填入表中。 項(xiàng)目七 組合邏輯電

9、路認(rèn)知及應(yīng)用 表表9-1 9-1 元器件清單元器件清單 序號(hào)名 稱配件圖號(hào)測(cè)試結(jié)果及型號(hào)規(guī)格 1 發(fā)光二極管 （紅）3 LED1 用萬(wàn)用表測(cè)得的實(shí)際最大阻值為 2 發(fā)光二極管 （綠）3 LED2此電容的容量是 33-PinP1此電容的容量是 42-PinP2、P3此電容的容量是 5直插電阻R1，R4，510 用萬(wàn)用表測(cè)得的實(shí)際阻值為 6直插電阻R2，R3，4.7K 7直插電阻R5，2K 8輕觸按鍵輕觸按 9含座子CD4011 10連孔板 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-2 9-2 篩選后未用到的元器件篩選后未用到的元器件 序號(hào)名 稱測(cè)試結(jié)果 1電阻 從色環(huán)上可讀出其阻值為 2無(wú)極性電容

10、器容量為 pF 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 三、電路制作與調(diào)試三、電路制作與調(diào)試 1按電路原理圖的結(jié)構(gòu)在單孔印制電路板上繪制電路元器件的布 局草圖。 2按工藝要求對(duì)元器件的引腳進(jìn)行成形加工。 3按布局圖在實(shí)驗(yàn)印制電路板上依次進(jìn)行元器件的排列、插裝。 4按焊接工藝要求對(duì)元器件進(jìn)行焊接。 利用CD4011內(nèi)部的兩個(gè)與非門，通過(guò)外部連接，制作一個(gè)基本 RS觸發(fā)器。確定RS觸發(fā)器的輸入端子、，輸出端子Q。 將各元件按原理圖連接成完整的電路。 5. 要求： （1）不漏裝、錯(cuò)裝，不損壞元器件。 （2）無(wú)虛焊，漏焊和橋接，焊點(diǎn)表面要光滑、干凈。 （3）元器件排列整齊，布局合理，并符合工藝要求。 注意：必

11、須將集成電路插座焊接在電路板上，再將集成塊4011插在 插座上，電源和地不要太靠近，焊接發(fā)光二極管時(shí)，不要過(guò)熱，以 免損壞元件。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 四、電路測(cè)試與分析四、電路測(cè)試與分析 1檢測(cè)有無(wú)明顯故障。如果電路正常，表現(xiàn)出的現(xiàn)象是： 裝接完畢，檢查電源VCC和地之間的電阻，若無(wú)短路，則可以將穩(wěn)壓電 源的輸出電壓調(diào)整為5V。對(duì)電路單元進(jìn)行通電，上電后兩個(gè)LED均應(yīng)發(fā)光， 按下S1，LED1熄滅，釋放S1，LED1點(diǎn)亮。原因是什么？ 按下S3（不按S2），LED2熄滅，釋放S3后LED2仍處于熄滅狀態(tài)，是什 么原因？ 按下S2（不按S3），LED2點(diǎn)亮，釋放S2后LED2仍處于點(diǎn)

12、亮狀態(tài)，是什 么原因？ 如有故障，可從故障故障現(xiàn)象入手查找原因。 2.普通開關(guān)的抖動(dòng)性測(cè)試不按用示波器測(cè) 用示波器測(cè)量按下S1的過(guò)程，測(cè)試點(diǎn)P2的波形變化。觀察到的波形圖示 為 。 3.無(wú)抖動(dòng)開關(guān)的電平變化測(cè)試 用示波器測(cè)量按下、再釋放S3的過(guò)程（不按S2），測(cè)試點(diǎn)P3的波形變化。 觀察到的波形圖示為 。 再觀察按下S2、再釋放S2的過(guò)程（不按S3），測(cè)試點(diǎn)P3的波形變化。觀察 到的波形圖示為 。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 1.認(rèn)識(shí)電路認(rèn)識(shí)電路 2.元器件選擇與測(cè)試元器件選擇與測(cè)試 3.電路制作與調(diào)試電路制作與調(diào)試 4.電路測(cè)試與分析電路測(cè)試與分析 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、認(rèn)

13、識(shí)電路一、認(rèn)識(shí)電路 1電路工作原理 如圖9-4所示為一款由555時(shí)基集成電路、四位同步加法計(jì)數(shù)器 （74LS161）、BCD鎖存/七段譯碼/驅(qū)動(dòng)器（CD4543）構(gòu)成的秒計(jì)數(shù) 器的原理圖。其電路簡(jiǎn)潔、精確度可調(diào)、性能穩(wěn)定，能夠?qū)r(shí)間從 0秒計(jì)到59秒，再周期性地重復(fù)。 555集成電路開始是作定時(shí)器應(yīng)用的，所以叫做555定時(shí)器或555時(shí) 基電路。但后來(lái)經(jīng)過(guò)開發(fā)，它除了作定時(shí)延時(shí)控制外，還可用于調(diào) 光、調(diào)溫、調(diào)壓、調(diào)速等多種控制及計(jì)量檢測(cè)等。在秒計(jì)數(shù)器產(chǎn)品 中，555時(shí)基集成電路和外接的電阻、電容共同工作，產(chǎn)生1Hz（周 期為1秒）的時(shí)鐘脈沖（方波），傳給74LS161，使74LS161對(duì)秒脈 沖

14、計(jì)數(shù)。555外接的電阻、電容決定輸出時(shí)鐘脈沖的頻率。調(diào)節(jié)電 位器RP1，可以將時(shí)鐘信號(hào)的頻率校準(zhǔn)為1HZ。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 圖圖9-4 9-4 秒計(jì)數(shù)器器電路原理圖秒計(jì)數(shù)器器電路原理圖 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 CD4543是BCD鎖存/七段譯碼/驅(qū)動(dòng)器，可方便地驅(qū) 動(dòng)LCD和數(shù)碼管.。其外形和引腳名稱如圖9-5所示。 圖圖9-5 CD4543外形與引腳排列外形與引腳排列 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 圖9-4中，U6和U7經(jīng)外部連接均呈計(jì)數(shù)功能 。由555時(shí)基集成電 路3腳輸出的時(shí)鐘脈沖信號(hào)傳到U7（74LS161）的2 腳，74LS161對(duì) 時(shí)鐘脈沖計(jì)數(shù)，所計(jì)的脈沖

15、個(gè)數(shù)（即秒的數(shù)值）以二進(jìn)制數(shù)的形式 （Q3、Q2、Q1、Q0）從11、12、13、14腳輸出傳給CD4543（U4）， Q3為高位。CD4543的4、2、3、5（按從高位到低排列）收到二進(jìn)制 數(shù)后，從9、10、11、12、13、14、15腳輸出相應(yīng)的電平（0或1）， 驅(qū)動(dòng)數(shù)碼管U2相應(yīng)的段點(diǎn)亮，顯示與計(jì)數(shù)相對(duì)應(yīng)的十進(jìn)制數(shù)（個(gè) 位）。當(dāng)U2顯示從0變到9時(shí)刻，U7的Q3、Q2、Q1、Q0的值為1010， 與非門（U5B）輸出端由1變?yōu)?，U7的MR（1腳）變?yōu)榈碗娖?，?shí)現(xiàn) 了U7計(jì)數(shù)的清零（以后從0開始計(jì)數(shù)），同時(shí)，U6（LS161）的CLK （2腳）電平由1變?yōu)?，U7的計(jì)數(shù)加1，并通過(guò)U3驅(qū)

16、動(dòng)數(shù)碼管U1顯示 計(jì)數(shù)的十位。當(dāng)U1的計(jì)數(shù)為5時(shí)，U6的Q3、Q2、Q1、Q0的值為0110， 與非門（U5A）輸出端由1變?yōu)?，使U6清零。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2實(shí)物圖 秒計(jì)數(shù)器印制電路板和電路裝接實(shí)物如圖9-6所 示。 （a a）印制電路板）印制電路板 （b b）裝接實(shí)例）裝接實(shí)例 圖圖9-6 9-6 秒計(jì)數(shù)器實(shí)物圖秒計(jì)數(shù)器實(shí)物圖 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 二、元器件的選擇與測(cè)試二、元器件的選擇與測(cè)試 1根據(jù)電路原理圖，從所給元器件袋中選擇裝 配電路所需的元器件。按要求進(jìn)行測(cè)試，并將 測(cè)試結(jié)果填入表9-3中，篩選后，未用到的元器 件測(cè)試結(jié)果填入表9-4中。 （1）用萬(wàn)用

17、表對(duì)電阻器進(jìn)行測(cè)量，將測(cè)得實(shí)際 阻值填入 “測(cè)試結(jié)果” 欄。 （2）測(cè)試二極管：根據(jù)有標(biāo)志的一端填寫正負(fù) 極，用萬(wàn)用表測(cè)量其導(dǎo)通截止，并注明所用檔 位，結(jié)果填在表中。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-3元器件清單元器件清單 序 號(hào) 名 稱配件圖號(hào)測(cè)試結(jié)果及型號(hào)規(guī)格 1電阻 R1、R3、 R4、 R5 用萬(wàn)用表測(cè)得的實(shí)際阻值為 2電阻R2 用萬(wàn)用表測(cè)得的實(shí)際阻值為 3電容器C1 3電容器C2 3電容器C3 3電容器C1 4數(shù)碼管U1、U2 為 共 型 ，公共極 為 ，公共極與1腳之間的正 向電阻為 ，反向電阻為 5 555時(shí)基集成電 路 U8 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-3元

18、器件清單元器件清單 6 計(jì)數(shù)器 （74LS161） U6、U7 7 譯碼驅(qū)動(dòng)器 （CD4543） U3、U4 8 與非門 （CD4011） U5A、U5B 9電位器RP1 10 接線端子P1 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-4 篩選后未用到的元器件篩選后未用到的元器件 序號(hào)名 稱測(cè)試結(jié)果 1 2 3 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 三、電路制作與調(diào)試三、電路制作與調(diào)試 裝配工藝裝配工藝 秒計(jì)數(shù)器電路的裝配工藝見下表秒計(jì)數(shù)器電路的裝配工藝見下表9-59-5。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-5 9-5 秒計(jì)數(shù)器電路裝配工藝卡片秒計(jì)數(shù)器電路裝配工藝卡片 裝配工藝卡片裝配工藝卡片 工

19、序 名稱 產(chǎn)品名稱 插件 及焊 接 秒計(jì)數(shù)器電路 產(chǎn)品型號(hào) 工 序 號(hào) 裝入件及輔材代號(hào)、名稱、規(guī)格數(shù)量插裝工藝要求 1 R1, R3, R4, R5 10K碳膜電阻 AXIAL- 0.4 4 臥式安裝，水平貼 板 2R247K碳膜電阻 AXIAL- 0.4 1 臥式安裝，水平貼 板 3RP13296電位器（50K）VR51 直插式安裝，水平 貼板 4U1, U2一位共陰數(shù)碼管7SEG-1 直插式安裝，水平 貼板 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-5 9-5 秒計(jì)數(shù)器電路裝配工藝卡片秒計(jì)數(shù)器電路裝配工藝卡片 5U3, U4 共陰數(shù)碼管驅(qū)動(dòng) （CD4543） DIP-161 直插式安裝，水

20、平 貼板 6U5 與非門CD4011（含插 座） DIP-141 直插式安裝，水平 貼板 7U6, U7 計(jì)數(shù)器74ls161（含 插座） DIP-162 直插式安裝，水平 貼板 8U8 時(shí)基集成電路NE555 （含插座） DIP-81 直插式安裝，水平 貼板 焊接工藝要求：符合通用手工焊接規(guī)范，焊點(diǎn)整潔、圓潤(rùn)、光滑、無(wú)虛焊、 漏焊、冷焊等現(xiàn)象。剪腳整齊，引腳末端留存0.51mm 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 裝配注意事項(xiàng)裝配注意事項(xiàng) 1按電路原理圖熟悉印制電路板上電路元器件的布局。 2按工藝要求對(duì)元器件的引腳進(jìn)行成形加工。 3在印制電路板上依次按先小后大、先矮后高的順序 分批進(jìn)行元器件的排

21、插裝、焊接剪去多余的引腳。 4焊接電源輸入線（或端子） 5. 要求： （1）不漏裝、錯(cuò)裝，不損壞元器件。 （2）無(wú)虛焊，漏焊和橋接，焊點(diǎn)表面要光滑、干凈。 （3）元器件排列整齊，布局合理，并符合工藝要求。 注意：必須將所有的集成電路插座焊接在電路板上，再 將集成塊插在相應(yīng)的插座上。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 四、電路測(cè)試與分析四、電路測(cè)試與分析 1.裝接完畢，檢查接線P1的+5V接線端子對(duì)地電阻，確 認(rèn)無(wú)短路后，將穩(wěn)壓電源的輸出電壓調(diào)整為5V，加在P1 上，觀察計(jì)時(shí)效果，應(yīng)能從0秒計(jì)到59秒，再?gòu)?到59秒 周期性地計(jì)時(shí)。若功能不正常，則針對(duì)性地檢測(cè)、排除。 2.用示波器觀察555時(shí)基電

22、路3腳輸出的脈沖波形， 為 。讀出周期、頻率。 3.調(diào)節(jié)電位器RP1，使3腳輸出的脈沖頻率為1Hz。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 1.認(rèn)識(shí)電路認(rèn)識(shí)電路 2.元器件選擇與測(cè)試元器件選擇與測(cè)試 3.電路制作與調(diào)試電路制作與調(diào)試 4.電路測(cè)試與分析電路測(cè)試與分析 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 移位寄存器除了寄存器的功能外，還具有將 所存的數(shù)碼在移位脈沖的作用下依次移位的功 能。移位寄存器有單向移位（含左移或右移） 寄存器和雙向移位寄存器?，F(xiàn)在通過(guò)一款雙向 移位寄存器實(shí)驗(yàn)板的裝配和測(cè)量，來(lái)掌握移位 寄存器的工作原理和工作過(guò)程。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、認(rèn)識(shí)電路一、認(rèn)識(shí)電路 1電路工作

23、原理 圖9-7是雙向移位寄存器實(shí)驗(yàn)板的電路原理圖。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 圖圖9-7 9-7 雙向移位寄存器實(shí)驗(yàn)板電路原理圖雙向移位寄存器實(shí)驗(yàn)板電路原理圖 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 圖9-7實(shí)驗(yàn)板中的核心元件74HC194是由D觸發(fā)器構(gòu) 成的四位雙向移位寄存器，由四位撥碼開關(guān)S2設(shè)置數(shù)碼 （1或0的組合），由撥動(dòng)開關(guān)S5和S6設(shè)置移位方向，按 鍵S7按下后，可實(shí)現(xiàn)寄存器清零，按鍵S1每按下一次， 可給CLK端送入一個(gè)脈沖的上升沿，數(shù)據(jù)移就會(huì)移動(dòng)一 位，可以看見LED相應(yīng)地移動(dòng)點(diǎn)亮。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2實(shí)物圖 雙向移位寄存器印制電路板和實(shí)物如圖9-8所示。 （a

24、a）印制電路板）印制電路板 （b b）裝接實(shí)例）裝接實(shí)例 圖圖9-8 9-8 雙向移位寄存器雙向移位寄存器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 二、元器件的選擇與測(cè)試二、元器件的選擇與測(cè)試 1 1根據(jù)電路原理圖，從所給元器件袋中選擇裝配電路根據(jù)電路原理圖，從所給元器件袋中選擇裝配電路 所需的元器件。按要求進(jìn)行測(cè)試，并將測(cè)試結(jié)果填入表所需的元器件。按要求進(jìn)行測(cè)試，并將測(cè)試結(jié)果填入表 9-69-6中，篩選后，未用到的元器件測(cè)試結(jié)果填入表中，篩選后，未用到的元器件測(cè)試結(jié)果填入表9-79-7中。中。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-6 9-6 元器件清單元器件清單 序號(hào)名 稱配件圖號(hào)測(cè)試結(jié)果及型號(hào)

25、規(guī)格 1電阻R1, R2, R3 2電阻 R4, R5, R6, R7, R9, R11, R12 3電阻R8 3輕觸按鍵S1, S7 34位撥碼開關(guān)S2 3撥動(dòng)開關(guān) S4（移位數(shù)據(jù)輸 入），S5, S6, 474HC194U1 5接線座3.0 6計(jì)數(shù)器（74LS161）U6、U7 7譯碼驅(qū)動(dòng)器（CD4543）U3、U4 8與非門（CD4011）U5A、U5B 9電位器RP1 10 接線端子P1 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-7 9-7 未用到的元器件清單未用到的元器件清單 序號(hào)名 稱測(cè)試結(jié)果 1 2 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 三、電路制作與調(diào)試三、電路制作與調(diào)試 裝配工藝裝配

26、工藝 雙向移位寄存器電路實(shí)驗(yàn)板的裝配工藝見表雙向移位寄存器電路實(shí)驗(yàn)板的裝配工藝見表9-89-8。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表9-8 雙向移位寄存器實(shí)驗(yàn)板電路裝配工藝卡片 裝配工藝卡片裝配工藝卡片 工序名稱產(chǎn)品名稱 插件及焊接 雙向移位寄存 器實(shí)驗(yàn)板電路 產(chǎn)品型號(hào) 工 序 裝入件及輔材代號(hào)、名稱、規(guī)格數(shù)量插裝工藝要求 1R1, R2, R3, 1K碳膜電阻 Res_AXIAL 0.4 3 臥式安裝，水平 貼板 2 R4, R5, R6, R7, R9, R11, R12 10K碳膜電阻 Res_AXIAL 0.4 1 臥式安裝，水平 貼板 3R8360碳膜電阻 Res_AXIAL 0.4

27、 1 臥式安裝，水平 貼板 4S24位撥碼開關(guān) Switch_DI P8 1直插式安裝 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表9-8 雙向移位寄存器實(shí)驗(yàn)板電路裝配工藝卡片 5S1，S7輕觸按鍵 Switch_DI P4 2直插式安裝 6S5、S6撥動(dòng)開關(guān) Switch_單 刀雙擲_立 (0.33*0) 1直插式安裝 7U1 74HC194（含插 座） DIP-161直插式安裝 8接線座3.01直插式安裝 焊接工藝要求：符合通用手工焊接規(guī)范，焊點(diǎn)整潔、圓潤(rùn)、光滑、無(wú)虛焊、漏 焊、冷焊等現(xiàn)象。剪腳整齊，引腳末端留存0.51mm 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 裝配注意事項(xiàng)裝配注意事項(xiàng) 1按電路原理圖熟

28、悉印制電路板上電路元器件的布局。 2按工藝要求對(duì)元器件的引腳進(jìn)行成形加工。 3在印制電路板上依次按先小后大、先矮后高的順序 分批進(jìn)行元器件的排插裝、焊接剪去多余的引腳。 4焊接電源輸入線（或端子） 5. 要求： （1）不漏裝、錯(cuò)裝，不損壞元器件。 （2）無(wú)虛焊，漏焊和橋接，焊點(diǎn)表面要光滑、干凈。 （3）元器件排列整齊，布局合理，并符合工藝要求。 注意：必須將所有的集成電路插座焊接在電路板上，再 將集成塊插在相應(yīng)的插座上。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 四、電路測(cè)試與分析四、電路測(cè)試與分析 1.裝接完畢，檢查電源輸入接線的+5V接線端子對(duì)地電阻，確認(rèn)無(wú) 短路后，將穩(wěn)壓電源的輸出電壓調(diào)整為+5V

29、，加在電路上，觀察效 果： 剛上電時(shí)，4個(gè)LED都不亮，按下S7（復(fù)位）后，4 個(gè)LED都能點(diǎn) 亮。 檢測(cè)并行輸入和并行輸出功能：用拔碼開關(guān)S2設(shè)置輸入數(shù)據(jù)， 按表8-9所示的數(shù)據(jù)，拔動(dòng)S5、S6，使S0=S1=1，按下S1時(shí)（產(chǎn)生移 位脈沖），數(shù)據(jù)傳到輸出端，相應(yīng)的LED應(yīng)點(diǎn)亮。 檢測(cè)串行移位功能：按表8-9所示的數(shù)據(jù)，用拔碼開關(guān)S2設(shè)置輸 入數(shù)據(jù)。拔動(dòng)S4、S5、S6，設(shè)置成左移或右移，按下S 1，數(shù)據(jù)會(huì) 串行移動(dòng)，相應(yīng)的LED會(huì)點(diǎn)亮。 若有故障，應(yīng)針對(duì)性地排除。 2將實(shí)驗(yàn)板設(shè)置串行左移，設(shè)置輸入數(shù)據(jù)為D3D2D1D0=1010，在連 續(xù)點(diǎn)按S1的過(guò)程，用示波器觀察U1的12腳（Q3）的波

30、形，波形圖 為 。 3為什么會(huì)出現(xiàn)該波形 ？ 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一一.與非門與非門RS觸發(fā)器觸發(fā)器 二二.或非門觸發(fā)器或非門觸發(fā)器 三三.同步同步RS觸發(fā)器觸發(fā)器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 數(shù)字電路通常分為組合邏輯電路和時(shí)序邏輯電路兩數(shù)字電路通常分為組合邏輯電路和時(shí)序邏輯電路兩 大類。組合邏輯電路的特點(diǎn)輸出的狀態(tài)僅取決于輸入的大類。組合邏輯電路的特點(diǎn)輸出的狀態(tài)僅取決于輸入的 當(dāng)前的狀態(tài)，與輸入、輸出的原始狀態(tài)無(wú)關(guān)，而時(shí)序電當(dāng)前的狀態(tài)，與輸入、輸出的原始狀態(tài)無(wú)關(guān)，而時(shí)序電 路是一種輸出不僅與當(dāng)前的輸入有關(guān)，而且與其輸出端路是一種輸出不僅與當(dāng)前的輸入有關(guān)，而且與其輸出端 的原始

31、狀態(tài)有關(guān)，相當(dāng)于在組合邏輯的輸入端加上了一的原始狀態(tài)有關(guān)，相當(dāng)于在組合邏輯的輸入端加上了一 個(gè)反饋輸入，在其電路中有一個(gè)存儲(chǔ)電路，其可以將輸個(gè)反饋輸入，在其電路中有一個(gè)存儲(chǔ)電路，其可以將輸 出的狀態(tài)保持住，其結(jié)構(gòu)如圖出的狀態(tài)保持住，其結(jié)構(gòu)如圖9-99-9所示。所示。 圖圖9-9 9-9 時(shí)序邏輯電路的結(jié)構(gòu)時(shí)序邏輯電路的結(jié)構(gòu) 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 典型的時(shí)序邏輯電路有計(jì)數(shù)器和寄存器，計(jì)數(shù)器普遍用于數(shù)典型的時(shí)序邏輯電路有計(jì)數(shù)器和寄存器，計(jì)數(shù)器普遍用于數(shù) 字電子測(cè)量?jī)x器中，如數(shù)字計(jì)時(shí)器，數(shù)字頻率計(jì)，數(shù)字電壓表等，字電子測(cè)量?jī)x器中，如數(shù)字計(jì)時(shí)器，數(shù)字頻率計(jì)，數(shù)字電壓表等， 寄存器常用于信息或

32、指令的接收、暫存和傳遞。寄存器常用于信息或指令的接收、暫存和傳遞。 觸發(fā)器（觸發(fā)器（Flip FlopFlip Flop，簡(jiǎn)寫為，簡(jiǎn)寫為FFFF），是數(shù)字電路中具有記憶功），是數(shù)字電路中具有記憶功 能的單元電路，其特點(diǎn)是：能的單元電路，其特點(diǎn)是： 有兩個(gè)穩(wěn)態(tài)，可分別表示二進(jìn)制數(shù)有兩個(gè)穩(wěn)態(tài)，可分別表示二進(jìn)制數(shù) 碼碼0 0和和1 1，無(wú)外觸發(fā)時(shí)可維持穩(wěn)態(tài)；，無(wú)外觸發(fā)時(shí)可維持穩(wěn)態(tài)； 在外觸發(fā)作用下，兩個(gè)穩(wěn)態(tài)在外觸發(fā)作用下，兩個(gè)穩(wěn)態(tài) 可相互轉(zhuǎn)換（稱翻轉(zhuǎn)），已轉(zhuǎn)換的穩(wěn)定狀態(tài)可長(zhǎng)期保持下來(lái)，這就可相互轉(zhuǎn)換（稱翻轉(zhuǎn)），已轉(zhuǎn)換的穩(wěn)定狀態(tài)可長(zhǎng)期保持下來(lái)，這就 使得觸發(fā)器能夠記憶二進(jìn)制信息，常用作二進(jìn)制存儲(chǔ)單元。

33、使得觸發(fā)器能夠記憶二進(jìn)制信息，常用作二進(jìn)制存儲(chǔ)單元。 現(xiàn)在使用量最大的是集成觸發(fā)器，而各種觸發(fā)器的基礎(chǔ)是基本現(xiàn)在使用量最大的是集成觸發(fā)器，而各種觸發(fā)器的基礎(chǔ)是基本 RSRS觸發(fā)器。觸發(fā)器。 基本基本RSRS觸發(fā)器可由兩個(gè)與非門連接而成（這一類叫做與非門觸發(fā)器可由兩個(gè)與非門連接而成（這一類叫做與非門RSRS 觸發(fā)器），也可以由兩個(gè)或非門觸發(fā)器連接而成（這一類叫做或非觸發(fā)器），也可以由兩個(gè)或非門觸發(fā)器連接而成（這一類叫做或非 門門RSRS觸發(fā)器）。它的輸入端有兩個(gè)：復(fù)位端（觸發(fā)器）。它的輸入端有兩個(gè)：復(fù)位端（RestRest）和置位端）和置位端 （SetSet）。輸出端也有兩個(gè)：）。輸出端也有兩個(gè)

34、：Q Q和和Q(-)Q(-)。Q Q和和Q(-)Q(-)的狀態(tài)在任何時(shí)刻的狀態(tài)在任何時(shí)刻 都是相反的，都是相反的，Q Q的工作狀態(tài)定義為觸發(fā)器的工作狀態(tài)，稱為觸發(fā)器的工作狀態(tài)定義為觸發(fā)器的工作狀態(tài)，稱為觸發(fā)器 的的“0”0”狀態(tài)和狀態(tài)和“1”1”狀態(tài)。狀態(tài)。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、與非門RS觸發(fā)器 1電路結(jié)構(gòu)和電路邏輯符號(hào) 與非門RS觸發(fā)器由兩個(gè)與非門的輸入和輸出交叉連 接而成，如圖9-10所示。和分別為復(fù)位信號(hào)輸入端和置 位信號(hào)輸入端，低電平有效（邏輯符號(hào)中的小圓圈表示 低電平有效）。 （a a）邏輯電路圖）邏輯電路圖 （b b）邏輯符號(hào)）邏輯符號(hào) 圖圖9-10 9-10 與非

35、門與非門RSRS觸發(fā)器觸發(fā)器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2邏輯功能 與非門RS觸發(fā)器的邏輯功能如表9-9所示。 表表9-9 9-9 與非門與非門RSRS觸發(fā)器的真值表觸發(fā)器的真值表 注：觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，這兩個(gè)穩(wěn)定狀態(tài)可在觸發(fā)信號(hào)的作 用下相互轉(zhuǎn)化。Qn為觸發(fā)器的原狀態(tài)（現(xiàn)態(tài)），即觸發(fā)信號(hào)輸入 前的狀態(tài)； Qn+1為觸發(fā)器的新狀態(tài)（次態(tài)），即觸發(fā)信號(hào)輸入后 的狀態(tài)。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 二、或非門觸發(fā)器 1電路結(jié)構(gòu)和電路邏輯符號(hào) 或非門RS觸發(fā)器由兩個(gè)或非門的輸入和輸出交叉連 接而成，如圖9-11所示。圖中RD和SD分別為復(fù)位信號(hào)輸 入端和置位信號(hào)輸入端，高電平有效。 （

36、a a）邏輯電路圖）邏輯電路圖 （b b）邏輯符號(hào)）邏輯符號(hào) 圖圖9-11 9-11 或非門或非門RSRS觸發(fā)器觸發(fā)器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2邏輯功能 或非門RS觸發(fā)器的邏輯功能如表9-10所示。 表表9-10 9-10 或非門或非門RSRS觸發(fā)器的真值表觸發(fā)器的真值表 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 三、同步三、同步RSRS觸發(fā)器觸發(fā)器 1.同步觸發(fā)器 基本RS觸發(fā)器的觸發(fā)方式是由輸入信號(hào)和直接控制， 該方式叫做電平直接觸發(fā)。在實(shí)際工作中，經(jīng)常需要觸 發(fā)器按一定的節(jié)拍進(jìn)行觸發(fā)、翻轉(zhuǎn)。采用的措施是給觸 發(fā)器加入時(shí)鐘控制端CP，觸發(fā)器按CP節(jié)拍進(jìn)行狀態(tài)翻轉(zhuǎn) （即觸發(fā)器的狀態(tài)改變與時(shí)鐘

37、脈沖同步）。這種具有時(shí) 鐘脈沖CP控制的觸發(fā)器叫做同步觸發(fā)器。同步觸發(fā)器根 本特點(diǎn)是：翻轉(zhuǎn)時(shí)刻受CP控制，翻轉(zhuǎn)到何種狀態(tài)由輸入 信號(hào)和決定。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2同步RS觸發(fā)器 （1） 電路結(jié)構(gòu)和電路符號(hào) 給基本RS觸發(fā)器的輸入端加上兩個(gè)與非門，按照?qǐng)D 9-12（a）所示進(jìn)行連接，則構(gòu)成了同步RS觸發(fā)器。 （a a）邏輯電路圖）邏輯電路圖 （b b）邏輯符號(hào)）邏輯符號(hào) 圖圖9-12 9-12 同步同步RSRS觸發(fā)器觸發(fā)器 圖中, RD 、 SD、是直接置0、置1端，用來(lái)設(shè)置觸 發(fā)器的初狀態(tài)。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 （2）邏輯功能 當(dāng)CP=1時(shí)，控制門G3、G4關(guān)閉，觸發(fā)

38、器的狀態(tài)保持 不變。當(dāng)CP=1時(shí)，G3、G4打開，其輸出狀態(tài)由R、S端的 輸入信號(hào)決定。即同步RS觸發(fā)器的狀態(tài)轉(zhuǎn)換由CP和RS共 同控制，其中，R、S決定狀態(tài)的轉(zhuǎn)換趨勢(shì)（即由什么狀 向什么狀態(tài)轉(zhuǎn)換），CP控制轉(zhuǎn)換時(shí)刻。 同步RS觸發(fā)器的邏輯功能基本RS觸發(fā)器相同，其真 值表如表9-11所示。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-11 9-11 同步同步RSRS觸發(fā)器（由與非門構(gòu)成）真值表觸發(fā)器（由與非門構(gòu)成）真值表 時(shí)鐘信號(hào)CPRSQ功能說(shuō)明0XX不變禁止100不變保持原狀態(tài) （Qn+1=Qn,）1011置11100置0111不定不允許由于在CP=1期間,G3， G4門都是開著的，都能接收

39、R、S信號(hào)，所以,如果在CP=1期間R、S 發(fā)生多次變化，則觸發(fā)器的狀態(tài)也可能發(fā)生多次翻轉(zhuǎn)。在一個(gè)時(shí)鐘 脈沖周期中，觸發(fā)器發(fā)生多次翻轉(zhuǎn)的現(xiàn)象叫做空翻。由于存在空翻 現(xiàn)象的存在，使同步觸發(fā)器抗干擾能力變差。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一一.主從主從JK觸發(fā)器觸發(fā)器 二二. D觸發(fā)器觸發(fā)器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 由于觸發(fā)器的輸入端直接控制輸出端的狀由于觸發(fā)器的輸入端直接控制輸出端的狀 態(tài)，在態(tài)，在R=S=1R=S=1時(shí)會(huì)出現(xiàn)不確定狀態(tài)，即時(shí)會(huì)出現(xiàn)不確定狀態(tài)，即R R和和S S之間之間 存在約束。且存在空翻現(xiàn)象，抗干擾性能較差，存在約束。且存在空翻現(xiàn)象，抗干擾性能較差， 不能滿足絕大

40、多數(shù)電子產(chǎn)品對(duì)觸發(fā)器的要求。不能滿足絕大多數(shù)電子產(chǎn)品對(duì)觸發(fā)器的要求。 為了克服為了克服RSRS觸發(fā)器的缺點(diǎn)，人們研制出了觸發(fā)器的缺點(diǎn)，人們研制出了JKJK觸觸 發(fā)器、發(fā)器、D D觸發(fā)器等性能優(yōu)越、通用性強(qiáng)的觸發(fā)器。觸發(fā)器等性能優(yōu)越、通用性強(qiáng)的觸發(fā)器。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、主從一、主從JKJK觸發(fā)器觸發(fā)器 1電路結(jié)構(gòu) 主從JK觸發(fā)器可由兩個(gè)同步RS觸發(fā)器組成，下面接受輸入信號(hào) 的為主觸發(fā)器，上面的為從觸發(fā)器，如圖9-13所示。 （a a）邏輯電路圖）邏輯電路圖 （b b）邏輯符號(hào)）邏輯符號(hào) 圖圖9-13 9-13 主從主從JKJK觸發(fā)器觸發(fā)器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2邏

41、輯功能 主從JK觸發(fā)器的觸發(fā)翻轉(zhuǎn)分為兩個(gè)節(jié)拍： 當(dāng)CP1時(shí)，0，從觸發(fā)器被封鎖，保持原來(lái)的狀態(tài)。主觸發(fā) 器工作，根據(jù)輸入信號(hào)J、K的值Q主的狀態(tài)隨之變化。， 當(dāng)CP由1變0時(shí)刻為第二階段，主觸發(fā)器被封鎖，從觸發(fā)器打開， 接收主觸發(fā)器送來(lái)的信號(hào)，并根據(jù)邏輯關(guān)系決定輸出端Q的狀態(tài)。 由以上分析可知，一個(gè)CP脈沖期間，主從觸發(fā)器的狀態(tài)僅改變一次， 稱為一次翻轉(zhuǎn)現(xiàn)象，克服了空翻現(xiàn)象。 主從JK觸發(fā)器的邏輯功能如表9-12所示。 表表9- 12 主從觸發(fā)器真值表主從觸發(fā)器真值表 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 二、二、D D觸發(fā)器觸發(fā)器 1.電路結(jié)構(gòu) 在JK觸發(fā)器的基礎(chǔ)上，增加一個(gè)與非門把J、K兩 個(gè)輸

42、入端合為一個(gè)輸入端D，CP為時(shí)鐘脈沖輸入端。這 樣，就把JK觸發(fā)器轉(zhuǎn)換成了D觸發(fā)器，如圖9-14所示。 （a a）邏輯電路圖）邏輯電路圖 （b b） 邏輯符號(hào)邏輯符號(hào) 圖圖9- 14 D9- 14 D觸發(fā)器觸發(fā)器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 2.邏輯功能 當(dāng)CP=1時(shí)，如果D=0，則Q=0，如果D=1，則Q=1。當(dāng) CP=0時(shí)，不管D取什么值，觸發(fā)器的輸出端維持原來(lái)的 狀態(tài)。D觸發(fā)器的邏輯功能如真值表9-13所示。 表表9-13 D9-13 D觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一一.計(jì)數(shù)器基本知識(shí)計(jì)數(shù)器基本知識(shí) 二二.二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器74161（74

43、LS161） 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、計(jì)數(shù)器基本知識(shí) 統(tǒng)計(jì)輸入脈沖個(gè)數(shù)的功能稱為計(jì)數(shù)，能實(shí)現(xiàn)計(jì)數(shù)操 作的電路稱為計(jì)數(shù)器。計(jì)數(shù)器在數(shù)字電路中不僅用來(lái)計(jì) 數(shù)，而且還可以用來(lái)定時(shí)、分頻、測(cè)量等，用途十分廣 泛。 計(jì)數(shù)器的種類很多。按照時(shí)鐘脈沖的引入方式，計(jì) 數(shù)器可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。按照計(jì)數(shù)過(guò)程中 計(jì)數(shù)變化的趨勢(shì)，分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆 計(jì)數(shù)器。根據(jù)進(jìn)位制的不同，計(jì)數(shù)器又可分為二進(jìn)制計(jì) 數(shù)器、十進(jìn)制計(jì)數(shù)器和N進(jìn)制計(jì)數(shù)器。 在數(shù)字集成產(chǎn)品中，通用的計(jì)數(shù)器是二進(jìn)制和十進(jìn) 制計(jì)數(shù)器。按計(jì)數(shù)長(zhǎng)度、有效時(shí)鐘、控制信號(hào)、置位和 復(fù)位信號(hào)的不同有不同的型號(hào)。 項(xiàng)目七 組合邏輯電路認(rèn)知

44、及應(yīng)用 二、二進(jìn)制計(jì)數(shù)器74161（74LS161） 74161是集成TTL四位二進(jìn)制同步計(jì)數(shù)器，其管腳分 布和符號(hào)分別如圖9-15（a）和（b）所示，表9-14是 74161引腳功能表，表9-15是邏輯功能表。 （a a）外形圖）外形圖 (b(b）引腳圖）引腳圖 圖圖9-15 9-15 集成集成4 4位二進(jìn)同步計(jì)數(shù)器位二進(jìn)同步計(jì)數(shù)器74LS16174LS161 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-14 74LS1619-14 74LS161集成電路引腳功能表集成電路引腳功能表 引腳序 號(hào) 標(biāo)注功能釋義 引腳序 號(hào) 標(biāo)注功能釋義 1MR或CR清零端9LD 預(yù)置數(shù)據(jù) 控制端 2CLK或CP

45、時(shí)間脈沖 輸入端 10ENT或T 計(jì)數(shù)控制 端 3、4、 5、6 D0、D1、 D2、D3 預(yù)置數(shù)據(jù) 并行輸入 端 11、12、 13、14 Q3、Q2、 Q1、Q0 狀態(tài)輸出 端 7ENP或P15RCO或C進(jìn)位輸出 8GND接地端16VCC電源端 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 74LS161的邏輯功能（表9-14中的各狀態(tài)）說(shuō)明： 1）異步清零功能 當(dāng)MR0時(shí)，不管其他輸人端的狀態(tài)如何（包括時(shí)鐘信號(hào)CP），輸 出全為0。 2）同步并行預(yù)置數(shù)功能 在MR1的條件下，當(dāng)LD0且有時(shí)鐘脈沖CP的上升沿作用時(shí)，從D3， D2，D1，D0輸 入的數(shù)據(jù)將分別傳給Q3Q0。由于置數(shù)操作必須有CP脈沖上升

46、沿相 配合，故稱為同步置數(shù)。 3）保持功能 在MR=LD1的條件下，當(dāng)ENTENP0時(shí)，不管有無(wú)CP脈沖作用，計(jì) 數(shù)器都將保持原有狀態(tài)不變（停止計(jì)數(shù)） 。 4）同步二進(jìn)制計(jì)數(shù)功能 當(dāng)CRLDENPENT1時(shí)，74LS161處于計(jì)數(shù)狀態(tài)，電路從0000狀 態(tài)開始，連續(xù)輸入16個(gè)計(jì)數(shù)脈沖后，電路 將從1111狀態(tài)返回到 0000狀態(tài). 5）進(jìn)位輸出RCO 當(dāng)計(jì)數(shù)控制端ENT1，且觸發(fā)器全為1時(shí)，進(jìn)位輸出為1，否則為0。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-15 74LS1619-15 74LS161集成電路邏輯功能表集成電路邏輯功能表 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 （2）74LS290 圖9

47、-16是74LS290型二五十進(jìn)制計(jì)數(shù)器的外引腳排列圖和邏 輯符號(hào)圖。表9-16為其功能表。 外引腳排列圖外引腳排列圖 邏輯符號(hào)邏輯符號(hào) 9-16 74LS2909-16 74LS290外引腳排列圖和邏輯符號(hào)圖外引腳排列圖和邏輯符號(hào)圖 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-16 74LS2909-16 74LS290功能表功能表 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 和是清零輸入端，由表11-12可知，當(dāng)兩 端全為“1”時(shí)，計(jì)數(shù)器清零；和是置“9”輸入端，當(dāng) 兩端全為“1”時(shí)，=1001,即表示十進(jìn)制數(shù)9。清零時(shí)和 中至少有一端為“0”，不使置“1”，以保證清零可靠 進(jìn)行。它有兩個(gè)時(shí)鐘脈沖輸入端和

48、。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 下面按二、五、十進(jìn)制三種情況進(jìn)行分析。 1）只輸入計(jì)數(shù)脈沖，由輸出，無(wú)輸出，為二進(jìn)制計(jì)數(shù)器。 2）只輸入計(jì)數(shù)脈沖，由端輸出，為五進(jìn)制計(jì)數(shù)器。 3）將端與端連接，輸入計(jì)數(shù)脈沖，如圖9-17。其狀態(tài)表見表9-17， 構(gòu)成十進(jìn)制計(jì)數(shù)器。 圖圖9-17 74LS2909-17 74LS290構(gòu)成十進(jìn)制計(jì)數(shù)器構(gòu)成十進(jìn)制計(jì)數(shù)器 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 表表9-17 84219-17 8421碼十進(jìn)制計(jì)數(shù)器狀態(tài)表碼十進(jìn)制計(jì)數(shù)器狀態(tài)表 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一一.寄存器與移位寄存器寄存器與移位寄存器 二二.集成移位寄存器集成移位寄存器74194（74194

49、LS） 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、寄存器與移位寄存器一、寄存器與移位寄存器 一個(gè)觸發(fā)器能存儲(chǔ)一位二進(jìn)制數(shù)，一個(gè)觸發(fā)器能存儲(chǔ)一位二進(jìn)制數(shù)，n n位二進(jìn)制數(shù)則需位二進(jìn)制數(shù)則需n n個(gè)觸發(fā)器個(gè)觸發(fā)器 來(lái)存儲(chǔ)。當(dāng)來(lái)存儲(chǔ)。當(dāng)n n位數(shù)據(jù)同時(shí)出現(xiàn)時(shí)稱為並行數(shù)據(jù)，而位數(shù)據(jù)同時(shí)出現(xiàn)時(shí)稱為並行數(shù)據(jù)，而n n位數(shù)據(jù)按時(shí)間先位數(shù)據(jù)按時(shí)間先 后一位一位出現(xiàn)時(shí)稱為串行數(shù)據(jù)。串行數(shù)據(jù)需要一個(gè)時(shí)鐘信號(hào)來(lái)分后一位一位出現(xiàn)時(shí)稱為串行數(shù)據(jù)。串行數(shù)據(jù)需要一個(gè)時(shí)鐘信號(hào)來(lái)分 辨每一個(gè)數(shù)據(jù)位。用辨每一個(gè)數(shù)據(jù)位。用n n個(gè)觸發(fā)器組成的個(gè)觸發(fā)器組成的n n位移位寄存器可以用來(lái)寄存位移位寄存器可以用來(lái)寄存 n n位串行數(shù)據(jù)，可以實(shí)現(xiàn)

50、串行數(shù)據(jù)到並行數(shù)據(jù)的轉(zhuǎn)換，也可實(shí)現(xiàn)並位串行數(shù)據(jù)，可以實(shí)現(xiàn)串行數(shù)據(jù)到並行數(shù)據(jù)的轉(zhuǎn)換，也可實(shí)現(xiàn)並 行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換。 移位寄存器除了具有寄存數(shù)碼的功能，還具有移位的功能。在移位寄存器除了具有寄存數(shù)碼的功能，還具有移位的功能。在 寄存器中存儲(chǔ)的數(shù)據(jù)由低位向高位移動(dòng)一位時(shí)，即數(shù)據(jù)右移，例如寄存器中存儲(chǔ)的數(shù)據(jù)由低位向高位移動(dòng)一位時(shí)，即數(shù)據(jù)右移，例如 二進(jìn)數(shù)二進(jìn)數(shù)00110011向高位移動(dòng)一位變成向高位移動(dòng)一位變成01100110，二進(jìn)制數(shù)由，二進(jìn)制數(shù)由3 3變?yōu)樽優(yōu)? 6。同理，。同理， 數(shù)據(jù)由高位向低位移動(dòng)稱為左移。因此移位寄存器有左移寄存器和數(shù)據(jù)由高位向低位移動(dòng)稱為左移

51、。因此移位寄存器有左移寄存器和 右移寄存器之分。也有可逆移位寄存器，即在控制信號(hào)作用下，既右移寄存器之分。也有可逆移位寄存器，即在控制信號(hào)作用下，既 可實(shí)行右移，也可實(shí)行左移。可實(shí)行右移，也可實(shí)行左移。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 二、集成移位寄存器二、集成移位寄存器7419474194（74194LS74194LS） 集成移位寄存器74194是四位雙向移位寄存器，具有并行寄存， 左移寄存，右移寄存和保持四種工作模式。 74194的管腳和引腳功能方框符號(hào)如圖9-18所示。其中，為低電平 有效的清零端，DSR為右移串行輸入端，DSL為左移串行輸入端， D3D2D1D0為并行輸入端。Q3Q2Q

52、1Q0為輸出端，寄存器工作于何種模 式由M1M0端信號(hào)確定。 （a a）管腳圖）管腳圖 （b b）方框符號(hào)）方框符號(hào) 圖圖9-18 9-18 四位雙向移位寄存器四位雙向移位寄存器74194 74194 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 集成移位寄存器74194的功能表如表9-18所示。 表表9-18 74LS1949-18 74LS194功能表功能表 其中，D0、D1、D2、D3為并行輸入端；Q0、Q1、Q2、Q3為并 行輸出端；SR為右移串行數(shù)據(jù)輸入端，SL為左移串行數(shù)據(jù)輸入端； S1、S0為操作模式控制端（控制移位方向）；CR為清零端；CP為 時(shí)鐘脈沖輸入端。 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用

53、 74LS194有5種不同工作模式：并行送數(shù)寄存，右移（方向由Q0 至Q3），左移（方向由Q3至Q0），保持及清零，如表9-19所示。 表表9-19 74LS1949-19 74LS194的工作模式的工作模式 項(xiàng)目七 組合邏輯電路認(rèn)知及應(yīng)用 一、判斷題：一、判斷題： 1.1.觸發(fā)器屬于組合邏輯電路。觸發(fā)器屬于組合邏輯電路。 2.2.觸發(fā)器具有兩個(gè)狀態(tài)，一個(gè)是現(xiàn)態(tài)，另一個(gè)是次。觸發(fā)器具有兩個(gè)狀態(tài)，一個(gè)是現(xiàn)態(tài)，另一個(gè)是次。 3 3時(shí)鐘脈沖的作用是使觸發(fā)器翻轉(zhuǎn)。時(shí)鐘脈沖的作用是使觸發(fā)器翻轉(zhuǎn)。 4.4.主從主從JQJQ觸發(fā)器和邊沿觸發(fā)器和邊沿JKJK觸發(fā)器的邏輯功能相同。觸發(fā)器的邏輯功能相同。 5 5基本基本RSRS觸發(fā)器可以由兩個(gè)或非門交叉耦合構(gòu)成觸發(fā)器可以由兩個(gè)或非門交叉耦合構(gòu)成 6. 6. 即使電源關(guān)閉，移位寄存器中的內(nèi)容也可以保持下去。即使電源關(guān)閉，移位寄存器中的內(nèi)容也可以保持下去。 7. 7. 所有的觸發(fā)器都能用來(lái)構(gòu)成計(jì)數(shù)器和移位寄存器。所有的觸發(fā)器都能用來(lái)構(gòu)成計(jì)數(shù)器和移位寄存器。 8.8.移位寄存器移位寄存器74LS19474LS194可串行輸入并行輸出，但不能串行輸可串行輸入并行輸出，但不能串行輸 入串行輸出。入串行輸