[畢業(yè)設(shè)計精品]數(shù)字電路課程設(shè)計 用CPLD設(shè)計可調(diào)時數(shù)字鐘

1、裝訂線 數(shù)字電路課程設(shè)計 題目： 利用cpld設(shè)計可調(diào)時數(shù)字鐘 利用cpld設(shè)計可調(diào)時數(shù)字鐘摘 要裝訂線 本次課程設(shè)計是用數(shù)字電路知識以及maxplus軟件進(jìn)行的制作，首先理解了電路原理圖，然后進(jìn)行了焊接，本次焊接增加自己的動手能力。然后對數(shù)字電路書又進(jìn)行了復(fù)習(xí)，最后應(yīng)用上述軟件進(jìn)行了編程。電路通過使用數(shù)字元件，來構(gòu)成完成二十四小時的數(shù)字鐘設(shè)計，并且將譯碼器和數(shù)據(jù)選擇器配合使用來完成動態(tài)的顯示輸出。此外，外部控制開關(guān)用來控制電路，使得該電路可以完成保持、清零、快速校對時間等一系列的功能。本系統(tǒng)的難點在于eda系統(tǒng)作圖及最后系統(tǒng)優(yōu)化的應(yīng)用。尤其是小數(shù)點的顯示控制，用一個或門，通過1hz來控制第三

2、個數(shù)碼管的點顯示，再通過一個與非門來控制第五個數(shù)碼管的點顯示,第五個數(shù)碼管的點在整個脈沖階段顯示，而第三個數(shù)碼管的點只有在低電平時顯示，以達(dá)到結(jié)果是第五個數(shù)碼顯示管的點常亮，而第三個數(shù)碼管的點以1hz的頻率閃爍。制作中經(jīng)常遇到各種問題，如第一次用的七段譯碼器顯示六和九時，顯示的不是很好，就重新自己做的譯碼器，讓其顯示的比較完美，而且也出現(xiàn)了制作的程序太大問題，最后不斷的修改終于成功了。關(guān)鍵詞：數(shù)字電路 maxplus 七段譯碼器目 錄一 總體設(shè)計 11.1設(shè)計要求 11.2設(shè)計原理 1二 詳細(xì)設(shè)計 5 2.1課程設(shè)計思路及其步驟5 2.2模塊設(shè)計5 2.3數(shù)字鐘電路總圖11 參考文獻(xiàn)13裝訂線

3、一 總體設(shè)計1.1設(shè)計要求1、以數(shù)字形式顯示時、分、秒的時間；2、要求手動校時、校分、校秒；3、調(diào)節(jié)時間時對應(yīng)顯示位以2hz頻率閃爍；4、時與分顯示之間的小數(shù)點常亮；5、分與秒顯示之間的小數(shù)點以1hz頻率閃爍；6、各單元模塊設(shè)計即可采用原理圖方式也可以用verilog程序進(jìn)行設(shè)計。1.2設(shè)計原理1.2.1硬件電路原理圖 圖1-1 硬件電路原理圖1.2.2電源電路 當(dāng)重新接通電源或計數(shù)過程出現(xiàn)誤差時都需要對時間進(jìn)行校正，通常，校正時間的方法是：首先截斷正常的計數(shù)通路，然后再進(jìn)行人工觸發(fā)計數(shù)或?qū)㈩l率較高的方波信號加到需要校正的計數(shù)單元的輸入端，校正完成后,再轉(zhuǎn)入正常計時狀態(tài)即可。電路圖如圖1-2所

4、示。圖12 電源電路圖1.2.3振蕩電路與分頻電路晶體振蕩器給數(shù)字鐘提供一個頻率穩(wěn)定準(zhǔn)確的32768hz的方波信號,可保證數(shù)字鐘的走時準(zhǔn)確及穩(wěn)定.分頻電路采用t觸發(fā)器對其分頻，每經(jīng)過一個t觸發(fā)器對其二分頻，所以各點的分頻倍數(shù)分別為：qd: 24 、qe: 25 、qf: 26 、qg: 27、qh: 28、qi: 29、qj: 210、ql: 212、qm: 213、qn: 214。此處采用的是32768hz的晶振，故分頻之后qf:512hz、qi:64hz、qn:2hz。電路原理圖如圖1-3（a）、（b）所示。（a）（b）圖13 振蕩電路與分頻電路圖1.2.4顯示電路 計數(shù)器實現(xiàn)了對時間的累

5、計以8421bcd碼形式輸出，選用顯示譯碼電路將計數(shù)器的輸出數(shù)碼轉(zhuǎn)換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流。數(shù)碼管是共陰數(shù)碼顯示管，當(dāng)其控制端為“0”時，數(shù)碼顯示管顯示。顯示模塊輸入時鐘頻率為512hz，顯示刷新頻率約為85hz。電路如圖1-4所示：圖14 顯示電路原理圖1.2.5 cpld電路原理圖此原理圖的mode和add分別控制校正位和其校正位進(jìn)行加一校正。mode共有七個狀態(tài)分別對應(yīng)六個數(shù)碼管的校正和正常計數(shù)。電路如圖2-5所示：圖25 cpld電路原理圖二 詳細(xì)設(shè)計2.1課程設(shè)計思路及其步驟 1、按原理圖和元件插件圖完成電路的焊接； 2、擬定數(shù)字鐘的組成框圖，劃分模塊。主要的模塊

6、有：計數(shù)器電路，多路數(shù)據(jù)選擇 器，三、六七八、十譯碼器的設(shè)計，電源電路，振蕩電路與分頻電路等。 3、對各個單元模塊電路進(jìn)行逐一設(shè)計與波形仿真； 4、總體電路設(shè)計與仿真； 5、程序下載與調(diào)試。2.2模塊設(shè)計2.2.1設(shè)計框圖六進(jìn)制計數(shù)三進(jìn)制計數(shù)十進(jìn)制計數(shù)數(shù)字時鐘總圖閃爍控制計數(shù)器數(shù)據(jù)選擇器譯碼器512顯示位控制信號時間調(diào)節(jié)小數(shù)點控制按鍵消抖清零圖21 設(shè)計框圖2.2.2時間計數(shù)器電路 利用7493連成一個六進(jìn)制計數(shù)器，仿真正確后命名為cnt6。圖22 六進(jìn)制計數(shù)器電路原理圖圖23 六進(jìn)制計數(shù)器仿真圖 利用7493連成一個十進(jìn)制計數(shù)器，仿真正確后命名為cnt10。圖2-4 十進(jìn)制計數(shù)器原理圖圖2-

7、5 十進(jìn)制計數(shù)器仿真圖 利用7493連成一個三進(jìn)制計數(shù)器，仿真正確后命名為cnt3。圖26 三進(jìn)制計數(shù)器原理圖圖2-7 三進(jìn)制計數(shù)器仿真圖 將三進(jìn)制、六進(jìn)制、十進(jìn)制計數(shù)器連接成計數(shù)器電路。圖2-8 計數(shù)器電路原理圖圖2-9 計數(shù)器仿真圖2.2.3數(shù)據(jù)選擇器電路參照數(shù)字電路設(shè)計講義，連接數(shù)據(jù)選擇器電路。圖2-10 數(shù)據(jù)選擇器電路圖圖2-11 數(shù)據(jù)選擇器仿真圖2.2.4譯碼器電路參照數(shù)字電子技術(shù)基礎(chǔ)中顯示譯碼器真值表及邏輯表達(dá)式，連接譯碼器電路，以控制顯示塊顯示09十個數(shù)字。圖2-12 譯碼器電路原理圖2.2.5比較器電路圖2-13 比較器電路原理圖圖2-14 比較器電路仿真圖2.2.6按鍵消抖電

8、路64hz消抖動模塊時鐘利用兩個d觸發(fā)器連成一個二位移位寄存器，用64hz頻率對key進(jìn)行采樣，依次寄存在二位移位寄存器中，若前后一致則結(jié)果為這個值，若前后不一致則保持原結(jié)果。功能如下表所示：表 2-1第一d觸發(fā)器第二d觸發(fā)器結(jié) 果0000/11/0保持111圖2-15 按鍵消抖電路原理圖圖2-16 按鍵消抖電路仿真圖2.3數(shù)字鐘電路總圖 512hz顯示位控制信號及小數(shù)點控制信號 數(shù)碼管顯示控制電路工作原理：以512hz的頻率作為時鐘脈沖，用六進(jìn)制計數(shù)器為三八譯碼器提供六個不同狀態(tài)，每個數(shù)碼管的顯示頻率約為85hz,觀測到的結(jié)果為：數(shù)碼管常亮。此電路的巧妙之處在于小數(shù)點的顯示是用一個或門，通過1hz頻率來控制第三個數(shù)碼管的小數(shù)點顯示，再通過一個與非門來控制第五個數(shù)碼管的小數(shù)點顯示。第五個數(shù)碼管的小數(shù)點在整個脈沖階段顯示，而第三個數(shù)碼管的小數(shù)點