ai總線中文詳解

1、AXI總線協(xié)議資料整理第一部分：1、AXI 簡介：AXI (Advanced extensible Interface 是一種總線協(xié)議，該協(xié)議是 ARM 公 司提出的 AMBA (Advanced Microcontroller Bus Architecture) 3.0協(xié)議中最重要的部分， 是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。它的地址/控制和數(shù)據(jù)相位是分離的，支持不對(duì)齊的數(shù)據(jù)傳輸，同時(shí)在突發(fā)傳輸中，只需要首地址，同時(shí)分離的讀寫數(shù)據(jù)通道、 并支持顯著傳輸訪問和亂序訪問，并更加容易就行時(shí)序收斂。AXI是AMBA中一個(gè)新的高性能協(xié)議。AXI技術(shù)豐富了現(xiàn)有的AMBA標(biāo)準(zhǔn)內(nèi)容，滿足超高性能和復(fù)

2、雜的片上 系統(tǒng)(SoC)設(shè)計(jì)的需求。2、AXI特點(diǎn)：單向通道體系結(jié)構(gòu)。信息流只以單方向傳輸，簡化時(shí)鐘域間的橋接， 減少門數(shù)量。當(dāng)信號(hào)經(jīng)過復(fù)雜的片上系統(tǒng)時(shí)，減少延時(shí)。支持多項(xiàng)數(shù)據(jù)交換。通過并行執(zhí)行猝發(fā)操作，極大地提高了數(shù)據(jù)吞吐能力，可在更 短的時(shí)間內(nèi)完成任務(wù)，在滿足高性能要求的同時(shí)，又減少了功耗。獨(dú)立的地址和數(shù)據(jù)通道。地址和數(shù)據(jù)通道分開，能對(duì)每一個(gè)通道進(jìn)行單獨(dú)優(yōu)化，可 以根據(jù)需要控制時(shí)序通道，將時(shí)鐘頻率提到最高，并將延時(shí)降到最低。第二部分：本部分對(duì)AXI1.0協(xié)議的各章進(jìn)行整理。本章主要介紹AXI協(xié)議和AXI協(xié)議定義的基礎(chǔ)事務(wù)。1、AXI總線共有5個(gè)通道分別是read address chann

3、el、 write address channel、 read data channel、 write data channel write response channel 每一個(gè)AXI傳輸通道都是單方向的。2、每一個(gè)事務(wù)都有地址和控制信息在地址通道(address chann中，用來描述被傳輸 數(shù)據(jù)的性質(zhì)。3、讀事務(wù)的結(jié)構(gòu)圖如下：4、寫事務(wù)的結(jié)構(gòu)圖如下：5、這5條獨(dú)立的通道都包含一個(gè)信息信號(hào)和一個(gè)雙路的VALD、READY握手機(jī)制。6、信息源通過VALID信號(hào)來指示通道中的數(shù)據(jù)和控制信息什么時(shí)候有效。目地源用READY信號(hào)來表示何時(shí)能夠接收數(shù)據(jù)。讀數(shù)據(jù)和寫數(shù)據(jù)通道都包括一個(gè) LAST信號(hào)，

4、用 來指明一個(gè)事物傳輸?shù)淖詈笠粋€(gè)數(shù)據(jù)。7、讀和寫事務(wù)都有他們自己的地址通道，這地址通道攜帶著傳輸事務(wù)所必須的地址和 信息。8、讀數(shù)據(jù)通道傳送著從設(shè)備到主機(jī)的讀數(shù)據(jù)和讀響應(yīng)信息。讀響應(yīng)信息指明讀事務(wù)的 完成狀態(tài)。9、寫數(shù)據(jù)通路傳送著主機(jī)向設(shè)備的寫數(shù)據(jù)。每八個(gè)數(shù)據(jù)都會(huì)有一個(gè)byte lane ,用來指明數(shù)據(jù)總線上面的哪些byte有效。寫響應(yīng)通道提供了設(shè)備響應(yīng)寫事務(wù)的一種方式。這完 成信號(hào)每一次突發(fā)式讀寫會(huì)產(chǎn)生一個(gè)。10、主機(jī)和設(shè)備的接口和互聯(lián)圖如下：11、傳輸?shù)刂沸畔⒑蛿?shù)據(jù)都是在VALID和READY同時(shí)為高時(shí)有效。12、突發(fā)式讀的時(shí)序圖如下：當(dāng)?shù)刂烦霈F(xiàn)在地址總線后，傳輸?shù)臄?shù)據(jù)將出現(xiàn)在讀數(shù)據(jù)通道上

5、。 設(shè)備保持VALID為低直 到讀數(shù)據(jù)有效。為了表明一次突發(fā)式讀寫的完成，設(shè)備用RLAST信號(hào)來表示最后一個(gè)被 傳輸?shù)臄?shù)據(jù)。13、重疊突發(fā)式讀時(shí)序圖如下：設(shè)備會(huì)在第一次突發(fā)式讀完成后處理第二次突發(fā)式讀數(shù)據(jù)。也就意味著，主機(jī)一開始傳送了兩個(gè)地址給設(shè)備。設(shè)備在完全處理完第一個(gè)地址的數(shù)據(jù)之后才開始處理第二個(gè)地址 的數(shù)據(jù)。14、突發(fā)式寫時(shí)序圖如下：Figure 1-6 Write burst這一過程的開始時(shí)，主機(jī)發(fā)送地址和控制信息到寫地址通道中，然后主機(jī)發(fā)送每一個(gè)寫數(shù)據(jù)到寫數(shù)據(jù)通道中。當(dāng)主機(jī)發(fā)送最后一個(gè)數(shù)據(jù)時(shí)， WLAST信號(hào)就變?yōu)楦?。?dāng)設(shè)備接收 完所有數(shù)據(jù)之后他將一個(gè)寫響應(yīng)發(fā)送回主機(jī)來表明寫事務(wù)完成

6、。15、AXI協(xié)議支持亂序傳輸。他給每一個(gè)通過接口的事務(wù)一個(gè)IDtag。協(xié)議要求相同ID tag 的事務(wù)必須有序完成，而不同ID tag可以亂序完成。第二章本章主要介紹一些信號(hào)描述，其中包括全局信號(hào)、寫地址通道信號(hào)、寫數(shù)據(jù)通道信 號(hào)、寫響應(yīng)通道信號(hào)、讀地址通道信號(hào)、讀數(shù)據(jù)通道信號(hào)、低功耗接口信號(hào)。本章的所 有表都是以32位的數(shù)據(jù)總線、4位的寫數(shù)據(jù)閘門、4位的ID段。1、全局信號(hào)信號(hào)源描述ACLKClock source全局時(shí)鐘信號(hào)ARESETnReset source全局復(fù)位信號(hào)，低電平有效2、寫地址通道信號(hào)信號(hào)源描述AWID3:0寫地址ID,這個(gè)信號(hào)是寫地址信號(hào)組的ID tag。AWADDR

7、31:0寫地址。AWLEN3:0突發(fā)式寫的長度。此長度決定突發(fā)式寫所傳輸?shù)臄?shù)據(jù)的 個(gè)數(shù)。AWSIZE2:0突發(fā)式寫的大小。AWBURST1:0突發(fā)式寫的類型。AWLOCK1:0AWCACHE3:0Cache類型。這信號(hào)指明事務(wù)的 bufferable、cacheable write-through write-back allocate attributes信,同。AWPROT2:0保護(hù)類型。AWVALID寫地址后效。1 =地址和控制信息后效0 =地址和控制信息無效這個(gè)信號(hào)會(huì)一直保持，直J AWREADY變?yōu)楦?。AWREADY設(shè)備寫地址準(zhǔn)備好。這個(gè)信號(hào)用來指明設(shè)備已經(jīng)準(zhǔn)備好接受 地址和控制信息

8、了。1=設(shè)備準(zhǔn)備好0=設(shè)備沒準(zhǔn)備好3、寫數(shù)據(jù)通道信號(hào)信號(hào)源描述WID3:0FL寫ID tag, WID的值必須與AWID的值匹配WDATA31:0FL寫的數(shù)據(jù)。WSTRB3:0FL寫閥門。WSTRBn標(biāo)示的區(qū)間為WDATA(8*n)+7:(8*n)WLASTFL寫的最后一個(gè)數(shù)據(jù)。WVALIDFL寫有效1=寫數(shù)據(jù)和閥門后效0=寫數(shù)據(jù)和閥門無效WREADY設(shè)備寫就緒。指明設(shè)備已經(jīng)準(zhǔn)備好接受數(shù)據(jù)了1 =設(shè)備就緒0=設(shè)備未就緒4、寫響應(yīng)通道信號(hào)信號(hào)源描述BID3:0設(shè)備響應(yīng)ID ,這個(gè)數(shù)值必須與AWID的數(shù)值匹配。BRESP1:0設(shè)備寫響應(yīng)。這個(gè)仔號(hào)指明寫事務(wù)的狀態(tài)?？赡苡械捻憫?yīng)：OKAY、 EXOK

9、AY、 SLVERR、 DECERR。BVALID設(shè)備寫響應(yīng)后效。1=寫響應(yīng)后效0 =寫響應(yīng)無效BREADY接受響應(yīng)就緒。該信號(hào)表示主機(jī)已經(jīng)能夠接受響應(yīng)信息。1=主機(jī)就緒0 =主機(jī)未就緒5、讀地址通道信號(hào)信號(hào)源描述ARID3:0讀地址ID。ARADDR31:0讀地址。ARLEN3:0突發(fā)式讀長度。ARSIZE2:0突發(fā)式讀大小。ARBURST1:0突發(fā)式讀類型。ARLOCK1:0ARCACHE3:0Cache類型。ARPROT2:0保護(hù)類型。ARVALID讀地址有效。彳科一直保持，直J ARREADY為高。1 =地址和控制信息后效0 =地址和控制信息無效ARREADY設(shè)備讀地址就緒。指明設(shè)備已

10、經(jīng)準(zhǔn)備好接受數(shù)據(jù)了。1 =設(shè)備就緒0=設(shè)備未就緒6、讀數(shù)據(jù)通道信號(hào)信號(hào)源描述RID3:0設(shè)備讀ID tag。RID的數(shù)值必須與ARID的數(shù)值匹配。RDATA31:0設(shè)備讀數(shù)據(jù)。RRESP1:0設(shè)備讀響應(yīng)。這個(gè)信號(hào)指明讀傳輸?shù)臓顟B(tài)：OKAY、EXOKAY、SLVERR、DECERR。RLAST設(shè)備讀事務(wù)傳送的最后一個(gè)數(shù)據(jù)。RVALID設(shè)備讀數(shù)據(jù)有效。1 =讀數(shù)據(jù)啟效。0 =讀數(shù)據(jù)無效。RREADY讀數(shù)據(jù)就緒。1 =主機(jī)就緒0 =主機(jī)未就緒7、低功耗接口信號(hào)信號(hào)源描述CSYSREQCLOCK controller系統(tǒng)低功耗請(qǐng)求。此信號(hào)來自系統(tǒng)時(shí)鐘控制 器，使外圍設(shè)備進(jìn)入低功耗狀態(tài)。CSYSACK外

11、圍設(shè)備低功耗請(qǐng)求應(yīng)答。CACTIVE外圍設(shè)備Clock active1 =外圍設(shè)備時(shí)鐘請(qǐng)求0 =外圍設(shè)備時(shí)鐘無請(qǐng)求第三章本章介紹主機(jī)/設(shè)備之間的握手過程以及READY和VALD握手信號(hào)的關(guān)系以及默認(rèn) 值。1、全部5個(gè)通道使用相同的VALID/READY握手機(jī)制傳輸數(shù)據(jù)及控制信息。傳輸源產(chǎn)生VLAID信號(hào)來指明何時(shí)數(shù)據(jù)或控制信息有效。 而目地源產(chǎn)生READY信號(hào)來指明已經(jīng) 準(zhǔn)備好接受數(shù)據(jù)或控制信息。傳輸發(fā)生在VALID和READY信號(hào)同時(shí)為高的時(shí)候。VALID 和READY信號(hào)的出現(xiàn)有三種關(guān)系。(1) VALID先變高READY后變高。時(shí)序圖如下：在箭頭處信息傳輸發(fā)生。(2) READY先變高V

12、ALID后變高。時(shí)序圖如下：同樣在箭頭處信息傳輸發(fā)生。(3) VALID和READY信號(hào)同時(shí)變高。時(shí)序圖如下：在這種情況下，信息傳輸立馬發(fā)生，如圖箭頭處指明信息傳輸發(fā)生。2、通道之間的關(guān)系地址、讀、寫和寫響應(yīng)通道之間的關(guān)系是靈活的。例如，寫數(shù)據(jù)可以出現(xiàn)在接口上早于與其相關(guān)聯(lián)的寫地址。也有可能寫數(shù)據(jù)與寫地址 在一個(gè)周期中出現(xiàn)。兩種關(guān)系必須被保持：(1)讀數(shù)據(jù)必須總是跟在與其數(shù)據(jù)相關(guān)聯(lián)的地址之后。(2)寫響應(yīng)必須總是跟在與其相關(guān)聯(lián)的寫事務(wù)的最后出現(xiàn)。3、通道握手信號(hào)之間的依賴性讀事務(wù)握手依賴關(guān)系如圖：(1)設(shè)備可以在ARVALID出現(xiàn)的時(shí)候在給出ARREADY信號(hào)，也可以先給出 ARREADY 信

13、號(hào)，冉等待 ARVALID 信號(hào)。(2)但是設(shè)備必須等待 ARVALID和ARREADY信號(hào)都有效才能給出RVALID信號(hào), 開始數(shù)據(jù)傳輸。寫事務(wù)握手依賴關(guān)系如圖：(1)主機(jī)必須不能夠等待設(shè)備先給出 AWREADY或WREADY信號(hào)信號(hào)后再給出信號(hào) AWVALID 或 WVLAID。(2)設(shè)備可以等待信號(hào)AWVALID或WVALID信號(hào)有效或者兩個(gè)都有效之后再給出 AWREADY 信號(hào)。(3)設(shè)備可以等待AWVALID或WVALID信號(hào)有效或者兩個(gè)信號(hào)都有效之后再給出 WREADY 信號(hào)。第四章本章主要介紹AXI突發(fā)式讀寫的類型和在一次突發(fā)式讀寫事務(wù)內(nèi)如何計(jì)算地址和byte lanes1、突發(fā)

14、式讀寫的地址必須以4KB對(duì)齊。2、信號(hào)AWLEN或信號(hào)ARLEN指定每一次突發(fā)式讀寫所傳輸?shù)臄?shù)據(jù)的個(gè)數(shù)。具體信息如下圖：3、ARSIZE信號(hào)或AWSIZE信號(hào)指定每一個(gè)時(shí)鐘節(jié)拍所傳輸?shù)臄?shù)據(jù)的最大位數(shù)。具體信息如下圖：需要注意的是任何傳輸?shù)腟IZE都不能超過數(shù)據(jù)總線的寬度。4、AXI協(xié)議定義了三種突發(fā)式讀寫的類型：固定式的突發(fā)讀寫、增值式突發(fā)讀寫、包裝式突發(fā)讀寫。用信號(hào)ARBURST或AWBURST來選擇突發(fā)式讀寫的類型。具體信息如 下圖：(1)固定式突發(fā)讀寫是指地址是固定的，每一次傳輸?shù)牡刂范疾蛔?。這樣的突發(fā)式讀寫是重復(fù)的對(duì)一個(gè)相同的位置進(jìn)行存取。例如 FIFO。(2)增值式突發(fā)讀寫是指每一次

15、讀寫的地址都比上一次的地址增加一個(gè)固定的值。(3)包裝式突發(fā)讀寫跟增值式突發(fā)讀寫類似。包裝式突發(fā)讀寫的地址是包數(shù)據(jù)的低地址 當(dāng)?shù)竭_(dá)一個(gè)包邊界。包裝式突發(fā)讀寫有兩個(gè)限制：起始地址必須以傳輸?shù)膕ize對(duì)齊。突發(fā)式讀寫的長度必須是2、4、8或者16。5、關(guān)于一些地址的計(jì)算公式。Start_Address主機(jī)發(fā)送的起始地址Number_Bytes 每一次數(shù)據(jù)傳輸所能傳輸?shù)臄?shù)據(jù) byte的最大數(shù)量Data_Bus_Bytes數(shù)據(jù)總線上面byte lanes的數(shù)量Aligned_Address對(duì)齊版本的起始地址Burst_Length一次突發(fā)式讀寫所傳輸?shù)臄?shù)據(jù)的個(gè)數(shù)Address_N每一次突發(fā)式讀寫所傳輸

16、的地址數(shù)量，范圍是 2-16Wrap_Boundary包裝式突發(fā)讀寫的最低地址Lower_Byte_Lane 傳輸?shù)淖畹偷刂返?byte laneUpper_Byte_Lane傳輸?shù)淖罡叩刂返腷yte laneINT(x)對(duì)x進(jìn)行向下取整下面是計(jì)算公式：Start_Address = ADDRSIZENumber_Bytes = 2Burst_Length = LEN + 1Aligned_Address = (INT(Start_Address / Number_Bytes) ) x Number_BytesAddress=Start_AddressAddress_N = Aligned_A

17、ddress + (N - 1) x Number_BytesWrap_Boundary = (INT(Start_Address / (Number_Bytes x Burst_Length)x (Number_Bytes x Burst_Length)如果有 Address_N = Wrap_Boundary + (Number_Bytes x Burst_Length則后面的公式成立Address_N = Wrap_Boundary。第一次突發(fā)式讀寫：Lower_Byte_Lane = Start_Address - (INT(Start_Address / Data_Bus_Bytes

18、)x Data_Bus_BytesUpper_Byte_Lane = Aligned_Address + (Number_Bytes - 1)-(INT(Start_Address / Data_Bus_Bytes) x Data_Bus_Bytes除了第一次讀寫之后的讀寫：Lower_Byte_Lane = Address_N - (INT(Address_N / Data_Bus_Bytes)x Data_Bus_BytesUpper_Byte_Lane = Lower_Byte_Lane + Number_Bytes - 1DATA(8 x Upper_Byte_Lane) + 7 :

19、(8 x Lower_Byte_Lane)。第五章本章描述了 AXI協(xié)議支持的系統(tǒng)級(jí)的Cache和保護(hù)單元。1、ARCACHE3:0和 AWCACHE3:0的編碼如下圖：在一些情況下，信號(hào)AWACAHE可以用來確定哪個(gè)部件來提供寫響應(yīng)。如果寫事務(wù) 被指定為bufferable，那么他接受來自橋或者系統(tǒng)級(jí)的cache提供的寫響應(yīng)。如果事務(wù)被 指定為non-bufferable,那么寫響應(yīng)必須有最終目的源提供。2、AWPROT或者ARPROT信號(hào)提供三種級(jí)別的存取保護(hù)：(1)正常存取或者特權(quán)存取，ARPROT0和AWPROT0(2)安全性存取或者沒有安全性存取，ARPROT1和AWPROT1(3)

20、指令存取或者數(shù)據(jù)存取 ARPROT2和AWPROT2信號(hào)ARPROT2:0和 信號(hào)AWPROT2:0的編碼如下圖：第六章本章描述了 AXI協(xié)議工具的獨(dú)占式存取和鎖存取機(jī)制。1、當(dāng)對(duì)自動(dòng)存取時(shí)能之后，可以通過信號(hào) ARLOCK1:0或信號(hào)AWLOCK1:0來配置獨(dú) 占式存取和鎖存取。編碼如下圖：我們通過信號(hào)ARLOCK1:0或AWLOCK1:0來選擇獨(dú)占式存取，用信號(hào) RRESP1:0 或BRESP1:0來指明獨(dú)占式存取的成功與否。2、主機(jī)在請(qǐng)求獨(dú)占式存取時(shí)，設(shè)備會(huì)返回兩個(gè)響應(yīng)分別是 EXOKAY OKAY 0EXOKAY 是指設(shè)備支持獨(dú)占式存取，而 OKAY是指設(shè)備不支持獨(dú)占式存取。、3、如果

21、一個(gè)設(shè)備不支持獨(dú)占式存取，可以忽略信號(hào)ARLOCK1:0和AWLOCK1:0。他必須提供OKAY響應(yīng)對(duì)正常式存取和獨(dú)占式存取。如果一個(gè)設(shè)備要支持獨(dú)占式存取則必 須有硬件監(jiān)視器。4、通過信號(hào)ARLOCK1:0或信號(hào)AWLOCK1:0對(duì)事務(wù)加鎖，需要確定只允許主機(jī)存取 設(shè)備區(qū)域直到一個(gè)未加鎖的事務(wù)從同一個(gè)主機(jī)完成。此處推薦鎖存取只用來支持legacydevices5、推薦遵循下面兩天建議，但是不強(qiáng)制：(1)保持所有鎖事務(wù)序列都在相同的4KB地址區(qū)域內(nèi)。(2)限制用瑣事務(wù)序列對(duì)兩個(gè)事務(wù)加鎖。第七章本章描述了 AXI讀寫事務(wù)的四個(gè)設(shè)備響應(yīng)。1、AXI協(xié)議對(duì)讀事務(wù)和寫事務(wù)都有響應(yīng)。對(duì)于讀事務(wù)，讀響應(yīng)與讀

22、數(shù)據(jù)一起發(fā)送給主機(jī)， 而寫事務(wù)將寫響應(yīng)通過寫響應(yīng)通道傳送。 AXI協(xié)議的響應(yīng)類型有 OKAY、EXOKAY、SLVERR、 DECERR。2、通過信號(hào)RRESP1:0和BRESP1:0來編碼響應(yīng)信號(hào)，具體如下圖：協(xié)議規(guī)定請(qǐng)求的需要傳輸?shù)臄?shù)據(jù)數(shù)量必須被執(zhí)行，即使有錯(cuò)誤報(bào)告。在一次突發(fā)式讀寫的剩余數(shù)據(jù)不會(huì)被取消傳輸，即使有單個(gè)錯(cuò)誤報(bào)告。3、AXI協(xié)議的四種響應(yīng)類型：正常存取成功、獨(dú)占式存取、設(shè)備錯(cuò)誤、譯碼錯(cuò)誤。 AXI協(xié)議要求，在一個(gè)傳輸事務(wù)中的所有數(shù)據(jù)必須傳輸完成，即使有錯(cuò)誤狀態(tài)發(fā)生。第八章本章描述AXI協(xié)議用事務(wù)ID tags來處理多地址和亂序傳輸。1、下面介紹5中事務(wù)IDs：(1) AWID

23、 這個(gè)ID tag是寫地址群組信號(hào)。(2) WID這個(gè)是寫ID tag在寫事務(wù)中，與寫數(shù)據(jù)在一起，主機(jī)傳送一個(gè) WID去匹配與地址相一致的AWID。(3) BID 這個(gè)ID tag是寫響應(yīng)事務(wù)中。設(shè)備會(huì)傳送 BID去匹配與AWID和WID 相一致的事務(wù)。(4) ARID這個(gè)ID tag是讀地址群組信號(hào)。(5) RID 這個(gè)ID tag是在讀事務(wù)中。設(shè)備傳送 RID去匹配與ARID相一致的事 務(wù)。2、主機(jī)可以使用一個(gè)事務(wù)的 ARID或者AWID段提供的附加信息排序主機(jī)的需要。事務(wù) 序列規(guī)則如下：(1)從不同主機(jī)傳輸?shù)氖聞?wù)沒有先后順序限制。他們可以以任意順序完成。(2)從同一個(gè)主機(jī)傳輸?shù)牟煌琁D事

24、務(wù)，也沒有先后順序限制。他們可以以任意順序完成。(3)相同數(shù)值的AWID寫事務(wù)數(shù)據(jù)序列必須按照順序依次寫入主機(jī)發(fā)送的地址內(nèi)。(4)相同數(shù)值的ARID讀事務(wù)數(shù)據(jù)序列必須遵循下面的順序：當(dāng)從相同設(shè)備讀相同的 ARID時(shí)，設(shè)備必須確保讀數(shù)據(jù)按照相同的地址順序接受。當(dāng)從不同的設(shè)備讀相同的 ARID時(shí)，接口處必須確保讀數(shù)據(jù)按照主機(jī)發(fā)送的相同的地址順序。(5)在相同的AWID和ARID的讀事務(wù)和寫事務(wù)之間沒有先后順序限制。如果主機(jī)要 求有順序限制，那么必須確保第一次事務(wù)完全完成后才開始執(zhí)行第二個(gè)事務(wù)。3、當(dāng)一個(gè)主機(jī)接口與 interconnect相連時(shí)，interconnect會(huì)在信號(hào) ARID、AWID

25、、WID 段添加一位，每一個(gè)主機(jī)端口都是獨(dú)一無二的。這樣做有兩個(gè)影響：(1)主機(jī)不需要去知道其他主機(jī)的ID數(shù)值，因?yàn)閕nterconnect是ID值是唯一的，當(dāng)將 主機(jī)number添加到段中。(2)在設(shè)備接口處的ID段的寬度要比主機(jī)接口處的ID段寬。對(duì)于讀數(shù)據(jù)，interconnect附加一位到RID段中，用來判斷哪個(gè)主機(jī)端口讀取數(shù)據(jù)。 Interconnect會(huì)移除RID段中的這一位在將RID的值送往正確的主機(jī)端口之前。第九章本章描述了 AXI讀寫數(shù)據(jù)總線傳輸?shù)牟煌笮『徒涌谌绾斡米止?jié)不變endian去握手混合endian傳輸。1、Narrow傳輸，當(dāng)主機(jī)產(chǎn)生的數(shù)據(jù)寬度小于數(shù)據(jù)總線寬度時(shí)，地

26、址和控制信息決定哪一個(gè)byte lanes為有效的數(shù)據(jù)。下面是兩個(gè)應(yīng)用 byte lanes的例子：Example 1:Example 2：2、下面是一個(gè)數(shù)據(jù)不變性存取需求的數(shù)據(jù)結(jié)構(gòu)的例子。他包含頭信息，例如sourcedestination identifiers 這些信息是采用 little-endian 格式，但是 payload 是 big-endian 字節(jié)流，具體情況如下圖：數(shù)據(jù)不變性確保在數(shù)據(jù)結(jié)構(gòu)中l(wèi)ittle-endian存取頭信息的部分不會(huì)破壞其他 big-endian數(shù) 據(jù)。第十章本章描述AXI協(xié)議不對(duì)齊握手傳輸。1、AXI協(xié)議允許主機(jī)使用低階地址行去標(biāo)示一個(gè)不對(duì)齊的起始地址在突發(fā)讀寫中。低階地址行的信息必須包含 byte lane strobesW息。2、下面是幾個(gè)例子來表明數(shù)據(jù)以對(duì)齊或者不對(duì)齊的地址為起始地址，分別在 32位和64 位數(shù)據(jù)總線上面?zhèn)鬏數(shù)那闆r。其中暗色的框表示沒有傳輸?shù)臄?shù)據(jù)。第十一章本章主要