《電子技術(shù)基礎(chǔ)（第二版）》10 時(shí)序邏輯電路

1、第第10 10章章 時(shí)序邏輯電路時(shí)序邏輯電路1 110.1基本概念時(shí)序邏輯:與時(shí)間先后順序有關(guān)不僅與當(dāng)前因素有關(guān),還與前一時(shí)刻因素有關(guān)狀態(tài)機(jī)是描述時(shí)序邏輯的數(shù)學(xué)模型2 210.1.2 時(shí)序邏輯電路的特點(diǎn)時(shí)序電路包含存儲元件,輸出還與前一刻狀態(tài)有關(guān)3 3組合電路組合電路存儲電路存儲電路X X1 1X Xi iZ Z1 1Z Zj jQ Q1 1Q Qr rY Y1 1Y Yr r輸入輸入信號信號輸出輸出信號信號存儲電路的輸出信號存儲電路的輸入信號10.2觸發(fā)器觸發(fā)器:作為存儲元件4 4（1 1）定義）定義能夠存儲1位二進(jìn)制碼的邏輯電路。（2 2）觸發(fā)器特點(diǎn)）觸發(fā)器特點(diǎn) v 具有兩個(gè)穩(wěn)定狀態(tài)0和1

2、，屬于雙穩(wěn)態(tài)器件； v 有兩個(gè)互補(bǔ)的輸出端。觸發(fā):扣板機(jī)（3 3）觸發(fā)器的現(xiàn)態(tài)和次態(tài)）觸發(fā)器的現(xiàn)態(tài)和次態(tài)現(xiàn)態(tài)：觸發(fā)器接收輸入信號之前的狀態(tài)，叫做現(xiàn)態(tài)，用Qn表示 。次態(tài)：觸發(fā)器接收輸入信號之后的狀態(tài)，叫做次態(tài)，用Qn+1 表示。5 5v用或非門實(shí)現(xiàn)的基本RS觸發(fā)器（a a）邏輯圖）邏輯圖6 6SRQaQbG1G21111QQSR（b b）邏輯符號）邏輯符號輸入高電平有效由邏輯圖可得邏輯表達(dá)式為：第5章10.2.1 基本RS觸發(fā)器7 7（ d d ）基本）基本RSRS觸發(fā)器的動作特點(diǎn)觸發(fā)器的動作特點(diǎn)這就是基本這就是基本RSRS觸發(fā)器觸發(fā)器的動作特點(diǎn)。的動作特點(diǎn)。 在基本RS觸發(fā)器中，輸入信號直接

3、加在輸出門上，所以輸入信號在全部作用時(shí)間里（即：S或R為1的全部時(shí)間）都能直接改變輸出端Q和Q的狀態(tài)。8 810.2.2 門控RS觸發(fā)器（1）電路結(jié)構(gòu)和邏輯符號（a a）電路結(jié)構(gòu)）電路結(jié)構(gòu)（b b）圖形符號）圖形符號基本RS觸發(fā)器輸入控制電路CLKCLKCLK/CP【CLOCK PULSE】：時(shí)鐘信號、時(shí)鐘脈沖 門控RS觸發(fā)器由外加時(shí)鐘脈沖CLK控制，使各觸發(fā)器在規(guī)定的時(shí)刻按各自輸入信號所決定的狀態(tài)同步觸發(fā)器翻轉(zhuǎn)，屬鐘控觸發(fā)器。9 9（2）特性表10101111 0RSQRSQn1n（CLK=1期間有效）期間有效）（3）特性方程（約束條件）（約束條件）10.2.3 門控D鎖存器1212（a a

4、）D D鎖存器的基本形鎖存器的基本形式式數(shù)據(jù)輸入端數(shù)據(jù)輸入端控制端控制端工作工作原理原理當(dāng)CLK=1時(shí)，輸出端狀態(tài)隨輸入狀態(tài)而改變；當(dāng)CLK=0時(shí)，輸出端狀態(tài)保持不變。v 適用于單端輸入信號的場合。令S=D，R=DCLK邏輯符號邏輯符號DQn11313 D CP Q Q DQ Q曾用符號 D CP 1DQ Q國標(biāo)符號 CP C110.2.4 邊沿D觸發(fā)器CLK=0,保持CLK=0 1CLK=1,保持1414設(shè)初態(tài)Q=000tCPtDtQ電平敏感型(門控)與邊沿觸發(fā)型比較151510.2.5. T 10.2.5. T 觸發(fā)器觸發(fā)器1. 1. 特性表特性表2. 2. 特性方程特性方程Qn+1 =

5、T Qn + T Qn T Qn Qn+10 00 11 01 11010說明保持翻轉(zhuǎn)時(shí)序圖見P173161610.2.6. JK10.2.6. JK觸發(fā)器觸發(fā)器1.1. 特性表特性表2. 2. 特性方程特性方程 Q = J Q + K Qn+1nn由特性表填卡諾圖化簡得：J K Qn Qn+10 0 10 1 00 1 11 0 11 0 01 1 10 0 0 11100011 1 001717邏輯符號：C11JQQJCP1KKC11JQQJCP1KK上升沿觸發(fā)有效下降沿觸發(fā)有效1818而且取決于上一個(gè)時(shí)刻的輸出狀態(tài)。任一時(shí)刻的輸出信號不僅取決于此時(shí)刻的輸入信號，10.3同步時(shí)序邏輯電路的

6、分析方法v 同步時(shí)序電路：構(gòu)成電路的每塊觸發(fā)器的時(shí)鐘脈沖來自同 一個(gè)脈沖源，同時(shí)作用在每塊觸發(fā)器上 。v 異步時(shí)序電路：構(gòu)成電路的每塊觸發(fā)器的時(shí)鐘脈沖來自不同的脈沖源，作用在每塊觸發(fā)器上的時(shí)間也不一定相同。 摩爾型:只依賴當(dāng)前狀態(tài)米利型:同時(shí)依賴當(dāng)前狀態(tài)和原始輸入時(shí)序電路的分析步驟：1919電路圖電路圖寫方程寫方程（1）時(shí)鐘方程（對異步時(shí)序電路而言）時(shí)鐘方程（對異步時(shí)序電路而言）（2）各觸發(fā)器的驅(qū)動方程）各觸發(fā)器的驅(qū)動方程 （3）輸出方程）輸出方程各觸發(fā)器的各觸發(fā)器的狀態(tài)方程狀態(tài)方程狀態(tài)圖、狀態(tài)狀態(tài)圖、狀態(tài)表或時(shí)序圖表或時(shí)序圖判斷電路判斷電路 邏輯功能邏輯功能1234例10.1：試分析如圖的時(shí)

7、序電路。2020Q1Q0CLK YQ2Q1D C1D C1&=1 1 12 2寫方程式狀態(tài)方程狀態(tài)表狀態(tài)圖時(shí)序圖 寫方程式寫方程式時(shí)鐘方程：212112CLKCLK nnQQZ21nnnQQDQD21211輸出方程：輸出僅與電路現(xiàn)態(tài)有關(guān)，為穆爾型時(shí)序電路。同步時(shí)序電路的時(shí)鐘方程可省去不寫。驅(qū)動方程：調(diào)題圖調(diào)題圖 求狀態(tài)方程求狀態(tài)方程D觸發(fā)器的特性方程：2222DQn1將各觸發(fā)器的驅(qū)動方程代入，即得電路的狀態(tài)方程：nnnnnQDQQQDQ111121212調(diào)題圖調(diào)題圖 計(jì)算、列狀態(tài)表計(jì)算、列狀態(tài)表2323nQ1nnnnnnnQQZQQQQQ2111121120 0 0 10000101112ZQ

8、Qnn0 11 01 1 計(jì)算、列狀態(tài)表計(jì)算、列狀態(tài)表2424nQ1001011112ZQQnnnnnnnnnQQZQQQQQ2111121120 0 0 100 11 01 1 1 00 計(jì)算、列狀態(tài)表計(jì)算、列狀態(tài)表2525nQ1001111112ZQQnnnnnnnnnQQZQQQQQ2111121120 0 0 100 11 01 1 1 00 1 10 計(jì)算、列狀態(tài)表計(jì)算、列狀態(tài)表2626nQ1111001112ZQQnnnnnnnnnQQZQQQQQ2111121120 0 0 100 11 01 1 1 00 1 10 0 01調(diào)題圖調(diào)題圖 畫狀態(tài)圖、時(shí)序圖畫狀態(tài)圖、時(shí)序圖狀態(tài)圖狀

9、態(tài)圖2727 0001 /1 /0 1110 /0 /0 排列順序： /Z nnQQ12 時(shí)序圖時(shí)序圖2828CLK Q1 Q2 Z Q2Q1Z補(bǔ)充：試分析如圖的時(shí)序電路。2929 ZQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0CPFFFF0 0FFFF1 1FFFF2 2返回返回返回返回 寫方程式寫方程式時(shí)鐘方程：3030CPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 輸出方程：輸出僅與電路現(xiàn)態(tài)有關(guān)，為穆爾型時(shí)序電路。同步時(shí)序電路的時(shí)鐘方程可省去不寫。驅(qū)動方程：調(diào)題圖調(diào)題圖 求狀態(tài)方程求狀態(tài)方程JK觸發(fā)器的特性方程：3

10、131nnnQKQJQ1將各觸發(fā)器的驅(qū)動方程代入，即得電路的狀態(tài)方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212 計(jì)算、列狀態(tài)表計(jì)算、列狀態(tài)表32320001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn0000101101112YQQQnnn0000111101112YQQQnn

11、n 現(xiàn) 態(tài) 次 態(tài) 輸 出 nnnQQQ012 101112 nnnQQQ Y nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 000001100 畫狀態(tài)圖、時(shí)序圖畫狀態(tài)圖、時(shí)序圖狀態(tài)圖狀態(tài)圖3333 000001011/1/0100110111/0 /0/0 /0(a) 有效循環(huán)010 101(b) 無效循環(huán)/0/1排列順序： /Y nnnQQQ012時(shí)序圖時(shí)序圖3434CPQ0Q1Q2Y 電路功能電路功能有效循環(huán)的6個(gè)狀態(tài)分別

12、是05這6個(gè)十進(jìn)制數(shù)字的格雷碼，并且在時(shí)鐘脈沖CP的作用下，這6個(gè)狀態(tài)是按遞增規(guī)律變化的，即：000001011111110100000所以這是一個(gè)用格雷碼表示的六進(jìn)制同步加法計(jì)數(shù)器。當(dāng)對第6個(gè)脈沖計(jì)數(shù)時(shí)，計(jì)數(shù)器又重新從000開始計(jì)數(shù)，并產(chǎn)生輸出Y1。3535例 10.2例 10.33636寄存器概述寄存器概述3737v 定義定義在數(shù)字電路中，用來在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼存放二進(jìn)制數(shù)據(jù)或代碼的電路稱的電路稱為為寄存器寄存器。v 組成原理組成原理寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。 一個(gè)觸發(fā)器可以存儲一個(gè)觸發(fā)器可以存儲1 1位

13、二進(jìn)制代碼，位二進(jìn)制代碼， 存放存放n n位二進(jìn)制代碼的寄存器，需用位二進(jìn)制代碼的寄存器，需用n n個(gè)觸發(fā)器來個(gè)觸發(fā)器來 構(gòu)成。構(gòu)成。10.5 寄存器就像筆記本CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD383810.5.1 10.5.1 基本寄存器基本寄存器00000123nnnnQQQQ（1）清零。清零。CR=0，異步清零。即有：，異步清零。即有：012310111213DDDDQQQQnnnn（2）送數(shù)。送數(shù)。CR=1時(shí)，時(shí)，CP上升沿上升沿送數(shù)。即有：送數(shù)。即有：（3）保持。保持。在在CR=1、

14、CP上升沿以外時(shí)間上升沿以外時(shí)間，寄存器內(nèi)容將，寄存器內(nèi)容將 保持不變。保持不變。并入并出并入并出只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。只能并行送入數(shù)據(jù)，需要時(shí)也只能并行輸出。10.5.2 10.5.2 移位寄存器移位寄存器3939數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移。數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移。數(shù)據(jù)傳輸方式數(shù)據(jù)傳輸方式可見，它十分靈活，因此用途也很廣?？梢姡朱`活，因此用途也很廣。 并行輸入、并行輸出并行輸入、并行輸出 串行輸入、串行輸出串行輸入、串行輸出 并行輸入、串行輸出并行輸入、串行輸出 串行輸入、并行輸出串行輸入、并行輸出404010.5.3 10.5.3

15、 移位寄存器移位寄存器74LS19474LS194 74LS194 74LS194的邏輯簡圖及功能的邏輯簡圖及功能MRS1S0Q0Q1Q2Q3D0 D1 D2 D3異步清零輸入端異步清零輸入端 串行右移輸入端串行右移輸入端串行左移輸入端串行左移輸入端控制輸入端控制輸入端4 4位并行輸入端位并行輸入端它們的狀態(tài)它們的狀態(tài)組合可以完組合可以完成成4 4種控制種控制功能。功能。4141控制端控制端S S1 1、S S0 0的邏輯功能的邏輯功能引腳排列圖引腳排列圖CPMMCR 01工作狀態(tài)0 1 0 0 1 0 1 1 1 0 1 1 1 異步清零保 持右 移左 移并行輸入RDS1S0CP序序號號清零

16、清零MR輸輸 入入輸輸 出出控制信號控制信號 串行輸入串行輸入 時(shí)鐘時(shí)鐘脈沖脈沖CP并行輸入并行輸入Q3Q2Q1Q0S1S0左移左移DSL右移右移DSRD3D2D1D0100000211(0)QDnQCnQBnQAn3111DCBADCBA411011QDnQCnQBn511000QDnQCnQBn61011QCnQBnQAn171010QCnQBnQAn08100QDnQCnQBnQAn4242CPMMCR 01工作狀態(tài)0 1 0 0 1 0 1 1 1 0 1 1 1 異步清零保 持右 移左 移并行輸入MR S1S0CLK第第1 1行：寄存器異步清零；行：寄存器異步清零；第第2 2行：行：

17、MR=1,CLK=1(MR=1,CLK=1(或或0)0)時(shí)，保持；時(shí)，保持；第第3 3行：并行輸入同步預(yù)置數(shù)；行：并行輸入同步預(yù)置數(shù)；第第4 4、5 5行：串行輸入左移；行：串行輸入左移；第第6 6、7 7行：串行輸入右移；行：串行輸入右移；第第8 8行：保持狀態(tài)。行：保持狀態(tài)。應(yīng)用環(huán)形計(jì)數(shù)器例10.5步進(jìn)碼計(jì)數(shù)器偽隨機(jī)碼發(fā)生器43434444在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路。在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路。計(jì)數(shù)器概述計(jì)數(shù)器概述v 定義v 分類（1 1）按）按計(jì)數(shù)的功能計(jì)數(shù)的功能分分加法計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器可逆計(jì)數(shù)器（又稱（又稱加加/ /減計(jì)數(shù)器減計(jì)

18、數(shù)器）基本功能基本功能統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，即實(shí)現(xiàn)計(jì)數(shù)操作。統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，即實(shí)現(xiàn)計(jì)數(shù)操作。v 功能其它功能其它功能可用于可用于分頻分頻、定時(shí)定時(shí)、產(chǎn)生節(jié)拍脈沖產(chǎn)生節(jié)拍脈沖等。等。10.6 計(jì)數(shù)器交通燈電梯顯示4545（3 3）按）按計(jì)數(shù)的數(shù)制計(jì)數(shù)的數(shù)制分分二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器不規(guī)則計(jì)數(shù)器不規(guī)則計(jì)數(shù)器（又稱任意進(jìn)制計(jì)數(shù)器）（又稱任意進(jìn)制計(jì)數(shù)器）（2 2）按）按計(jì)數(shù)的進(jìn)制方式計(jì)數(shù)的進(jìn)制方式分分同步計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器異步計(jì)數(shù)器順次工工作464610.6.1 常用集成計(jì)數(shù)器：74LS161/163 474LS161/163 4位二進(jìn)制同步加法計(jì)數(shù)器位二進(jìn)制同步加

19、法計(jì)數(shù)器一一74LS16174LS161的邏輯簡圖及功能的邏輯簡圖及功能時(shí)鐘脈沖時(shí)鐘脈沖（上升沿有效）（上升沿有效）異步異步清零端（低電平有效）清零端（低電平有效）功能轉(zhuǎn)換端功能轉(zhuǎn)換端數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端預(yù)置數(shù)的控制端預(yù)置數(shù)的控制端進(jìn)位輸出端進(jìn)位輸出端Q3 Q2 Q1 Q0C0CLKCTPCTT74LS161RDLDD3 D2 D1 D04747清零清零 預(yù)置預(yù)置使能使能時(shí)鐘時(shí)鐘預(yù)置數(shù)據(jù)輸入預(yù)置數(shù)據(jù)輸入輸輸 出出CRLD CTP CTT CLK D0D1D2D3Q0Q1Q2Q30000010ABCDABCD1101保保 持持110保持保持1111計(jì)計(jì) 數(shù)數(shù)74LS161功能表關(guān)系見

20、P1874848v 74LS163 74LS163和和74LS16174LS161功能上基本相同，也同樣可以功能上基本相同，也同樣可以實(shí)現(xiàn)實(shí)現(xiàn)4 4位二進(jìn)制計(jì)數(shù)位二進(jìn)制計(jì)數(shù)或者或者1 1位十六進(jìn)制計(jì)數(shù)位十六進(jìn)制計(jì)數(shù)；v 二者的邏輯簡圖和引腳排列圖相同；二者的邏輯簡圖和引腳排列圖相同；v 不同之處是：不同之處是：74LS16374LS163采用采用同步同步清零方式，清零方式， 74LS16174LS161采用采用異步異步清零方式。清零方式。74LS16374LS163的功能的功能與與74LS16174LS161相比較而言：相比較而言：494974LS160/162 74LS160/162 同步十

21、進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器74LS160采用采用異步異步清零方式，清零方式，74LS162采用采用同步同步清零方式。清零方式。v 相同之處：相同之處：74LS16074LS160、74LS16274LS162的引腳排列圖、邏輯的引腳排列圖、邏輯 功能示意圖與功能示意圖與74LS16174LS161、74LS16374LS163相同；相同；74LS160/16274LS160/162與與74LS161/16374LS161/163相比較而言：相比較而言：v 不同之處：不同之處：74LS16074LS160和和74LS16274LS162是十進(jìn)制同步加法計(jì)是十進(jìn)制同步加法計(jì) 數(shù)器，數(shù)器，【

22、計(jì)數(shù)過程計(jì)數(shù)過程】 而而74LS16174LS161和和74LS16374LS163是是4 4位二進(jìn)制（或位二進(jìn)制（或1 1位位 十六進(jìn)制）同步加法計(jì)數(shù)器。十六進(jìn)制）同步加法計(jì)數(shù)器。74LS16074LS160與與74LS16274LS162的區(qū)別：的區(qū)別：10.6.2 計(jì)數(shù)器應(yīng)用505074LS161/74LS16374LS161/74LS163正常計(jì)數(shù)時(shí)的狀態(tài)轉(zhuǎn)換圖：正常計(jì)數(shù)時(shí)的狀態(tài)轉(zhuǎn)換圖：實(shí)際芯片形狀：實(shí)際芯片形狀：每記錄16個(gè)狀態(tài)后回05151任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法用 N 進(jìn)制計(jì)數(shù)器，構(gòu)成 M 進(jìn)制計(jì)數(shù)器（一）（一） MN 的情況的情況 （用多片N進(jìn)制計(jì)數(shù)器組

23、合構(gòu)成）CLK同步/異步例10.910.6 10.6 計(jì)數(shù)器計(jì)數(shù)器主要內(nèi)容主要內(nèi)容: :J了解集成計(jì)數(shù)器了解集成計(jì)數(shù)器74LS16174LS161J利用利用74LS16174LS161構(gòu)造任意進(jìn)制計(jì)數(shù)器構(gòu)造任意進(jìn)制計(jì)數(shù)器5555在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路。在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路。v 定義v 分類（1）按）按計(jì)數(shù)的功能計(jì)數(shù)的功能分分加法計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器可逆計(jì)數(shù)器（又稱（又稱加加/減計(jì)數(shù)器減計(jì)數(shù)器）基本功能基本功能統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，即實(shí)現(xiàn)計(jì)數(shù)操作。統(tǒng)計(jì)時(shí)鐘脈沖的個(gè)數(shù)，即實(shí)現(xiàn)計(jì)數(shù)操作。v 功能其它功能其它功能可用于可用于分頻分頻、定時(shí)定

24、時(shí)、產(chǎn)生節(jié)拍脈沖產(chǎn)生節(jié)拍脈沖等。等。10.6 10.6 計(jì)數(shù)器計(jì)數(shù)器交通燈電梯顯示5656（3）按）按計(jì)數(shù)的數(shù)制計(jì)數(shù)的數(shù)制分分二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器不規(guī)則計(jì)數(shù)器不規(guī)則計(jì)數(shù)器（又稱任意進(jìn)制計(jì)數(shù)器）（又稱任意進(jìn)制計(jì)數(shù)器）（2）按）按計(jì)數(shù)的進(jìn)制方式計(jì)數(shù)的進(jìn)制方式分分同步計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器異步計(jì)數(shù)器順次工作各觸發(fā)器不是同時(shí)翻轉(zhuǎn)的計(jì)數(shù)器，稱為異步計(jì)數(shù)器。各觸發(fā)器同時(shí)翻轉(zhuǎn)的計(jì)數(shù)器，叫做同步計(jì)數(shù)器。575710.6.1 常用集成計(jì)數(shù)器：74LS161/163 4位二進(jìn)制同步加法計(jì)數(shù)器位二進(jìn)制同步加法計(jì)數(shù)器一一74LS161的邏輯簡圖及功能的邏輯簡圖及功能時(shí)鐘脈沖時(shí)鐘脈沖（上

25、升沿有效）（上升沿有效）異步異步清零端（低電平有效）清零端（低電平有效）功能轉(zhuǎn)換端功能轉(zhuǎn)換端數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端預(yù)置數(shù)的控制端預(yù)置數(shù)的控制端進(jìn)位輸出端進(jìn)位輸出端Q3 Q2 Q1 Q0C0CLKCTPCTT74LS161RDLDD3 D2 D1 D074LS16174LS161的引腳排列圖的引腳排列圖58585959清零清零 預(yù)置預(yù)置使能使能時(shí)鐘時(shí)鐘預(yù)置數(shù)據(jù)輸入預(yù)置數(shù)據(jù)輸入輸輸 出出CRLD CTP CTT CLK D0D1D2D3Q0Q1Q2Q30000010ABCDABCD1101保保 持持110保持保持1111計(jì)計(jì) 數(shù)數(shù)74LS161功能表CR:CR:異步清零異步清零, ,低電

26、平有效低電平有效LD:LD:同步置數(shù)同步置數(shù), ,低電平有效低電平有效CTP,CTTCTP,CTT:有一為零有一為零, ,保持保持QCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零異步同步置數(shù)加法計(jì)數(shù)保持0010011001111111 10 01 11 10 01 11 11 11 11 11 11 11進(jìn)位進(jìn)位06060各控制信號優(yōu)先關(guān)系CR=0 異步清零異步清零CR=1 LD=0 同步置數(shù)同步置數(shù) LD=1 CTT&CTP=1 保持保持 CTT&CTP=0 計(jì)數(shù)計(jì)數(shù)61616262v 74LS163和和74LS161功能上基本相同，也同樣可以實(shí)功能上基

27、本相同，也同樣可以實(shí)現(xiàn)現(xiàn)4位二進(jìn)制計(jì)數(shù)位二進(jìn)制計(jì)數(shù)或者或者1位十六進(jìn)制計(jì)數(shù)位十六進(jìn)制計(jì)數(shù)；v 二者的邏輯簡圖和引腳排列圖相同；二者的邏輯簡圖和引腳排列圖相同；v 不同之處是：不同之處是：74LS163采用采用同步同步清零方式，清零方式，CR=0,CLK 74LS161采用采用異步異步清零方式。清零方式。二、二、74LS163的功能的功能與與74LS161相比較而言：相比較而言：636374LS160/162 同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器74LS160采用采用異步異步清零方式，清零方式，74LS162采用采用同步同步清零方式。清零方式。v 相同之處：相同之處：74LS160、74LS

28、162的引腳排列圖、邏輯的引腳排列圖、邏輯 功能示意圖與功能示意圖與74LS161、74LS163相同；相同；74LS160/162與與74LS161/163相比較而言：相比較而言：v 不同之處：不同之處：74LS160和和74LS162是是十進(jìn)制十進(jìn)制同步加法計(jì)同步加法計(jì) 數(shù)器，數(shù)器，【計(jì)數(shù)過程計(jì)數(shù)過程】 而而74LS161和和74LS163是是4位二進(jìn)制（或位二進(jìn)制（或1位位 十六進(jìn)制十六進(jìn)制）同步加法計(jì)數(shù)器。）同步加法計(jì)數(shù)器。74LS160與與74LS162的區(qū)別：的區(qū)別：10.6.2 10.6.2 計(jì)數(shù)器應(yīng)用計(jì)數(shù)器應(yīng)用646474LS161/74LS163正常計(jì)數(shù)時(shí)的狀態(tài)轉(zhuǎn)換圖：正常計(jì)

29、數(shù)時(shí)的狀態(tài)轉(zhuǎn)換圖：實(shí)際芯片形狀：實(shí)際芯片形狀：每記錄16個(gè)狀態(tài)后回06565任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法用 N 進(jìn)制計(jì)數(shù)器，構(gòu)成 M 進(jìn)制計(jì)數(shù)器（一）（一） MN 的情況的情況MN 的情況的情況實(shí)現(xiàn)模實(shí)現(xiàn)模6計(jì)數(shù)計(jì)數(shù)00000001 0010 00110100010101101、復(fù)位法（即清零法）、復(fù)位法（即清零法） 利用第M+1個(gè)狀態(tài)譯碼，使 CR=0 ， 電路輸出 M個(gè)穩(wěn)定狀態(tài)，不等下一個(gè)CLK脈沖到來，電路立即回到0000狀態(tài)。第M+1個(gè)狀態(tài)為暫態(tài)，不等穩(wěn)定，就已消失。暫態(tài)異步清零異步清零6666“一觸即發(fā)” 74LS161 Q0 Q1 Q2 Q3 ET EP CP

30、C LD RD D0 D1 D2 D3 電路電路:01100000使 CR=0 &0110CR=0 Q3 Q2 Q1 Q011011676700000001 0010 0011010001012、置零法、置零法電路輸出 M個(gè)穩(wěn)定狀態(tài)，等下一個(gè)CLK脈沖到來，電路立即回到0000狀態(tài)。 利用第M個(gè)狀態(tài)，使 LD=0 ， 同步置數(shù)同步置數(shù)同步置數(shù)同步置數(shù)6868 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 電路電路:0101使 LD=0 Q3 Q2 Q1 Q011011Q3 Q2 Q1 Q0=D3 D2 D1 D0=0000 CLK同步置數(shù)同步

31、置數(shù)&0000預(yù)置數(shù)：預(yù)置數(shù)：D3D2D1D0=0000696970703 3、置數(shù)法：、置數(shù)法： 利用第M個(gè)狀態(tài)譯碼，使 LD=0，等下一個(gè)CLK脈沖過后，電路回到第一個(gè)循環(huán)狀態(tài)。第M個(gè)狀態(tài)為穩(wěn)態(tài)。1010101111001111111011011111 1111 時(shí)時(shí), ,進(jìn)位進(jìn)位COCO為為1, 1,利用利用COCO使使LD=0LD=0同步置數(shù)同步置數(shù)置入置入第一個(gè)循環(huán)狀態(tài)第一個(gè)循環(huán)狀態(tài)10101010如用如用MP3MP3選歌時(shí)，只想聽第選歌時(shí)，只想聽第1010首到首到第第1515首的循環(huán)，計(jì)數(shù)器該怎么工作？首的循環(huán)，計(jì)數(shù)器該怎么工作？ 74LS161 Q0 Q1 Q2 Q3 ET EP CP C LD RD D0 D1 D2 D3 電路電路:1111使 LD=0 Q3 Q2 Q1 Q01011Q3 Q2 Q1 Q0=D3 D2 D1 D0=1010 CLK同步置數(shù)同步置數(shù)10101預(yù)置數(shù)：預(yù)置數(shù)：D3D2D1D0=1010 CO=1 7171E.1(12),27Q0Q0Q1Q1Q2Q2Q3Q3Q4Q4Q5Q5Q6Q6Q7Q77272（二）二）M N 的情況的情況 （用多片N進(jìn)制計(jì)數(shù)器組合構(gòu)成）1）同步級聯(lián) 同步級聯(lián)特點(diǎn)是兩個(gè)計(jì)數(shù)器同時(shí)連接同一個(gè)計(jì)數(shù)脈沖CP。以低位計(jì)數(shù)器進(jìn)位脈沖CO做高位計(jì)數(shù)