微處理器系統(tǒng)結(jié)構(gòu)及嵌入式系統(tǒng)-第三章-微處理器體系結(jié)構(gòu)及關(guān)鍵技術(shù)

1、第三章第三章(6)微處理微處理器體系器體系結(jié)構(gòu)及結(jié)構(gòu)及關(guān)鍵技關(guān)鍵技術(shù)術(shù)3.1 微處理器體系結(jié)構(gòu)及功能模塊簡(jiǎn)介微處理器體系結(jié)構(gòu)及功能模塊簡(jiǎn)介處理器的主要功能及部件（掌握） 處理器的基本功能結(jié)構(gòu)（掌握） 一個(gè)簡(jiǎn)化的處理器模型結(jié)構(gòu)示例（理解） 3.2 處理器設(shè)計(jì)處理器設(shè)計(jì)（理解）（理解） 處理器的設(shè)計(jì)步驟控制器的操作與功能隨機(jī)邏輯控制器設(shè)計(jì)微程序(微碼)控制器結(jié)構(gòu)及設(shè)計(jì)寄存器組(register file)設(shè)計(jì)3.3 指令系統(tǒng)設(shè)計(jì)（掌握）指令系統(tǒng)設(shè)計(jì)（掌握） 機(jī)器指令的組成指令格式指令類(lèi)型尋址方式指令系統(tǒng)設(shè)計(jì)要點(diǎn)3.4 指令流水線技術(shù)指令流水線技術(shù)流水線技術(shù)的特點(diǎn)（掌握） 流水線操作的詳細(xì)說(shuō)明（掌握

2、） 流水線的局限性（理解） 指令流水線設(shè)計(jì)（理解） 3.5 典型微處理體系結(jié)構(gòu)簡(jiǎn)介（理解）典型微處理體系結(jié)構(gòu)簡(jiǎn)介（理解） ARM體系結(jié)構(gòu)簡(jiǎn)介Intel x86體系結(jié)構(gòu)簡(jiǎn)介3.1 微處理器體系結(jié)構(gòu)及功能模塊簡(jiǎn)介微處理器體系結(jié)構(gòu)及功能模塊簡(jiǎn)介l處理器的主要功能l處理器的基本結(jié)構(gòu)l一個(gè)簡(jiǎn)化的處理器模型結(jié)構(gòu)示例3.2 處理器設(shè)計(jì)處理器設(shè)計(jì)l指令系統(tǒng)l數(shù)據(jù)通路l控制流程l時(shí)序部件l控制邏輯3.3 指令流水線技術(shù)指令流水線技術(shù)3.4 典型微處理體系結(jié)構(gòu)簡(jiǎn)介典型微處理體系結(jié)構(gòu)簡(jiǎn)介3.5 先進(jìn)的微處理器技術(shù)先進(jìn)的微處理器技術(shù)2021-10-19數(shù)據(jù)類(lèi)型、指令功能、指令格式、尋址方式數(shù)據(jù)類(lèi)型、指令功能、指令格式

3、、尋址方式ALU、Reg、總線、總線寬度、周期寬度、周期程序、指令、微操作程序、指令、微操作時(shí)鐘周期、工作周期、指令周期時(shí)鐘周期、工作周期、指令周期隨機(jī)邏輯、微程序隨機(jī)邏輯、微程序(微碼微碼)l中央處理單元中央處理單元 Central Processing Unit, CPUl微處理器微處理器 Micro Processing Unit, MPUl微控制單元微控制單元 Micro Control Unit, MCUl單片機(jī)單片機(jī)l計(jì)算機(jī)計(jì)算機(jī)單單片片芯芯片片控制器、運(yùn)算器、寄存器控制器、運(yùn)算器、寄存器CPU、少量存儲(chǔ)器及、少量存儲(chǔ)器及I/O接口接口CPU+存儲(chǔ)器存儲(chǔ)器+總線總線/接口接口+外設(shè)

4、外設(shè)幾個(gè)概念幾個(gè)概念*4/863.1.1微處理器的主要功能微處理器的主要功能計(jì)算機(jī)系統(tǒng)設(shè)計(jì)師認(rèn)為：處理器是指一種能夠經(jīng)計(jì)算機(jī)系統(tǒng)設(shè)計(jì)師認(rèn)為：處理器是指一種能夠經(jīng)過(guò)多個(gè)步驟執(zhí)行過(guò)多個(gè)步驟執(zhí)行計(jì)算計(jì)算任務(wù)的任務(wù)的數(shù)字?jǐn)?shù)字設(shè)備。設(shè)備。從本質(zhì)上講，處理器的作用是協(xié)調(diào)和控制計(jì)算機(jī)從本質(zhì)上講，處理器的作用是協(xié)調(diào)和控制計(jì)算機(jī)的各個(gè)部件，并的各個(gè)部件，并執(zhí)行程序執(zhí)行程序的指令序列。的指令序列。處理器的處理器的5個(gè)主要功能：個(gè)主要功能： 指令控制指令控制：控制指令按程序邏輯順序執(zhí)行。：控制指令按程序邏輯順序執(zhí)行。 操作控制操作控制：按照指令執(zhí)行過(guò)程及指令約定功能的需求：按照指令執(zhí)行過(guò)程及指令約定功能的需求產(chǎn)生各

5、種操作控制信號(hào)。產(chǎn)生各種操作控制信號(hào)。 時(shí)序控制時(shí)序控制：能夠在適當(dāng)?shù)臅r(shí)間：能夠在適當(dāng)?shù)臅r(shí)間(時(shí)刻時(shí)刻)使相應(yīng)操作控制使相應(yīng)操作控制信號(hào)有效，并保持所需的時(shí)長(zhǎng)。信號(hào)有效，并保持所需的時(shí)長(zhǎng)。 數(shù)據(jù)加工數(shù)據(jù)加工：對(duì)數(shù)據(jù)進(jìn)行算術(shù)和邏輯運(yùn)算處理。：對(duì)數(shù)據(jù)進(jìn)行算術(shù)和邏輯運(yùn)算處理。 中斷處理中斷處理：程序執(zhí)行過(guò)程中應(yīng)能夠及時(shí)處理出現(xiàn)的：程序執(zhí)行過(guò)程中應(yīng)能夠及時(shí)處理出現(xiàn)的I/O操作請(qǐng)求及異常情況。操作請(qǐng)求及異常情況。3.1.2CPU最基本的功能最基本的功能CPU的作用是協(xié)調(diào)的作用是協(xié)調(diào)和控制計(jì)算機(jī)的各個(gè)和控制計(jì)算機(jī)的各個(gè)部件并執(zhí)行程序中的部件并執(zhí)行程序中的指令序列，因此應(yīng)具指令序列，因此應(yīng)具有以下基本功能：

6、有以下基本功能：取 指 令 ，P C值 加1停 機(jī)?譯 碼 并 執(zhí) 行結(jié) 束YN 取指令：取指令：當(dāng)程序已在存儲(chǔ)器中時(shí)，首先根據(jù)程序入口地當(dāng)程序已在存儲(chǔ)器中時(shí)，首先根據(jù)程序入口地址取出一條程序，為此要發(fā)出指令地址及控制信號(hào)。址取出一條程序，為此要發(fā)出指令地址及控制信號(hào)。 分析指令：分析指令：即指令譯碼，是指對(duì)當(dāng)前取得的指令進(jìn)行分即指令譯碼，是指對(duì)當(dāng)前取得的指令進(jìn)行分析，指出它要求什么操作，并產(chǎn)生相應(yīng)的操作控制命令。析，指出它要求什么操作，并產(chǎn)生相應(yīng)的操作控制命令。 執(zhí)行指令：執(zhí)行指令：根據(jù)分析指令時(shí)產(chǎn)生的根據(jù)分析指令時(shí)產(chǎn)生的“操作命令操作命令”形成相形成相應(yīng)的操作控制信號(hào)序列，通過(guò)運(yùn)算器、存儲(chǔ)

7、器及輸入應(yīng)的操作控制信號(hào)序列，通過(guò)運(yùn)算器、存儲(chǔ)器及輸入/輸出輸出設(shè)備的執(zhí)行，實(shí)現(xiàn)每條指令的功能，其中包括對(duì)運(yùn)算結(jié)果的設(shè)備的執(zhí)行，實(shí)現(xiàn)每條指令的功能，其中包括對(duì)運(yùn)算結(jié)果的處理以及下條指令地址的形成。處理以及下條指令地址的形成。*6/86微處理器的基本結(jié)構(gòu)微處理器的基本結(jié)構(gòu)馮馮諾依曼機(jī)：諾依曼機(jī)：5大部件大部件存儲(chǔ)程序存儲(chǔ)程序串行單順序串行單順序數(shù)據(jù)通路數(shù)據(jù)通路CPU的的RTL描述：描述：數(shù)據(jù)通路數(shù)據(jù)通路控制器控制器數(shù)據(jù)通路數(shù)據(jù)通路:ALUReg+內(nèi)部總線內(nèi)部總線ALU：運(yùn)算：運(yùn)算Reg組：暫存組：暫存內(nèi)總線：傳輸內(nèi)總線：傳輸p簡(jiǎn)單的單總線簡(jiǎn)單的單總線 (ALU總線總線)p復(fù)雜的多級(jí)總復(fù)雜的多級(jí)總

8、線線(片上總線片上總線)控制器控制器輸入輸入輸出輸出3.1.3簡(jiǎn)化的處理器模型簡(jiǎn)化的處理器模型輸入輸入輸出輸出簡(jiǎn)化的處理器模型簡(jiǎn)化的處理器模型哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)CPU與內(nèi)存儲(chǔ)器的接口與內(nèi)存儲(chǔ)器的接口1.對(duì)外形成對(duì)外形成三總線三總線形式；形式；2.寄存器寄存器MAR和和MBR簡(jiǎn)化了簡(jiǎn)化了CPU與主存之間的傳送通與主存之間的傳送通路，使其容易控制路，使其容易控制;3.寄存器寄存器MAR和和MBR對(duì)用戶(hù)對(duì)用戶(hù)透明透明,即不能編程訪問(wèn)；即不能編程訪問(wèn)；3.2 處理器設(shè)計(jì)處理器設(shè)計(jì)微處理器的總微處理器的總體結(jié)構(gòu)體結(jié)構(gòu)l數(shù)據(jù)通道數(shù)據(jù)通道組成：組成：ALU+寄存器寄存器+內(nèi)部總線內(nèi)部總線功能：功能：基本的二進(jìn)

9、制算術(shù)、邏輯及移位運(yùn)算；基本的二進(jìn)制算術(shù)、邏輯及移位運(yùn)算； 根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志（進(jìn)根據(jù)運(yùn)算結(jié)果設(shè)置狀態(tài)標(biāo)志（進(jìn)/借位、溢出等）；借位、溢出等）； 特性：特性：數(shù)據(jù)通路寬度：即字長(zhǎng)，CPU單次傳送和處理數(shù)據(jù)的能力。數(shù)據(jù)通路周期：ALU運(yùn)算并將保存結(jié)果的過(guò)程。l控制單元（控制器）控制單元（控制器）時(shí)序控制部件：時(shí)序控制部件：指令周期、工作周期、時(shí)鐘周期指令周期、工作周期、時(shí)鐘周期(工作脈沖工作脈沖)1.指令譯碼邏輯：指令譯碼邏輯：微程序（微程序（CISC ）、硬連邏輯（）、硬連邏輯（RISC ） 、3.2.1處理器設(shè)計(jì)步驟處理器設(shè)計(jì)步驟1.擬定指令系統(tǒng)擬定指令系統(tǒng) （確定硬件功能）（確定硬件

10、功能）2、確定總體結(jié)構(gòu)（寄存器如何設(shè)置？運(yùn)算部件設(shè)、確定總體結(jié)構(gòu)（寄存器如何設(shè)置？運(yùn)算部件設(shè)置？信息傳輸通路置？信息傳輸通路3、安排時(shí)序（組合邏輯、安排時(shí)序（組合邏輯/微程序）微程序）4、擬定指令流程和微命令序列（最后的控制邏輯、擬定指令流程和微命令序列（最后的控制邏輯）5、形成控制邏輯、形成控制邏輯（控制器核心邏輯電路（控制器核心邏輯電路/控制存儲(chǔ)器）控制存儲(chǔ)器）3.2.2控制器的操作與功能控制器的操作與功能1.微操作微操作2、控制器的基本功能、控制器的基本功能l生成中央時(shí)鐘信號(hào)生成中央時(shí)鐘信號(hào)l生成執(zhí)行一個(gè)基本指令周期所需的控制信號(hào)生成執(zhí)行一個(gè)基本指令周期所需的控制信號(hào)l響應(yīng)各個(gè)中斷，發(fā)出

11、中斷或異常事件請(qǐng)求響應(yīng)各個(gè)中斷，發(fā)出中斷或異常事件請(qǐng)求3、控制器分類(lèi)、控制器分類(lèi)l組合邏輯控制器組合邏輯控制器l微程序控制器微程序控制器3.2.3隨機(jī)邏輯控制器設(shè)計(jì)隨機(jī)邏輯控制器設(shè)計(jì)微命令發(fā)生器狀態(tài)寄存器psw時(shí)序系統(tǒng)指令寄存器IRI/O狀態(tài)控制臺(tái)信息運(yùn)行狀態(tài)時(shí)序信號(hào)譯碼器微命令序列3.2.4微程序控制器設(shè)計(jì)微程序控制器設(shè)計(jì)指令寄存器譯碼器1微地址寄存器控制存儲(chǔ)器微指令寄存器譯碼器2時(shí)序邏輯控制信號(hào)狀態(tài)時(shí)鐘控制單元3.2 處理器設(shè)計(jì)處理器設(shè)計(jì)3.2.2基本的數(shù)據(jù)通路結(jié)構(gòu)基本的數(shù)據(jù)通路結(jié)構(gòu)ALU的實(shí)現(xiàn)：的實(shí)現(xiàn)：(1)由基本門(mén)電路實(shí)由基本門(mén)電路實(shí)現(xiàn)現(xiàn)全加器全加器；(2)由由n位全加器構(gòu)成位全加器構(gòu)

12、成n位位加法器加法器；(3)以加法器為核心，以加法器為核心，通過(guò)通過(guò)擴(kuò)展輸入選擴(kuò)展輸入選擇邏輯擇邏輯實(shí)現(xiàn)其它實(shí)現(xiàn)其它基本算術(shù)和邏輯基本算術(shù)和邏輯運(yùn)算；運(yùn)算；ALU功能描述示例功能描述示例算術(shù)邏輯算術(shù)邏輯運(yùn)算功能運(yùn)算功能移位運(yùn)移位運(yùn)算功能算功能數(shù)據(jù)通路中數(shù)據(jù)流的定義數(shù)據(jù)通路中數(shù)據(jù)流的定義IRIDREGALUMEM開(kāi)始退出IRIDALUMEMREG微操作通道開(kāi)始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)結(jié)構(gòu)CISC：尋址方式復(fù)雜：尋址方式復(fù)雜數(shù)據(jù)通路的實(shí)現(xiàn)數(shù)據(jù)通路的實(shí)現(xiàn)3.2.3控制流程控制流程:程序、指令、微操作程序、指令、微操作3.2.4 時(shí)序控制部件時(shí)序控制部件 時(shí)序控制部件：時(shí)序控

13、制部件：脈沖源脈沖源+分頻邏輯分頻邏輯；用以產(chǎn)生各種系；用以產(chǎn)生各種系統(tǒng)所需的、滿(mǎn)足時(shí)序要求的控制信號(hào)。統(tǒng)所需的、滿(mǎn)足時(shí)序要求的控制信號(hào)。 l指令周期指令周期 讀取并執(zhí)行一條指令所需的時(shí)間讀取并執(zhí)行一條指令所需的時(shí)間l工作周期工作周期 指令周期中的不同工作階段指令周期中的不同工作階段l時(shí)鐘周期時(shí)鐘周期 系統(tǒng)中最小的基本時(shí)間分段系統(tǒng)中最小的基本時(shí)間分段CPU中的多級(jí)時(shí)序中的多級(jí)時(shí)序 一個(gè)指令周期中的多個(gè)工作周期一個(gè)指令周期中的多個(gè)工作周期 現(xiàn)代控制器設(shè)計(jì)趨勢(shì)現(xiàn)代控制器設(shè)計(jì)趨勢(shì): 采用非集中控制模式，采用非集中控制模式，I/O和和M擁有各自的控制器，擁有各自的控制器，從而變?yōu)樽灾鞯墓δ懿考?。從而?/p>

14、為自主的功能部件。 I/O和和M采用異步控制。采用異步控制。 按照微控制命令的形成按照微控制命令的形成方式，控制器可分為方式，控制器可分為隨機(jī)邏隨機(jī)邏輯輯和和微程序微程序兩種基本類(lèi)型。兩種基本類(lèi)型。3.2.5 控制器的設(shè)計(jì)控制器的設(shè)計(jì) 控制器根據(jù)指令控制器根據(jù)指令譯碼結(jié)果和當(dāng)前狀態(tài)譯碼結(jié)果和當(dāng)前狀態(tài)決定在什么時(shí)間、決定在什么時(shí)間、根據(jù)什么條件、發(fā)出什么命令、做什么操作：根據(jù)什么條件、發(fā)出什么命令、做什么操作：生成時(shí)序控制信號(hào)生成時(shí)序控制信號(hào)生成指令執(zhí)行所需的控制信號(hào)生成指令執(zhí)行所需的控制信號(hào)響應(yīng)各種中斷或異常事件請(qǐng)求響應(yīng)各種中斷或異常事件請(qǐng)求隨機(jī)邏輯隨機(jī)邏輯CPU的體系結(jié)構(gòu)的體系結(jié)構(gòu)隨機(jī)邏輯隨

15、機(jī)邏輯(硬連邏輯硬連邏輯)體系結(jié)構(gòu)用體系結(jié)構(gòu)用布爾邏輯函布爾邏輯函數(shù)數(shù)來(lái)表示來(lái)表示控制單元控制單元的輸入和輸出之間的關(guān)系。的輸入和輸出之間的關(guān)系。時(shí)序部件時(shí)序部件指令預(yù)處理指令預(yù)處理隨機(jī)邏輯隨機(jī)邏輯CPU的特點(diǎn)的特點(diǎn)優(yōu)點(diǎn)：優(yōu)點(diǎn)： 可通過(guò)簡(jiǎn)化指令可通過(guò)簡(jiǎn)化指令減少所使用的門(mén)電路減少所使用的門(mén)電路總數(shù)從而減少制造費(fèi)用。總數(shù)從而減少制造費(fèi)用。缺點(diǎn)：缺點(diǎn)：指令集結(jié)構(gòu)與硬件邏輯方程之間存在著密指令集結(jié)構(gòu)與硬件邏輯方程之間存在著密切聯(lián)系，設(shè)計(jì)過(guò)程復(fù)雜。切聯(lián)系，設(shè)計(jì)過(guò)程復(fù)雜。重用性差重用性差，設(shè)計(jì)成果很少能再利用到以后，設(shè)計(jì)成果很少能再利用到以后的新的新CPU設(shè)計(jì)中。設(shè)計(jì)中。適用于較簡(jiǎn)單的指令集結(jié)構(gòu)。適用于

16、較簡(jiǎn)單的指令集結(jié)構(gòu)。l最小化邏輯門(mén)數(shù)目最小化邏輯門(mén)數(shù)目?jī)?yōu)化硬件邏輯、盡可能地少用觸發(fā)器優(yōu)化硬件邏輯、盡可能地少用觸發(fā)器l優(yōu)化硬件時(shí)序優(yōu)化硬件時(shí)序邏輯門(mén)邏輯門(mén)級(jí)數(shù)最小化級(jí)數(shù)最小化；建立并行通路以滿(mǎn)足時(shí)序約束建立并行通路以滿(mǎn)足時(shí)序約束(增加邏輯增加邏輯)l簡(jiǎn)化指令集簡(jiǎn)化指令集邏輯簡(jiǎn)單、寄存器數(shù)量少邏輯簡(jiǎn)單、寄存器數(shù)量少隨機(jī)邏輯隨機(jī)邏輯CPU的設(shè)計(jì)要點(diǎn)的設(shè)計(jì)要點(diǎn) RISC最重要的目的最重要的目的隨機(jī)邏輯隨機(jī)邏輯CPU的設(shè)計(jì)步驟的設(shè)計(jì)步驟 指令集結(jié)構(gòu)驅(qū)動(dòng)硬件的邏輯方程指令集結(jié)構(gòu)驅(qū)動(dòng)硬件的邏輯方程 定義所需的指令集結(jié)構(gòu)；定義所需的指令集結(jié)構(gòu)； 根據(jù)指令集決定硬件邏輯及狀態(tài)機(jī)；根據(jù)指令集決定硬件邏輯及狀態(tài)

17、機(jī)；硬件邏輯方程反饋到指令集結(jié)構(gòu)硬件邏輯方程反饋到指令集結(jié)構(gòu) 對(duì)指令集結(jié)構(gòu)做必要的修改和優(yōu)化；對(duì)指令集結(jié)構(gòu)做必要的修改和優(yōu)化； 最大限度地減少邏輯復(fù)雜度；最大限度地減少邏輯復(fù)雜度；*隨機(jī)邏輯隨機(jī)邏輯CPU的操作的操作1-取指令取指令 程序計(jì)數(shù)器程序計(jì)數(shù)器的值經(jīng)的值經(jīng)MUX送到存儲(chǔ)器；送到存儲(chǔ)器； 存儲(chǔ)器送回的指令寫(xiě)入存儲(chǔ)器送回的指令寫(xiě)入指令寄存器指令寄存器； 程序計(jì)數(shù)器加程序計(jì)數(shù)器加1后回寫(xiě)；后回寫(xiě)；隨機(jī)邏輯隨機(jī)邏輯CPU的操作的操作2-指令譯碼與執(zhí)行指令譯碼與執(zhí)行 寄存器堆中的某個(gè)地址寄存器通過(guò)寄存器堆中的某個(gè)地址寄存器通過(guò)MUX尋址存儲(chǔ)器，獲尋址存儲(chǔ)器，獲得得ALU的一個(gè)的一個(gè)操作數(shù)操作數(shù)

18、； 另一個(gè)另一個(gè)操作數(shù)操作數(shù)來(lái)自于寄存器堆中的數(shù)據(jù)寄存器；來(lái)自于寄存器堆中的數(shù)據(jù)寄存器； ALU的的結(jié)果結(jié)果值被回寫(xiě)入寄存器堆。值被回寫(xiě)入寄存器堆。Balancing Operatorsa, b, c, d: 4-bit vectorsout = a * b * c * dXabXcXdzXabout = (a * b) * (c * d)XcdXzUnbalancedBalanced4 x 48 x 412 x 416-bit4 x 44 x 48 x 816-bitDelay through 3 Stages of MultiplyDelay through 2 Stages of Mul

19、tiply隨機(jī)邏輯隨機(jī)邏輯CPU的指令集設(shè)計(jì)的指令集設(shè)計(jì) 考慮如何讓邏輯門(mén)可以快速而方便地實(shí)現(xiàn)考慮如何讓邏輯門(mén)可以快速而方便地實(shí)現(xiàn) 指令指令譯碼。譯碼。 在隨機(jī)邏輯在隨機(jī)邏輯CPU的指令集中，可以使用以下的指令集中，可以使用以下4種類(lèi)型的種類(lèi)型的指令：分支指令指令：分支指令(branch instruction) 、存儲(chǔ)器引用指存儲(chǔ)器引用指令令(memory reference instruction)、ALU指令指令(ALU instruction)、設(shè)置指令、設(shè)置指令(SET instruction) 一般的設(shè)計(jì)方法是將指令內(nèi)部的結(jié)構(gòu)劃分成多個(gè)指令一般的設(shè)計(jì)方法是將指令內(nèi)部的結(jié)構(gòu)劃分成多個(gè)

20、指令字段字段(field)。同時(shí)還要求這些指令字段在各指令中所放。同時(shí)還要求這些指令字段在各指令中所放的位置盡可能一樣。這樣，的位置盡可能一樣。這樣，在在CPU中可以減少指令譯碼中可以減少指令譯碼所需的邏輯數(shù)量所需的邏輯數(shù)量。32/86指令的簡(jiǎn)化示例指令的簡(jiǎn)化示例l如果限制在機(jī)器內(nèi)部只用一個(gè)累加器，則指令集就會(huì)被限制在如果限制在機(jī)器內(nèi)部只用一個(gè)累加器，則指令集就會(huì)被限制在如下范圍內(nèi)：如下范圍內(nèi)： 使用單目操作數(shù)的指令，可以將累加器作為一個(gè)源操作數(shù)，同使用單目操作數(shù)的指令，可以將累加器作為一個(gè)源操作數(shù)，同時(shí)可作為一個(gè)目的操作數(shù)。時(shí)可作為一個(gè)目的操作數(shù)。 使用雙目操作數(shù)的指令，可以將累加器作為一個(gè)

21、源操作數(shù)，以使用雙目操作數(shù)的指令，可以將累加器作為一個(gè)源操作數(shù)，以存儲(chǔ)器作為另一個(gè)源操作數(shù)，累加器同時(shí)也可作為目的操作數(shù)存儲(chǔ)器作為另一個(gè)源操作數(shù)，累加器同時(shí)也可作為目的操作數(shù)。l如果只用一個(gè)索引寄存器，則尋址模式將局限于以下兩種方式如果只用一個(gè)索引寄存器，則尋址模式將局限于以下兩種方式： 當(dāng)進(jìn)行直接存儲(chǔ)器尋址時(shí)，存儲(chǔ)器地址由指令中的部分字段提當(dāng)進(jìn)行直接存儲(chǔ)器尋址時(shí)，存儲(chǔ)器地址由指令中的部分字段提供。供。 當(dāng)進(jìn)行指數(shù)尋址時(shí)，目標(biāo)地址一部分來(lái)自指令的存儲(chǔ)器地址，當(dāng)進(jìn)行指數(shù)尋址時(shí)，目標(biāo)地址一部分來(lái)自指令的存儲(chǔ)器地址，與指數(shù)寄存器相加之后，形成目標(biāo)操作數(shù)的地址。與指數(shù)寄存器相加之后，形成目標(biāo)操作數(shù)的地

22、址。微碼微碼CPU的體系結(jié)構(gòu)的體系結(jié)構(gòu)在微碼結(jié)構(gòu)中，在微碼結(jié)構(gòu)中，控制單元控制單元的輸入和輸出的輸入和輸出之間的關(guān)系被視為一個(gè)之間的關(guān)系被視為一個(gè)存儲(chǔ)系統(tǒng)存儲(chǔ)系統(tǒng)。時(shí)序部件時(shí)序部件指令預(yù)處理指令預(yù)處理 工作原理工作原理 微程序控制微程序控制(存儲(chǔ)控制存儲(chǔ)控制) 組成組成微碼控制器微碼控制器+微代碼微代碼微碼微碼CPU的特點(diǎn)的特點(diǎn)優(yōu)點(diǎn)：優(yōu)點(diǎn)：l可以通過(guò)減少取指令次數(shù)的方法來(lái)降低存儲(chǔ)器總訪問(wèn)時(shí)間從而提高系統(tǒng)性能；l簡(jiǎn)化硬件設(shè)計(jì)，可使其成品機(jī)器幾乎沒(méi)有設(shè)計(jì)上的錯(cuò)誤；l建立或改動(dòng)微代碼比建立或改動(dòng)電路省時(shí)、不易出錯(cuò)，因此更易于創(chuàng)建新的CPU版本；缺點(diǎn)：缺點(diǎn)： 同樣功能微代碼比硬連邏輯實(shí)現(xiàn)的開(kāi)銷(xiāo)大；*3

23、5/86微碼結(jié)構(gòu)與隨機(jī)邏輯結(jié)構(gòu)的比較微碼結(jié)構(gòu)與隨機(jī)邏輯結(jié)構(gòu)的比較l硬件設(shè)計(jì)開(kāi)銷(xiāo)硬件設(shè)計(jì)開(kāi)銷(xiāo)隨機(jī)邏輯隨機(jī)邏輯CPU的硬件和指令集必須同步進(jìn)行設(shè)計(jì)和優(yōu)化，因此比的硬件和指令集必須同步進(jìn)行設(shè)計(jì)和優(yōu)化，因此比較復(fù)雜。較復(fù)雜。微碼微碼CPU的指令集設(shè)計(jì)并不直接影響現(xiàn)有硬件，修改指令集并不的指令集設(shè)計(jì)并不直接影響現(xiàn)有硬件，修改指令集并不需要重新設(shè)計(jì)新的硬件。需要重新設(shè)計(jì)新的硬件。l性能性能如果采用相同指令集，則隨機(jī)邏輯如果采用相同指令集，則隨機(jī)邏輯CPU操作會(huì)更快。操作會(huì)更快。如果執(zhí)行相同的計(jì)算任務(wù)，微碼如果執(zhí)行相同的計(jì)算任務(wù)，微碼CPU能夠通過(guò)使用更少能夠通過(guò)使用更少(但更復(fù)但更復(fù)雜雜)的指令達(dá)到更高性

24、能。的指令達(dá)到更高性能。當(dāng)系統(tǒng)整體性能受限于存儲(chǔ)器的速度時(shí)，微碼當(dāng)系統(tǒng)整體性能受限于存儲(chǔ)器的速度時(shí)，微碼CPU對(duì)性能提高的對(duì)性能提高的優(yōu)勢(shì)更為明顯。優(yōu)勢(shì)更為明顯。*36/86微碼微碼CPU的設(shè)計(jì)步驟的設(shè)計(jì)步驟 建立建立硬件體系結(jié)構(gòu)硬件體系結(jié)構(gòu)， 保證其具備執(zhí)保證其具備執(zhí)行必要行必要基本功能基本功能步驟的功能。步驟的功能。將指令分割成許多微步驟，轉(zhuǎn)寫(xiě)成將指令分割成許多微步驟，轉(zhuǎn)寫(xiě)成微程序微程序并寫(xiě)入并寫(xiě)入控制存儲(chǔ)器控制存儲(chǔ)器。微指令微指令Micro-instruction微程序微程序Micro-program（固件（固件fireware）指令指令instruction微碼控制器微碼控制器Micr

25、ocode controller（定序器（定序器sequencer）*37/86微碼微碼CPU的操作的操作1-指令譯碼與執(zhí)指令譯碼與執(zhí)行行控制邏輯對(duì)控制邏輯對(duì)IR中的指令譯碼中的指令譯碼，確定對(duì)應(yīng)微碼程序地址并，確定對(duì)應(yīng)微碼程序地址并寫(xiě)入寫(xiě)入 PC； PC向微碼向微碼ROM提供提供 地址地址，返回的微碼寫(xiě)入，返回的微碼寫(xiě)入 IR； IR譯碼后產(chǎn)生相應(yīng)的控制信譯碼后產(chǎn)生相應(yīng)的控制信號(hào)；號(hào)； PC地址加地址加1后獲取下一條微后獲取下一條微指令地址，直到完成整個(gè)微指令地址，直到完成整個(gè)微碼程序碼程序*微碼微碼CPU的操作的操作2-讀寫(xiě)數(shù)據(jù)讀寫(xiě)數(shù)據(jù) 數(shù)據(jù)通路一般應(yīng)有如下三個(gè)基本的時(shí)鐘周期：數(shù)據(jù)通路一般

26、應(yīng)有如下三個(gè)基本的時(shí)鐘周期：l從存儲(chǔ)器讀數(shù)據(jù)后：從存儲(chǔ)器讀數(shù)據(jù)后：寫(xiě)入寄存器堆寫(xiě)入寄存器堆(Register File)；寫(xiě)入指令寄存器寫(xiě)入指令寄存器(IR)；寫(xiě)入臨時(shí)寄存器寫(xiě)入臨時(shí)寄存器(TempIn)；作為作為ALU的一個(gè)輸入；的一個(gè)輸入；l從從寄存器讀數(shù)據(jù)后：寄存器讀數(shù)據(jù)后：寫(xiě)入存儲(chǔ)器地址寄存器寫(xiě)入存儲(chǔ)器地址寄存器MAR；寫(xiě)入臨時(shí)寄存器作為寫(xiě)入臨時(shí)寄存器作為ALU的的 一個(gè)輸入；一個(gè)輸入；存入存儲(chǔ)器；存入存儲(chǔ)器；1.將將Result寄存器內(nèi)容寫(xiě)入寄存器組，或存入存儲(chǔ)器；寄存器內(nèi)容寫(xiě)入寄存器組，或存入存儲(chǔ)器；指令集結(jié)構(gòu)指令集結(jié)構(gòu)(ISA)是體系是體系結(jié)構(gòu)的主要內(nèi)容之一，其功結(jié)構(gòu)的主要內(nèi)容之

27、一，其功能設(shè)計(jì)實(shí)際就是確定軟硬件能設(shè)計(jì)實(shí)際就是確定軟硬件的功能分配。的功能分配。3.3指令系統(tǒng)設(shè)計(jì)指令系統(tǒng)設(shè)計(jì)指令組成及執(zhí)行過(guò)程指令組成及執(zhí)行過(guò)程l指令字：操作碼，操作數(shù)，操作數(shù)地址等構(gòu)指令字：操作碼，操作數(shù)，操作數(shù)地址等構(gòu)成成l考慮因素考慮因素 速度、成本和靈活性速度、成本和靈活性l實(shí)現(xiàn)方式實(shí)現(xiàn)方式 硬件、軟件硬件、軟件 l優(yōu)化策略?xún)?yōu)化策略 RISC、CISC；流水線；多核；流水線；多核；l實(shí)現(xiàn)內(nèi)容實(shí)現(xiàn)內(nèi)容 數(shù)據(jù)類(lèi)型數(shù)據(jù)類(lèi)型、指令功能指令功能、指令格式指令格式、尋址方式尋址方式l實(shí)現(xiàn)步驟實(shí)現(xiàn)步驟根據(jù)應(yīng)用初擬出指令的分類(lèi)和具體的指令；根據(jù)應(yīng)用初擬出指令的分類(lèi)和具體的指令；編寫(xiě)出針對(duì)該指令系統(tǒng)的

28、各種高級(jí)語(yǔ)言編譯程序；編寫(xiě)出針對(duì)該指令系統(tǒng)的各種高級(jí)語(yǔ)言編譯程序；對(duì)多種算法程序進(jìn)行模擬測(cè)試，確認(rèn)指令系統(tǒng)的操作碼和尋址方對(duì)多種算法程序進(jìn)行模擬測(cè)試，確認(rèn)指令系統(tǒng)的操作碼和尋址方式的效能是否都比較高；式的效能是否都比較高；用硬件實(shí)現(xiàn)高頻使用的指令，軟件實(shí)現(xiàn)低頻使用指令。用硬件實(shí)現(xiàn)高頻使用的指令，軟件實(shí)現(xiàn)低頻使用指令。指令系統(tǒng)設(shè)計(jì)考慮的因素指令系統(tǒng)設(shè)計(jì)考慮的因素指令集設(shè)計(jì)示例指令集設(shè)計(jì)示例假設(shè)某機(jī)器的字長(zhǎng)是假設(shè)某機(jī)器的字長(zhǎng)是8位位，支持常見(jiàn)的簡(jiǎn)單指令：，支持常見(jiàn)的簡(jiǎn)單指令：指令是指令是雙地址指令雙地址指令，源操作數(shù)采用，源操作數(shù)采用2種尋址方式種尋址方式寄寄存器尋址存器尋址(R0R3)和立即尋址

29、和立即尋址；目標(biāo)操作數(shù)可采用；目標(biāo)操作數(shù)可采用2種尋址方式種尋址方式寄存器尋址和存儲(chǔ)器直接寄存器尋址和存儲(chǔ)器直接。請(qǐng)為下述九。請(qǐng)為下述九條機(jī)器指令設(shè)計(jì)可行的代碼方案。條機(jī)器指令設(shè)計(jì)可行的代碼方案。若采用定長(zhǎng)編碼（若采用定長(zhǎng)編碼（8bit）方案，可定義指令格式如下：）方案，可定義指令格式如下：76543210=0000=0000表示表示ADDADD=0001=0001表示表示SUBSUB=0010=0010表示表示MOVMOV=0011=0011表示表示ININ=0100=0100表示表示OUTOUT=0101=0101表示表示RRRR目的操作數(shù)尋址方式：目的操作數(shù)尋址方式：0 0直接尋址直接尋

30、址 1 1寄存器尋址寄存器尋址目標(biāo)寄存目標(biāo)寄存器編號(hào)器編號(hào)源操作數(shù)尋址方式：源操作數(shù)尋址方式：0 0立即尋址立即尋址 1 1寄存器尋址寄存器尋址源寄存器源寄存器編號(hào)編號(hào)操操 作作 碼碼機(jī)器指令集機(jī)器指令集機(jī)器指令符號(hào)表示法機(jī)器指令符號(hào)表示法 由于直接與機(jī)器指令二進(jìn)制表示法打交道很困難由于直接與機(jī)器指令二進(jìn)制表示法打交道很困難，于是普遍使用的是機(jī)器指令符號(hào)表示法，于是普遍使用的是機(jī)器指令符號(hào)表示法(symbol representation)。操作碼可縮寫(xiě)成操作碼可縮寫(xiě)成助記符助記符(mnemonic)來(lái)表示：來(lái)表示：ADD加加SUB減減MUL乘乘DIV除除LOAD 由存儲(chǔ)器裝入由存儲(chǔ)器裝入ST

31、OR 存入存儲(chǔ)器存入存儲(chǔ)器*45/86匯編語(yǔ)言匯編語(yǔ)言數(shù)據(jù)類(lèi)型數(shù)據(jù)類(lèi)型l確認(rèn)某種特殊類(lèi)型的數(shù)據(jù)是否應(yīng)該得到確認(rèn)某種特殊類(lèi)型的數(shù)據(jù)是否應(yīng)該得到硬件支持硬件支持 數(shù)值型數(shù)據(jù)：無(wú)符號(hào)整數(shù)、帶符號(hào)整數(shù)、浮點(diǎn)數(shù)數(shù)值型數(shù)據(jù)：無(wú)符號(hào)整數(shù)、帶符號(hào)整數(shù)、浮點(diǎn)數(shù) 非數(shù)值數(shù)據(jù)：字符串非數(shù)值數(shù)據(jù)：字符串l確認(rèn)字長(zhǎng)（對(duì)數(shù)據(jù)長(zhǎng)度的限制）確認(rèn)字長(zhǎng)（對(duì)數(shù)據(jù)長(zhǎng)度的限制） 截?cái)啵ń財(cái)啵╰runcation）或溢出（）或溢出（overflow）在選擇數(shù)據(jù)格式和長(zhǎng)度時(shí)需要平衡數(shù)值范圍、程序在選擇數(shù)據(jù)格式和長(zhǎng)度時(shí)需要平衡數(shù)值范圍、程序執(zhí)行期間發(fā)生溢出的可能性、處理設(shè)備和存儲(chǔ)執(zhí)行期間發(fā)生溢出的可能性、處理設(shè)備和存儲(chǔ)設(shè)備的復(fù)雜性、以及價(jià)格

32、和速度等因素。設(shè)備的復(fù)雜性、以及價(jià)格和速度等因素。指令組成要素指令組成要素操作碼操作碼(operation code，opcode)：需要完成的操作；：需要完成的操作；源操作數(shù)源操作數(shù) (source operand reference)：操作所需的輸入；：操作所需的輸入；結(jié)果操作數(shù)結(jié)果操作數(shù) (result operand reference)：操作產(chǎn)生的結(jié)果；：操作產(chǎn)生的結(jié)果；下一條指令下一條指令 (next instruction reference)：告訴：告訴CPU到哪里到哪里取下一條指令。取下一條指令。 *指令格式指令格式 在計(jì)算機(jī)內(nèi)部，指令由一個(gè)位串來(lái)表示。相應(yīng)于指令在計(jì)算機(jī)內(nèi)部

33、，指令由一個(gè)位串來(lái)表示。相應(yīng)于指令的各要素，這些位串劃分成幾個(gè)的各要素，這些位串劃分成幾個(gè)字段字段：操作碼字段操作碼字段：l說(shuō)明CPU應(yīng)進(jìn)行的操作l按操作類(lèi)型分組：同類(lèi)操作要求同樣或類(lèi)似的控制信號(hào)，因此編碼也類(lèi)似（有盡可能多的公共位）操作數(shù)字段操作數(shù)字段/地址字段地址字段：l說(shuō)明源操作數(shù)和目的操作數(shù)存放的位置信息(R、M或I/O);l說(shuō)明源操作數(shù)和目的操作數(shù)的數(shù)據(jù)類(lèi)型;下一條指令地址字段下一條指令地址字段：l 如緊跟當(dāng)前指令，在主存或虛存中，則不需顯示引用；l 如可能產(chǎn)生跳轉(zhuǎn)，則需要顯示給出存儲(chǔ)地址；指令類(lèi)型決定了指令類(lèi)型決定了CPUCPU的軟件功能特性的軟件功能特性尋址方式?jīng)Q定了尋址方式?jīng)Q定

34、了CPUCPU硬件功能特性硬件功能特性48/86操作碼字段操作碼字段常見(jiàn)指令字段分配常見(jiàn)指令字段分配操作碼位段分配操作碼位段分配擴(kuò)展操作碼擴(kuò)展操作碼操作數(shù)字段操作數(shù)字段 二元操作二元操作(binary operation)是一種基本操作類(lèi)型是一種基本操作類(lèi)型，這樣的指令通常包含，這樣的指令通常包含三個(gè)操作數(shù)地址三個(gè)操作數(shù)地址：兩個(gè)源操作數(shù)：兩個(gè)源操作數(shù)和一個(gè)目的和一個(gè)目的(結(jié)果結(jié)果)操作數(shù)。為了縮短指令長(zhǎng)度，可以采操作數(shù)。為了縮短指令長(zhǎng)度，可以采用以下方法：用以下方法：只有一個(gè)地址指定給存儲(chǔ)器中的操作數(shù)，而其余地只有一個(gè)地址指定給存儲(chǔ)器中的操作數(shù)，而其余地址都指定給址都指定給寄存器寄存器，可以

35、在指令格式中明確地指定其寄，可以在指令格式中明確地指定其寄存器號(hào)。存器號(hào)。l把一個(gè)、兩個(gè)或三個(gè)操作數(shù)的地址在指令格式中變把一個(gè)、兩個(gè)或三個(gè)操作數(shù)的地址在指令格式中變成成隱含隱含的地址。隱含的地址可以指定給專(zhuān)用寄存器，而的地址。隱含的地址可以指定給專(zhuān)用寄存器，而這些寄存器的名字隱含在指令格式的操作碼中。這些寄存器的名字隱含在指令格式的操作碼中。*50/86機(jī)器指令結(jié)構(gòu)：機(jī)器指令結(jié)構(gòu)：M-M、M-R、R-R機(jī)器指令結(jié)構(gòu)：零地址、單地址、雙地址機(jī)器指令結(jié)構(gòu)：零地址、單地址、雙地址指令類(lèi)型指令類(lèi)型指令按功能可分成以下三種基本類(lèi)型：指令按功能可分成以下三種基本類(lèi)型： 數(shù)據(jù)傳輸：數(shù)據(jù)傳輸：將數(shù)據(jù)從一個(gè)地方

36、（源地址）復(fù)制到另一個(gè)將數(shù)據(jù)從一個(gè)地方（源地址）復(fù)制到另一個(gè) 地方（目地方（目的地址），傳輸結(jié)束后源地址中的內(nèi)容不變。的地址），傳輸結(jié)束后源地址中的內(nèi)容不變。u 數(shù)據(jù)傳送范圍：數(shù)據(jù)傳送范圍： R-R、R-M、M-R或或M-Mu 數(shù)據(jù)傳送寬度：一般為固定值（如數(shù)據(jù)傳送寬度：一般為固定值（如8、16或或32bit），其），其它寬度的數(shù)據(jù)傳送一般可通過(guò)軟件移位和合并操作來(lái)實(shí)現(xiàn)。它寬度的數(shù)據(jù)傳送一般可通過(guò)軟件移位和合并操作來(lái)實(shí)現(xiàn)。數(shù)據(jù)運(yùn)算：數(shù)據(jù)運(yùn)算：包括包括算術(shù)運(yùn)算（加、減、乘、除等）和邏輯算術(shù)運(yùn)算（加、減、乘、除等）和邏輯 （與、或（與、或、非、異或等）。、非、異或等）。 該類(lèi)指令需要明確操作數(shù)的類(lèi)

37、型和長(zhǎng)度。該類(lèi)指令需要明確操作數(shù)的類(lèi)型和長(zhǎng)度。1.控制類(lèi)：控制類(lèi)：用于改變正常的程序執(zhí)行流程，完成程序的跳轉(zhuǎn)用于改變正常的程序執(zhí)行流程，完成程序的跳轉(zhuǎn)，主要包括轉(zhuǎn)移指令和過(guò)程指令。主要包括轉(zhuǎn)移指令和過(guò)程指令。I/O？尋址方式尋址方式操作數(shù)實(shí)際存放位置：操作數(shù)實(shí)際存放位置：尋址方式：尋址方式：1在指令碼中指定操作數(shù)：立即數(shù)尋址2在寄存器中指定操作數(shù)：寄存器（直接）尋址3在存儲(chǔ)器中指定操作數(shù)：存儲(chǔ)器直接尋址、存儲(chǔ)器間接尋址4在匯編程序中指定操作數(shù)： 相對(duì)尋址5操作數(shù)在I/O接口中： 存儲(chǔ)器尋址（存儲(chǔ)器映像編址）或端口尋址（獨(dú)立編址）ABDB控控制制器器運(yùn)運(yùn)算算器器寄寄存存器器CPU存存儲(chǔ)儲(chǔ)器器00

38、000HFFFFFHI/O接接口口0000HFFFFHI/O外外設(shè)設(shè)CB立即數(shù)尋址立即數(shù)尋址immediate addressing mode寄存器直接尋址方式寄存器直接尋址方式register direct addressing mode 指令的地址字段給指令的地址字段給出出寄存器號(hào)（名）寄存器號(hào)（名） ，而被指定的寄存器的而被指定的寄存器的內(nèi)容就是操作數(shù)。內(nèi)容就是操作數(shù)。 存儲(chǔ)器直接尋址存儲(chǔ)器直接尋址memory direct addressing mode指令的地址字指令的地址字段直接給定一個(gè)段直接給定一個(gè)立即立即數(shù)數(shù)作為存儲(chǔ)單元的作為存儲(chǔ)單元的地地址址。寄存器直接尋址存儲(chǔ)器間接尋址存儲(chǔ)

39、器間接尋址memory indirect addressing mode(1) 寄存器間接尋址方式寄存器間接尋址方式(2) 存儲(chǔ)器間接尋址方式存儲(chǔ)器間接尋址方式(3) 位移量尋址方式位移量尋址方式(4) 變址尋址方式變址尋址方式(5) 比例尺尋址方式比例尺尋址方式用于加強(qiáng)編寫(xiě)與位置無(wú)關(guān)的匯編語(yǔ)言程序用于加強(qiáng)編寫(xiě)與位置無(wú)關(guān)的匯編語(yǔ)言程序寄存器間接尋址方式寄存器間接尋址方式register indirect addressing mode 將存儲(chǔ)器地址指定在將存儲(chǔ)器地址指定在寄存器中，即讓寄存器中，即讓寄存寄存器內(nèi)容指向器內(nèi)容指向一個(gè)可訪一個(gè)可訪問(wèn)到操作數(shù)的存儲(chǔ)器問(wèn)到操作數(shù)的存儲(chǔ)器單元。單元。*5

40、7/86存儲(chǔ)器間接尋址方式存儲(chǔ)器間接尋址方式 memory indirect addressing mode 多級(jí)多級(jí)間接尋址；間接尋址； 通常用于訪問(wèn)存儲(chǔ)器中通常用于訪問(wèn)存儲(chǔ)器中的的“跳轉(zhuǎn)表跳轉(zhuǎn)表”：跳轉(zhuǎn)表首址：跳轉(zhuǎn)表首址指定在指定在寄存器寄存器中，該表中的中，該表中的每個(gè)表項(xiàng)指向一個(gè)可訪問(wèn)到每個(gè)表項(xiàng)指向一個(gè)可訪問(wèn)到操作數(shù)的存儲(chǔ)器單元。操作數(shù)的存儲(chǔ)器單元。跳轉(zhuǎn)表跳轉(zhuǎn)表位移量尋址方式位移量尋址方式displacement addressing mode 通常用于數(shù)組、矩通常用于數(shù)組、矩陣類(lèi)向量數(shù)據(jù)的存取陣類(lèi)向量數(shù)據(jù)的存取：立即數(shù)立即數(shù)值指定數(shù)組值指定數(shù)組首址，首址，寄存器寄存器指定組指定組內(nèi)偏

41、移；內(nèi)偏移；指數(shù)尋址方式指數(shù)尋址方式indexed addressing mode 通常用于數(shù)組、矩通常用于數(shù)組、矩陣類(lèi)向量數(shù)據(jù)的存取陣類(lèi)向量數(shù)據(jù)的存?。杭拇嫫骷拇嫫?值指定數(shù)組值指定數(shù)組首址，首址，寄存器寄存器2指定組指定組內(nèi)偏移；內(nèi)偏移；比例尺尋址方式比例尺尋址方式scaled addressing mode用字節(jié)表示的操用字節(jié)表示的操作數(shù)的長(zhǎng)度作數(shù)的長(zhǎng)度位移量尋址位移量尋址+指數(shù)尋址指數(shù)尋址+自增自增/自減尋址自減尋址PC相對(duì)尋址方式相對(duì)尋址方式Program Counter-related addressing mode 主要用在主要用在轉(zhuǎn)移和跳轉(zhuǎn)轉(zhuǎn)移和跳轉(zhuǎn)指令，指定匯編語(yǔ)言程指令，指

42、定匯編語(yǔ)言程序碼的內(nèi)部位置作為序碼的內(nèi)部位置作為目的地址偏移量目的地址偏移量操作數(shù)。操作數(shù)。指令：JUMP abe 操作： PC abe = (PC)updated +immSign_ext當(dāng)前指令取出當(dāng)前指令取出后的后的PCPC值值出現(xiàn)在指令中出現(xiàn)在指令中3.4 流水線技術(shù)的特點(diǎn)流水線技術(shù)的特點(diǎn) 延遲延遲320ps吞吐量吞吐量3.12GIPS延遲延遲?ps吞吐量吞吐量?GIPS延遲延遲360ps吞吐量吞吐量8.33GIPS單個(gè)操作延遲增加；單個(gè)操作延遲增加；整體吞吐量增加；整體吞吐量增加；流水線操作過(guò)程流水線操作過(guò)程流水線的局限性流水線的局限性 各階段性能差異各階段性能差異會(huì)會(huì)導(dǎo)致流水線性能

43、下降導(dǎo)致流水線性能下降 寄存器延遲開(kāi)銷(xiāo)寄存器延遲開(kāi)銷(xiāo)導(dǎo)導(dǎo)致流水線性能下降致流水線性能下降硬件空閑硬件空閑延遲延遲?ps吞吐量吞吐量?GIPS延遲延遲510ps(450+60)吞吐量吞吐量5.88GIPS(1/170ps)指令流水線設(shè)計(jì)指令流水線設(shè)計(jì)深度深度(depth)或并行度或并行度(degree of parallelism)即流水級(jí)數(shù)即流水級(jí)數(shù)m等待時(shí)間等待時(shí)間(latency) 每一作業(yè)從開(kāi)始到結(jié)束所需時(shí)鐘周期數(shù)，每一作業(yè)從開(kāi)始到結(jié)束所需時(shí)鐘周期數(shù)，m理想流水線：理想流水線： 各級(jí)延時(shí)時(shí)間相等；各級(jí)延時(shí)時(shí)間相等； 無(wú)等待時(shí)間；無(wú)等待時(shí)間； 大量代碼不斷流；大量代碼不斷流；吞吐率吞吐率(Throughput Rate)吞吐率吞吐率Tp：指單位時(shí)間內(nèi)能完成的作業(yè)量。：指單位時(shí)間內(nèi)能完成的作業(yè)量。最大吞吐