16位ALUVHDL實(shí)現(xiàn)源程序

1、思考題：編寫(xiě)十六位運(yùn)算器的VHDL程序一一MYALU實(shí)驗(yàn)任務(wù)：用CPT16的擴(kuò)展實(shí)驗(yàn)板上的開(kāi)關(guān) K3、K2、K1、K0做為輸入、八段數(shù)碼管LED0.LED3做為輸出，用VHDL語(yǔ)言編寫(xiě)程序，下載到EP1C6中，實(shí)現(xiàn)十六位模型機(jī) 的MY ALL功能見(jiàn)下表。實(shí)驗(yàn)說(shuō)明： 在程序設(shè)計(jì)中，定義A 為 16 位累加器，其值由 K3 、 K2 兩組開(kāi)關(guān)輸入；W 為 16 位工作寄存器，其值由 K1、 K0 兩組開(kāi)關(guān) 共輸入；S2、S1、SO為運(yùn)算功能控制位，接在K4開(kāi)關(guān)的第2、1、0 個(gè)開(kāi)關(guān)上，根據(jù) S2、 S1、 S0 的不同， MYALL 實(shí)現(xiàn)不同功能D為運(yùn)算結(jié)果輸出，顯示在四位八段管 LED3.LED

2、0上；CIn 為進(jìn)位輸入，由 K4 開(kāi)關(guān)組的第 3 個(gè)開(kāi)關(guān)輸入；COut 為進(jìn)位輸出，用發(fā)光二極管 LO 顯示其狀態(tài)控制信號(hào)S運(yùn)算000A+B; A+B+1001算術(shù)運(yùn)算A-B ; A-B-1010A; A+1011A; A-1100AB101邏輯運(yùn)算A+B110AB111Alibrary ieee;序包調(diào)用庫(kù)程use asanxia is 體：電路外觀配置port(inA : IN UNSIGNED(15 DOWNTO 0); - K3, K2 inAinW : IN UNSIGNED(15 DOWNTO 0); - K1, K0 inWoutLED : OUT STD_LOGIC_VECT

3、OR(15 DOWNTO 0); - LED3LED0 outLEDinC : IN STD_LOGIC_VECTORD(2OWNTO0); -Control Input inCCin:IN STD_LOGIC; -C Input CinCout: OUT STD_LOGIC - C Output L0 Cout);end asanxia;architecture arch of asanxia is 結(jié)構(gòu)體：電路功能描述-本位和進(jìn)位異或，產(chǎn)生不用and,因q(i)只能存暫存進(jìn)位信號(hào)暫存各位數(shù)值加法：and inW(0)or有兩個(gè)以上為 1 即產(chǎn)inW(i)xorsignal c:std_lo

4、gic_vector(15 downto 0); -signal q:UNSIGNED(15 downto 0); -beginprocess(inC,inA,inW,Cin)begincase inC iswhen 000=A+B ;A+B+1q(0)=inA(0)xor inW(0)xor Cin; c(0)=(inA(0)(inW(0)and Cin)or (inA(0)and Cin);-inA(0),inW(0),Cin生進(jìn)位。gen1:for i in 1 to 15 loopq(i)=inA(i)xor儲(chǔ)一位信息c(i)=(inA(i) and inW(i)or(inW(i)an

5、d c(i-1)or (inA(i)and c(i-1);- inA(0),inW(0),Cin 有兩個(gè)以上為 1即產(chǎn)生進(jìn)位 end loop;outLED=q(15)&q(14)&q(13)&q(12)&q(11)&q(10)&q(9)&q(8)&q(7)&q(6)&q(5)&q(4)&q(3)&q(2)&q(1)&q(0); -給輸出賦值,將各位連綴起來(lái)CoutA-B ;A-B-1q(0)=inA(0)xor inW(0)xor Cin;c(0)=(notinA(0) and inW(0)orc(i-1);(inW(0)and Cin)or (not inA(0)and Cin);gen2

6、:for i in 1 to 15 loopinW(i)xorq(i)=inA(i)xorc(i)=(notinA(i) and inW(i)or(inW(i)and c(i-1)or (not inA(i)and c(i-1);end loop;outLED=q(15)&q(14)&q(13)&q(12)&q(11)&q(10)&q(9)&q(8)&q(7)& q(6)&q(5)&q(4)&q(3)&q(2)&q(1)&q(0); - 給輸出賦值Coutif Cin=0thenoutLED=inA+1; - 執(zhí)行a+1end if;Coutif Cin=0thenoutLED=inA-1;執(zhí)

7、行a-1end if;Cout - 邏輯與： ABgen3:for i in 0 to 15 loopq(i)=inA(i)and inW(i);outLED - 邏輯或： A+Bgen4:for i in 0 to 15 loopq(i)=inA(i)or inW(i);outLEDgen5:for i in 0 to 15 loopq(i)=inA(i)xor inW(i);outLED -邏輯非：outLED=notinA(15)¬inA(14)& not inA(13)& not inA(12)¬ inA(11)¬ inA(10)& notinA(9)& not inA(8)¬ inA(7)& not inA(