CH02PPT教學(xué)課件

1、教學(xué)基本要求教學(xué)基本要求1 1、熟悉邏輯代數(shù)常用基本定律、恒等式熟悉邏輯代數(shù)常用基本定律、恒等式和規(guī)則。和規(guī)則。3 3、熟悉硬件描述語言、熟悉硬件描述語言Verilog HDL。2 2、掌握邏輯代數(shù)的變換和卡諾圖化簡法。、掌握邏輯代數(shù)的變換和卡諾圖化簡法。第1頁/共69頁 2.1.1 邏輯代數(shù)的基本定律和恒等式邏輯代數(shù)的基本定律和恒等式2.1 邏輯代數(shù)邏輯代數(shù)2.1.3 邏輯函數(shù)的代數(shù)化簡法邏輯函數(shù)的代數(shù)化簡法2.1.2 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則第2頁/共69頁2.1 邏輯代數(shù)邏輯代數(shù) 邏輯代數(shù)邏輯代數(shù)又稱布爾代數(shù)又稱布爾代數(shù)。它是分析和設(shè)計(jì)現(xiàn)代數(shù)字邏輯電路不可缺少的數(shù)學(xué)工它是分析

2、和設(shè)計(jì)現(xiàn)代數(shù)字邏輯電路不可缺少的數(shù)學(xué)工具。邏輯代數(shù)有一系列的定律、定理和規(guī)則，用于對(duì)數(shù)學(xué)表達(dá)式進(jìn)行處理，以完成具。邏輯代數(shù)有一系列的定律、定理和規(guī)則，用于對(duì)數(shù)學(xué)表達(dá)式進(jìn)行處理，以完成對(duì)邏輯電路的化簡、變換、分析和設(shè)計(jì)。對(duì)邏輯電路的化簡、變換、分析和設(shè)計(jì)。 邏輯關(guān)系指的是事件產(chǎn)生的條件和結(jié)果之間的因果關(guān)系。邏輯關(guān)系指的是事件產(chǎn)生的條件和結(jié)果之間的因果關(guān)系。在數(shù)字電路中往往是將事情的條件作為輸入信號(hào)，而結(jié)果用輸在數(shù)字電路中往往是將事情的條件作為輸入信號(hào)，而結(jié)果用輸出信號(hào)表示。條件和結(jié)果的兩種對(duì)立狀態(tài)分別用邏輯出信號(hào)表示。條件和結(jié)果的兩種對(duì)立狀態(tài)分別用邏輯“1” 和和“0”表示。表示。第3頁/共69

3、頁1 1、基本公式基本公式交換律：交換律： A + B = B + AA B = B A結(jié)合律：結(jié)合律：A + B + C = (A + B) + C A B C = (A B) C 分配律：分配律：A + BC = ( A + B )( A + C )A ( B + C ) = AB + AC A 1 = AA 0 = 0A + 0 = AA + 1 = 10 0、1 1律：律：A A = 0A + A = 1互補(bǔ)律：互補(bǔ)律：2.2.1.11.1邏輯代數(shù)的基本定律和恒等式邏輯代數(shù)的基本定律和恒等式第4頁/共69頁重疊律重疊律：A + A = AA A = A反演律：反演律：AB = A +

4、B A + B = A BAA BAB() ()ABACABCABAAAABA()吸收律吸收律 其它常用恒等式其它常用恒等式 AB ACBCAB + ACAB ACBCDAB + AC第5頁/共69頁2、基本公式的證明例例 證明證明ABA BABA B，列出等式、右邊的函數(shù)值的真值表列出等式、右邊的函數(shù)值的真值表( (真值表證明法真值表證明法) )011 = 001+1=00 01 1110 = 101+0=00 11 0101 = 100+1=01 00 1100 = 110+0=11 10 0A+BA+BA B A BABA B第6頁/共69頁 2.1.2 邏輯代數(shù)的基本規(guī)則 1.1. 代

5、入規(guī)則代入規(guī)則 ： 在包含變量在包含變量A邏輯等式中，如果用另一個(gè)函數(shù)式代入式中邏輯等式中，如果用另一個(gè)函數(shù)式代入式中所有所有A的位置，則等式仍然成立。這一規(guī)則稱為代入規(guī)則。的位置，則等式仍然成立。這一規(guī)則稱為代入規(guī)則。例例：B (A + C) = BA+BC，用用A + D代替代替A A，得得B (A +D) +C = B(A +D) + BC = BA + BD + BC代入規(guī)則可以擴(kuò)展所有基本公式或定律的應(yīng)用范圍代入規(guī)則可以擴(kuò)展所有基本公式或定律的應(yīng)用范圍注意：遵守注意：遵守“括號(hào)、乘、加括號(hào)、乘、加”的運(yùn)算優(yōu)先次的運(yùn)算優(yōu)先次序序第7頁/共69頁對(duì)于任意一個(gè)邏輯表達(dá)式對(duì)于任意一個(gè)邏輯表達(dá)

6、式L L，若將其中所有的與（，若將其中所有的與（ ）換成或（）換成或（+ +），或（），或（+ +）換成與（換成與（ ）；）；原變量換為反變量，反變量換為原變量原變量換為反變量，反變量換為原變量；將；將1 1換成換成0 0，0 0換成換成1 1；則得到的結(jié)果就是原函數(shù)的反函數(shù)。則得到的結(jié)果就是原函數(shù)的反函數(shù)。2. 2. 反演規(guī)則：反演規(guī)則：)(1)(DCBADCB)(AL 0 CDBAL例例2.1.1 試求試求 的非函數(shù)的非函數(shù)解：按照反演規(guī)則，得解：按照反演規(guī)則，得 第8頁/共69頁CDCBAYCDCBAY)()(DCBBAYDCBBAY)(第9頁/共69頁LABAC 對(duì)于任何邏輯函數(shù)式，若

7、將其中的與（ ）換成或（+），或（+）換成與（）；并將1換成0，0換成1；那么，所得的新的函數(shù)式就是L的對(duì)偶式，記作 。 L()()LABAC例例: 邏輯函數(shù)邏輯函數(shù) 的對(duì)偶式為的對(duì)偶式為3. 3. 對(duì)偶規(guī)則：對(duì)偶規(guī)則： 當(dāng)某個(gè)邏輯恒等式成立時(shí)，則該恒等式兩側(cè)的對(duì)偶式也相等。這就是對(duì)偶規(guī)當(dāng)某個(gè)邏輯恒等式成立時(shí)，則該恒等式兩側(cè)的對(duì)偶式也相等。這就是對(duì)偶規(guī)則。則。利用對(duì)偶規(guī)則，可從已知公式中得到更多的運(yùn)算公式，例如吸收律。利用對(duì)偶規(guī)則，可從已知公式中得到更多的運(yùn)算公式，例如吸收律。第10頁/共69頁CBAYCBAYCDABY)(DCBAY第11頁/共69頁第12頁/共69頁 從邏輯問題概括出來的邏

8、輯函數(shù)式，從邏輯問題概括出來的邏輯函數(shù)式， 不一定是最簡不一定是最簡式。式。 化簡電路，化簡電路， 就是為了降低系統(tǒng)的成本，提高電路的就是為了降低系統(tǒng)的成本，提高電路的可靠性，可靠性， 以便用最少的門實(shí)現(xiàn)它們。以便用最少的門實(shí)現(xiàn)它們。BCBBABCACBACABF_FA B CA B CA B CBABBC1 & & & & & 2.1.3 邏輯函數(shù)的代數(shù)化簡法第13頁/共69頁將函數(shù)化簡后其函數(shù)式為F=AC+B只要兩個(gè)門就夠了。&AC1FB第14頁/共69頁“或或-與與”表達(dá)式表達(dá)式“與非與非-與非與非”表達(dá)式表達(dá)式 “與與- -或或- -非非”表達(dá)式表達(dá)式“或非或非或非或非” 表達(dá)式表達(dá)式

9、“與與- -或或” 表達(dá)式表達(dá)式 DCACL DC A C = )DC)(CA( )C+D()CA( DCCA 1 1、邏輯函數(shù)的最簡與、邏輯函數(shù)的最簡與- -或表達(dá)式或表達(dá)式第15頁/共69頁“與與- -或或” 表達(dá)式表達(dá)式 DCACL 在若干個(gè)邏輯關(guān)系相同的與在若干個(gè)邏輯關(guān)系相同的與- -或表達(dá)式中，或表達(dá)式中，將其中包含的將其中包含的與項(xiàng)數(shù)最少與項(xiàng)數(shù)最少，且每個(gè)，且每個(gè)與項(xiàng)中變量數(shù)與項(xiàng)中變量數(shù)最少最少的表達(dá)式稱為的表達(dá)式稱為最簡與最簡與- -或表達(dá)式或表達(dá)式。由以上分析可知，由以上分析可知，邏輯函數(shù)有很多種表達(dá)式邏輯函數(shù)有很多種表達(dá)式形式，但形式最簡潔的是與或表達(dá)式，因而也是形式，但形式

10、最簡潔的是與或表達(dá)式，因而也是最常用的。最常用的。第16頁/共69頁2、邏輯函數(shù)的化簡方法、邏輯函數(shù)的化簡方法 化簡的主要方法：化簡的主要方法：公式法（代數(shù)法）公式法（代數(shù)法）圖解法（卡諾圖法）圖解法（卡諾圖法）代數(shù)化簡法：代數(shù)化簡法： 運(yùn)用邏輯代數(shù)的基本定律和恒等式進(jìn)行化簡的方法。運(yùn)用邏輯代數(shù)的基本定律和恒等式進(jìn)行化簡的方法。 1AA并項(xiàng)法并項(xiàng)法: :CBA CBAL BA)CC(BA 第17頁/共69頁CABCBAYACBCBA)(BCDDCBDBCDCBY)()(DDBCDDCBBCCBBCCB)(第18頁/共69頁吸收法：吸收法：BAFEBCDABAL )(ABAA)(DCABABDC

11、ABABY)(DCDCABABAB第19頁/共69頁BCDCBABCAAY)(BCDCBABCAA)()1)(DCBABCABCA第20頁/共69頁ABBA 消去法消去法： BABAA CABAB CAB CBAAB)( CBCAABL A+AB=A+BCABABCCABACBBAACY1CBBAACCBAC 第21頁/共69頁)(2DBACCBBAACYBAAC EDCAEBADCBAY3EBADCBA第22頁/共69頁1 AA 配項(xiàng)法配項(xiàng)法： CA=AB CBCAABL CBAACAAB)( CBACABCA=AB )()(BCACACABAB 第23頁/共69頁DEBADBCACBADC

12、DBCBACY)(DEBADBCACBADCDBCBACDEBADBCADCDBCBACBAC)()(DEBADCDBACBACDCDBCBDEBCA)1 (DBCBA第24頁/共69頁)CC(DBADBA)DD(ABL DBADBA=AB )(DDBAAB BAAB BAAB BAAB CDBADCBAABDDBADABL 例例 已知邏輯函數(shù)表達(dá)式為已知邏輯函數(shù)表達(dá)式為要求：（要求：（1）最簡的與）最簡的與-或邏輯函數(shù)表達(dá)式，并畫出相應(yīng)的邏輯圖；（或邏輯函數(shù)表達(dá)式，并畫出相應(yīng)的邏輯圖；（2）僅）僅用與非門畫出最簡表達(dá)式的邏輯圖。用與非門畫出最簡表達(dá)式的邏輯圖。解：解：)第25頁/共69頁AB

13、 AB) B A L AB BA & & & & & 第26頁/共69頁CBACBA CBACBA CBACBA CBACBAL 例例 試對(duì)邏輯函數(shù)表達(dá)式試對(duì)邏輯函數(shù)表達(dá)式進(jìn)行變換，僅用或非門畫出該表達(dá)式的邏輯圖。進(jìn)行變換，僅用或非門畫出該表達(dá)式的邏輯圖。解：解： CBACBAL 第27頁/共69頁CBACBA B L CBA 1 1 1 A C CBA 1 1 1 第28頁/共69頁 解法1： 解法2：例例 化簡邏輯函數(shù)： BACBCBBAL第29頁/共69頁 由上例可知，邏輯函數(shù)的化簡結(jié)果不是唯一的。 公式化簡法評(píng)價(jià)：特點(diǎn)：目前尚無一套完整的方法，能否以最快的速度進(jìn)行化簡，與我們的經(jīng)驗(yàn)和對(duì)

14、公式掌握及運(yùn)用的熟練程度有關(guān)。在化簡一些較為復(fù)雜的邏輯函數(shù)時(shí)還需要一定的技巧和經(jīng)驗(yàn)；有時(shí)很難判定化簡結(jié)果是否最簡。優(yōu)點(diǎn)：變量個(gè)數(shù)不受限制。缺點(diǎn)：結(jié)果是否最簡有時(shí)不易判斷。第30頁/共69頁2.2 邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法2.2.2 邏輯函數(shù)的最小項(xiàng)表達(dá)式2.2.1 最小項(xiàng)的定義及性質(zhì)2.2.4 用卡諾圖化簡邏輯函數(shù)2.2.3 用卡諾圖表示邏輯函數(shù)第31頁/共69頁n個(gè)變量個(gè)變量X1, X2, , Xn的最小項(xiàng)是的最小項(xiàng)是n個(gè)因子的乘積，每個(gè)變量個(gè)因子的乘積，每個(gè)變量都以它的都以它的原變量原變量或或非變量非變量的形式在乘積項(xiàng)中出現(xiàn)，且僅出的形式在乘積項(xiàng)中出現(xiàn)，且僅出現(xiàn)一次。一

15、般現(xiàn)一次。一般n個(gè)變量的最小項(xiàng)應(yīng)有個(gè)變量的最小項(xiàng)應(yīng)有2n個(gè)。個(gè)。 BAACBA、 、A(B+C)等則不是最小項(xiàng)。等則不是最小項(xiàng)。例如，例如，A、B、C三個(gè)邏輯變量的最小項(xiàng)有（三個(gè)邏輯變量的最小項(xiàng)有（23）8個(gè)，即個(gè)，即 CBACBACBABCACBACBACABABC、1. 最小項(xiàng)的意義最小項(xiàng)的意義2.2 .1 最小項(xiàng)的定義及其性質(zhì)第32頁/共69頁對(duì)于變量的任一組取值，全體最小項(xiàng)之和為對(duì)于變量的任一組取值，全體最小項(xiàng)之和為1 1。對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使得它的值為對(duì)于任意一個(gè)最小項(xiàng)，只有一組變量取值使得它的值為1 1； 對(duì)于變量的任一組取值，任意兩個(gè)最小項(xiàng)的乘積為對(duì)于變量的任一

16、組取值，任意兩個(gè)最小項(xiàng)的乘積為0 0；CBABCACBACBACBACABABCCBAABC0 00 00 01 10 00 00 00 00 00 00 00 00 01 10 01 10 00 00 00 00 00 00 01 10 00 00 01 10 00 00 00 00 01 10 00 00 00 00 00 01 10 00 00 00 01 11 10 00 00 01 10 00 00 00 01 10 01 10 00 00 00 00 01 10 00 01 11 10 00 00 00 00 00 00 01 10 01 11 11 10 00 00 00 00

17、00 00 01 1三個(gè)變量的所有最小項(xiàng)的真值表三個(gè)變量的所有最小項(xiàng)的真值表 2、最小項(xiàng)的性質(zhì) 第33頁/共69頁3 3、最小項(xiàng)的編號(hào)、最小項(xiàng)的編號(hào) 三個(gè)變量的所有最小項(xiàng)的真值表三個(gè)變量的所有最小項(xiàng)的真值表 m0m1m2m3m4m5m6m7最小項(xiàng)的表示：通常用最小項(xiàng)的表示：通常用mi表示最小項(xiàng)，表示最小項(xiàng)，m 表示最小項(xiàng)表示最小項(xiàng), ,下標(biāo)下標(biāo)i為最小項(xiàng)編號(hào)。為最小項(xiàng)編號(hào)。 ABC0001000000000101000000010001000001000000100001100010000101000001001100000001011100000001CBABCACBACBACBACABAB

18、CCBA第34頁/共69頁 2.2.2 邏輯函數(shù)的最小項(xiàng)表達(dá)式 l 為為“與或與或”邏輯表達(dá)式；邏輯表達(dá)式； l 在在“與或與或”式中的每個(gè)乘積項(xiàng)都是最小項(xiàng)。式中的每個(gè)乘積項(xiàng)都是最小項(xiàng)。()L ABCABCABCABCABC邏輯函數(shù)的最小項(xiàng)表達(dá)式：邏輯函數(shù)的最小項(xiàng)表達(dá)式：第35頁/共69頁( , ,)()()L A B CAB CCA BB C例例1 1 將將( , , )L A B CABAC化成最小項(xiàng)表達(dá)式化成最小項(xiàng)表達(dá)式ABCABCABCABC= m7m6m3m5(7,6 3 5)m, ,第36頁/共69頁( , ,)()L A B CABABC AB 例例2 將將 化成最小項(xiàng)表達(dá)式化成

19、最小項(xiàng)表達(dá)式 a.去掉非號(hào)去掉非號(hào)()()L A,B,CABABCAB()AB AB CAB()()AB AB CABb.去括號(hào)去括號(hào)ABCABCAB()ABCABCAB CCABCABCABCABC3576(3,5,6,7)mmmmm第37頁/共69頁2.2.3 用卡諾圖表示邏輯函數(shù)1、卡諾圖的引出卡諾圖：將卡諾圖：將n變量的全部最小項(xiàng)都用小方塊表示，并使具有變量的全部最小項(xiàng)都用小方塊表示，并使具有邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰地排列起來，這樣邏輯相鄰的最小項(xiàng)在幾何位置上也相鄰地排列起來，這樣, ,所得到的圖形叫所得到的圖形叫n變量的卡諾圖。變量的卡諾圖。邏輯相鄰的最小項(xiàng)：如果兩個(gè)最小項(xiàng)

20、只有一個(gè)變量互為反變邏輯相鄰的最小項(xiàng)：如果兩個(gè)最小項(xiàng)只有一個(gè)變量互為反變量，那么，就稱這兩個(gè)最小項(xiàng)在邏輯上相鄰。量，那么，就稱這兩個(gè)最小項(xiàng)在邏輯上相鄰。如最小項(xiàng)如最小項(xiàng)m6=ABC、與與m7 =ABC 在邏輯上相在邏輯上相鄰鄰m7m6第38頁/共69頁0100011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m110001111000011110ABCD一變量卡諾圖一變量卡諾圖三變量卡諾圖三變量卡諾圖四變量卡諾圖四變量卡諾圖兩變量卡諾圖兩變量卡諾圖ABCDCBABCACBABCACBACBACBAABCCAB m0 m1 m2 m

21、3 m4 m5 m6 m7m0m1AALAAAL)(=m0+m1ABBABABAABL)(=m0+m1+m2+m3m0m1m2m3LABm2m314m104第39頁/共69頁0100011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m110001111000011110ABCD三變量卡諾圖三變量卡諾圖四變量卡諾圖四變量卡諾圖ACCCBABCACBABCACBACBACBAABCCAB m0 m1 m2 m3 m4 m5 m6 m7ADBB2、卡諾圖的特點(diǎn)卡諾圖的特點(diǎn):各小方格對(duì)應(yīng)于各變量不同的組各小方格對(duì)應(yīng)于各變量不同的組合，而且

22、上下左右在幾何上相鄰的方格內(nèi)只有一個(gè)合，而且上下左右在幾何上相鄰的方格內(nèi)只有一個(gè)因子有差別，這個(gè)重要特點(diǎn)成為卡諾圖化簡邏輯函因子有差別，這個(gè)重要特點(diǎn)成為卡諾圖化簡邏輯函數(shù)的主要依據(jù)數(shù)的主要依據(jù)。 第40頁/共69頁3. 已知邏輯函數(shù)畫卡諾圖已知邏輯函數(shù)畫卡諾圖 當(dāng)邏輯函數(shù)為最小項(xiàng)表達(dá)式時(shí)，在卡諾圖中找當(dāng)邏輯函數(shù)為最小項(xiàng)表達(dá)式時(shí)，在卡諾圖中找出和表達(dá)式中最小項(xiàng)對(duì)應(yīng)的小方格填上出和表達(dá)式中最小項(xiàng)對(duì)應(yīng)的小方格填上1，其余的小，其余的小方格填上方格填上0（有時(shí)也可用空格表示），就可以得到相（有時(shí)也可用空格表示），就可以得到相應(yīng)的卡諾圖。任何邏輯函數(shù)都等于其卡諾圖中為應(yīng)的卡諾圖。任何邏輯函數(shù)都等于其卡諾

23、圖中為1的的方格所對(duì)應(yīng)的最小項(xiàng)之和。方格所對(duì)應(yīng)的最小項(xiàng)之和。第41頁/共69頁例例1：畫出邏輯函數(shù)：畫出邏輯函數(shù)L(A, B, C, D)= m(0, 1, 2, 3, 4, 8, 10, 11, 14, 15)的卡諾圖的卡諾圖 1 1 1 1 1 0 0 0 0 0 1 1 1 0 1 1 10 11 01 00 CD 00 01 11 10 AB L 第42頁/共69頁( ,)()()()L A B C DABCD ABCD ABCD()()ABCDABCDLABCDABCDABCDABCDABCD例例2 畫出下式的卡諾圖畫出下式的卡諾圖 10 11 01 00 CD 00 01 11 1

24、0 AB L 0 00 00 00 00 0 1 1 1 1 1 1 1 1 1 1 1 解解1. 1. 將邏輯函數(shù)化為最小項(xiàng)表達(dá)式將邏輯函數(shù)化為最小項(xiàng)表達(dá)式2. 2. 填寫卡諾圖填寫卡諾圖 ),(m15131060第43頁/共69頁 2.2.4 用卡諾圖化簡邏輯函數(shù) 1 1、化簡的依據(jù)、化簡的依據(jù)DABDADBA DBACDBADCBA BDABCDADCBA m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 AB CD 00 01 11 10 00 01 11 10 ADABDDBA DADDA 1 AA相鄰項(xiàng)相加時(shí)，反復(fù)應(yīng)用，相鄰

25、項(xiàng)相加時(shí)，反復(fù)應(yīng)用， 公式，函數(shù)公式，函數(shù)表達(dá)式的項(xiàng)數(shù)和每項(xiàng)所含的因子數(shù)就會(huì)減小表達(dá)式的項(xiàng)數(shù)和每項(xiàng)所含的因子數(shù)就會(huì)減小.第44頁/共69頁2 2、化簡的步驟、化簡的步驟(4) 將所有包圍圈對(duì)應(yīng)的乘積項(xiàng)相加。將所有包圍圈對(duì)應(yīng)的乘積項(xiàng)相加。(1) 將邏輯函數(shù)寫成最小項(xiàng)表達(dá)式。將邏輯函數(shù)寫成最小項(xiàng)表達(dá)式。(2) 按最小項(xiàng)表達(dá)式填卡諾圖，凡式中包含了的最小項(xiàng)，按最小項(xiàng)表達(dá)式填卡諾圖，凡式中包含了的最小項(xiàng)，其對(duì)應(yīng)方格填其對(duì)應(yīng)方格填1，其余方格填，其余方格填0。(3) 合并最小項(xiàng)，即將相鄰的合并最小項(xiàng)，即將相鄰的1方格圈成一組方格圈成一組(包圍圈包圍圈)，每一組含，每一組含2n個(gè)方格，個(gè)方格，對(duì)應(yīng)每個(gè)包圍

26、圈寫成一個(gè)新的乘積項(xiàng)。包圍圈用虛線框表示。對(duì)應(yīng)每個(gè)包圍圈寫成一個(gè)新的乘積項(xiàng)。包圍圈用虛線框表示。第45頁/共69頁畫包圍圈時(shí)應(yīng)遵循的原則：畫包圍圈時(shí)應(yīng)遵循的原則： （1 1）包圍圈內(nèi)的方格數(shù)一定是）包圍圈內(nèi)的方格數(shù)一定是2n個(gè)，且包圍圈必須呈矩形。個(gè)，且包圍圈必須呈矩形。（2）循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。（3）同一方格可以被不同的包圍圈重復(fù)包圍多次，但新增的包圍圈中一定要有同一方格可以被不同的包圍圈重復(fù)包圍多次，但新增的包圍圈中一定要有原有包圍圈未曾包圍的方格。原有包圍圈未曾包圍的方格。（4） 一個(gè)包圍圈的方格數(shù)要盡可能多

27、一個(gè)包圍圈的方格數(shù)要盡可能多, ,包圍圈的數(shù)目要可能少。包圍圈的數(shù)目要可能少。 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 m0 m1 m3 m2 m4 m5 m7 m6 m12 m13 m15 m14 m8 m9 m11 m10 00 01 11 10 AB CD 00 01 11 10 第46頁/共69頁圈組技巧(防止多圈組的方法)： 先圈孤立的1； 再圈只有一種圈法的1； 最后圈大圈； 檢查：每個(gè)圈中至少有一個(gè)1未被其它圈圈過。第47頁/共69頁ABC第48頁/共6

28、9頁DBCBD第49頁/共69頁第50頁/共69頁DBBDL BD 例例 :用卡諾圖法化簡下列邏輯函數(shù)用卡諾圖法化簡下列邏輯函數(shù)（2）畫包圍圈合并最小項(xiàng)，得最簡與）畫包圍圈合并最小項(xiàng)，得最簡與-或表達(dá)式或表達(dá)式解：解：(1) 由由L 畫出卡諾圖畫出卡諾圖 m)D,C,B,A(L(0，2，5，7，8，10，13，15) L C 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 D A B DB 第51頁/共69頁 1 1 1 00 AB L 01 10 11 CD 11 00 00 01 10 011 1111111111110( , , ,)(0 3,5 7,811,1315)L

29、 A B C DmLDCBB例: 用卡諾圖化簡 1 1 1 00 AB L 01 10 11 CD 11 00 00 01 10 011 1111111111110CD圈圈0LBCDLDCB圈圈1第52頁/共69頁2.2.5 2.2.5 含無關(guān)項(xiàng)的邏輯函數(shù)及其化簡含無關(guān)項(xiàng)的邏輯函數(shù)及其化簡1 1、什么叫無關(guān)項(xiàng)、什么叫無關(guān)項(xiàng) 在真值表內(nèi)對(duì)應(yīng)于變量的某些取值下，函數(shù)的值可以是任意的，或者這些變量在真值表內(nèi)對(duì)應(yīng)于變量的某些取值下，函數(shù)的值可以是任意的，或者這些變量的取值根本不會(huì)出現(xiàn)，這些變量取值所對(duì)應(yīng)的最小項(xiàng)稱為的取值根本不會(huì)出現(xiàn)，這些變量取值所對(duì)應(yīng)的最小項(xiàng)稱為無關(guān)項(xiàng)或任意項(xiàng)無關(guān)項(xiàng)或任意項(xiàng)。1、填、

30、填卡諾圖時(shí)，在對(duì)應(yīng)的方格內(nèi)填任意符號(hào)卡諾圖時(shí)，在對(duì)應(yīng)的方格內(nèi)填任意符號(hào)“”。2、化簡時(shí)根據(jù)需要可將化簡時(shí)根據(jù)需要可將“”視為視為“1”，也可視為，也可視為“0”。第53頁/共69頁 0 0 0 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD L=A+BC+BD1、畫出邏輯函數(shù)的、畫出邏輯函數(shù)的卡諾圖卡諾圖BDBCA 0 0 0 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD 例例 試用卡諾圖化簡邏輯函數(shù)試用卡諾圖化簡邏輯函數(shù)L(5,6,7,8,9)(10,11,12,13,14,15)md化簡時(shí)可根據(jù)需要視為化簡時(shí)

31、可根據(jù)需要視為“1”也可也可視為視為“0”，使函數(shù)化到最簡，使函數(shù)化到最簡。2、化簡邏輯函數(shù)、化簡邏輯函數(shù)第54頁/共69頁例例: 要求設(shè)計(jì)一個(gè)邏輯電路，能夠判斷一位十進(jìn)制數(shù)是奇數(shù)要求設(shè)計(jì)一個(gè)邏輯電路，能夠判斷一位十進(jìn)制數(shù)是奇數(shù)還是偶數(shù)，當(dāng)十進(jìn)制數(shù)為奇數(shù)時(shí)，電路輸出為還是偶數(shù)，當(dāng)十進(jìn)制數(shù)為奇數(shù)時(shí)，電路輸出為1，當(dāng)十進(jìn)制，當(dāng)十進(jìn)制數(shù)為偶數(shù)時(shí)，電路輸出為數(shù)為偶數(shù)時(shí)，電路輸出為0。11111110110111001011101011001010001011100110101010010010011000101000100000LABCD解解:(1)列出真值表列出真值表(2)畫出卡諾圖畫出卡諾圖 0

32、1 1 0 0 1 1 0 0 1 L C D A B (3) 卡諾圖化簡卡諾圖化簡 D DL 第55頁/共69頁第56頁/共69頁 2.3.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則 2.3.2 變量的數(shù)據(jù)類型變量的數(shù)據(jù)類型 2.3.3 Verilog程序的基本結(jié)構(gòu)程序的基本結(jié)構(gòu) 2.3.4 邏輯功能的仿真與測(cè)試邏輯功能的仿真與測(cè)試2.3 硬件描述語言硬件描述語言Verilog HDL基礎(chǔ)基礎(chǔ)第57頁/共69頁硬件描述語言硬件描述語言HDL(Hardware Description Languag )類似于高級(jí)程序設(shè)計(jì)語言類似于高級(jí)程序設(shè)計(jì)語言. .它是一種以文本形式來描它是一種

33、以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言, ,用它可以表示用它可以表示邏輯電路圖、邏輯表達(dá)式，復(fù)雜數(shù)字邏輯系統(tǒng)所的邏邏輯電路圖、邏輯表達(dá)式，復(fù)雜數(shù)字邏輯系統(tǒng)所的邏輯功能。輯功能。HDL是高層次自動(dòng)化設(shè)計(jì)的起點(diǎn)和基礎(chǔ)是高層次自動(dòng)化設(shè)計(jì)的起點(diǎn)和基礎(chǔ).2.3 硬件描述語言Verilog HDL基礎(chǔ)第58頁/共69頁計(jì)算機(jī)對(duì)計(jì)算機(jī)對(duì)HDL的處理的處理: :邏輯綜合邏輯綜合 是指從是指從HDL描述的數(shù)字邏輯電路模型中導(dǎo)出電路基本元件列表以及描述的數(shù)字邏輯電路模型中導(dǎo)出電路基本元件列表以及元件之間的連接關(guān)系（常稱為門級(jí)網(wǎng)表）的過程。類似對(duì)高級(jí)程序語言設(shè)計(jì)進(jìn)行編元件之間

34、的連接關(guān)系（常稱為門級(jí)網(wǎng)表）的過程。類似對(duì)高級(jí)程序語言設(shè)計(jì)進(jìn)行編譯產(chǎn)生目標(biāo)代碼的過程譯產(chǎn)生目標(biāo)代碼的過程. .產(chǎn)生門級(jí)元件及其連接關(guān)系的數(shù)據(jù)庫，根據(jù)這個(gè)數(shù)據(jù)庫可以產(chǎn)生門級(jí)元件及其連接關(guān)系的數(shù)據(jù)庫，根據(jù)這個(gè)數(shù)據(jù)庫可以制作出集成電路或印刷電路板制作出集成電路或印刷電路板PCB。邏輯仿真邏輯仿真 是指用計(jì)算機(jī)仿真軟件對(duì)數(shù)字邏輯電路的結(jié)構(gòu)和行為進(jìn)行預(yù)測(cè)是指用計(jì)算機(jī)仿真軟件對(duì)數(shù)字邏輯電路的結(jié)構(gòu)和行為進(jìn)行預(yù)測(cè). .仿真器仿真器對(duì)對(duì)HDL描述進(jìn)行解釋，以文本形式或時(shí)序波形圖形式給出電路的輸出。在仿真期間如描述進(jìn)行解釋，以文本形式或時(shí)序波形圖形式給出電路的輸出。在仿真期間如發(fā)現(xiàn)設(shè)計(jì)中存在錯(cuò)誤，就再要對(duì)發(fā)現(xiàn)設(shè)計(jì)

35、中存在錯(cuò)誤，就再要對(duì)HDL描述進(jìn)行及時(shí)的修改。描述進(jìn)行及時(shí)的修改。第59頁/共69頁2.3.1 Verilog語言的基本語法規(guī)則語言的基本語法規(guī)則為對(duì)數(shù)字電路進(jìn)行描述（常稱為建模），為對(duì)數(shù)字電路進(jìn)行描述（常稱為建模），Verilog語言規(guī)定語言規(guī)定了一套完整的語法結(jié)構(gòu)。了一套完整的語法結(jié)構(gòu)。1間隔符間隔符: Verilog 的間隔符主要起分隔文本的作用，可以使文本錯(cuò)落有致，便的間隔符主要起分隔文本的作用，可以使文本錯(cuò)落有致，便于閱讀與修改。于閱讀與修改。間隔符包括空格符（間隔符包括空格符（bb）、）、TAB 鍵（鍵（tt）、換行符（）、換行符（nn）及換頁符。）及換頁符。2注釋符注釋符: :注

36、釋只是為了改善程序的可讀性，在編譯時(shí)不起作用。注釋只是為了改善程序的可讀性，在編譯時(shí)不起作用。多行注釋符多行注釋符( (用于寫多行注釋用于寫多行注釋): /): /* * - - * */ /；單行注釋符單行注釋符 : :以以/開始到行尾結(jié)束為注釋文字。開始到行尾結(jié)束為注釋文字。第60頁/共69頁為了表示數(shù)字邏輯電路的邏輯狀態(tài)，為了表示數(shù)字邏輯電路的邏輯狀態(tài)，Verilog語言規(guī)定了語言規(guī)定了4 4種基本的邏輯值。種基本的邏輯值。 0邏輯0、邏輯假 1邏輯1、邏輯真 x或X不確定的值（未知狀態(tài)） z或Z高阻態(tài)標(biāo)識(shí)符標(biāo)識(shí)符: :給對(duì)象（如模塊名、電路的輸入與輸出端口、變量等）取名所用給對(duì)象（如模

37、塊名、電路的輸入與輸出端口、變量等）取名所用的字符串。以英文字母或下劃線開始的字符串。以英文字母或下劃線開始如如，clk、counter8、_net、bus_A 。關(guān)鍵詞關(guān)鍵詞: :是是Verilog語言本身規(guī)定的特殊字符串，用來定義語言的結(jié)構(gòu)。例語言本身規(guī)定的特殊字符串，用來定義語言的結(jié)構(gòu)。例如，如，module、endmodule、input、output、wire、reg、and等都是關(guān)等都是關(guān)鍵詞。鍵詞。關(guān)鍵詞都是小寫，關(guān)鍵詞都是小寫，關(guān)鍵詞不能作為標(biāo)識(shí)符使用關(guān)鍵詞不能作為標(biāo)識(shí)符使用 。4邏輯值集合邏輯值集合3標(biāo)識(shí)符和關(guān)鍵詞標(biāo)識(shí)符和關(guān)鍵詞第61頁/共69頁5常量及其表示常量及其表示實(shí)數(shù)

38、型常量實(shí)數(shù)型常量十進(jìn)制記數(shù)法十進(jìn)制記數(shù)法 如：如： 0.10.1、2.02.0、5.675.67科學(xué)記數(shù)法科學(xué)記數(shù)法 如如: : 23_5.1e2、5E4 23510.0、 0.0005Verilog允許用參數(shù)定義語句定義一個(gè)標(biāo)識(shí)符來代表一個(gè)常量，稱為符號(hào)常量。定義的格允許用參數(shù)定義語句定義一個(gè)標(biāo)識(shí)符來代表一個(gè)常量，稱為符號(hào)常量。定義的格式為：式為：parameter 參數(shù)名參數(shù)名1 1常量表達(dá)式常量表達(dá)式1 1，參數(shù)名，參數(shù)名2 2常量表達(dá)式常量表達(dá)式2 2，；如；如 parameter BIT=1, BYTE=8, PI=3.14;6字符串字符串: :字符串是雙撇號(hào)內(nèi)的字符序列字符串是雙撇

39、號(hào)內(nèi)的字符序列常量常量十進(jìn)制數(shù)的形式的表示方法十進(jìn)制數(shù)的形式的表示方法: :表示有符號(hào)表示有符號(hào)常量常量例如：例如：3030、2 2帶基數(shù)的形式的表示方法帶基數(shù)的形式的表示方法: : 表示表示常量常量格式為：格式為： 整數(shù)型整數(shù)型例如：例如：3b101、5o37、8he3，8b1001_0011 第62頁/共69頁2.3.2 變量的數(shù)據(jù)類型變量的數(shù)據(jù)類型1 1線網(wǎng)類型線網(wǎng)類型: :是指輸出始終根據(jù)輸入的變化而更新其值的變量是指輸出始終根據(jù)輸入的變化而更新其值的變量, ,它一般指的它一般指的是硬件電路中的各種物理連接是硬件電路中的各種物理連接. . 例例:wire L; / /將上述電路的輸出信

40、號(hào)將上述電路的輸出信號(hào)L L聲明為網(wǎng)絡(luò)型變量聲明為網(wǎng)絡(luò)型變量 wire 7:0 data bus; / /聲明一個(gè)聲明一個(gè)8-bit8-bit寬的網(wǎng)絡(luò)型總線變量寬的網(wǎng)絡(luò)型總線變量常用的網(wǎng)絡(luò)類型由關(guān)鍵詞常用的網(wǎng)絡(luò)類型由關(guān)鍵詞wire定義定義wire型變量的定義格式如下：型變量的定義格式如下：wire n-1:0 n-1:0 變量名變量名1 1，變量名，變量名2 2，變量名，變量名n；變量寬度變量寬度例例: :網(wǎng)絡(luò)型變量網(wǎng)絡(luò)型變量L的值由與門的驅(qū)動(dòng)信號(hào)的值由與門的驅(qū)動(dòng)信號(hào)a a和和b b所決定，所決定，即即La&b。a、b的值發(fā)生變化，線網(wǎng)的值發(fā)生變化，線網(wǎng)L L的值會(huì)立即的值會(huì)立即跟著變化。跟著

41、變化。 & b a L 第63頁/共69頁寄存器型變量對(duì)應(yīng)的是具有狀態(tài)保持作用的電等路元件寄存器型變量對(duì)應(yīng)的是具有狀態(tài)保持作用的電等路元件, ,如觸發(fā)器寄存器。寄存器如觸發(fā)器寄存器。寄存器型變量只能在型變量只能在initial或或always內(nèi)部被賦值。內(nèi)部被賦值。2、寄存器型寄存器型寄存器類型功能說明reg常用的寄存器型變量integer32位帶符號(hào)的整數(shù)型變量real64位帶符號(hào)的實(shí)數(shù)型變量，time64位無符號(hào)的時(shí)間變量4種種寄存器類型的變量寄存器類型的變量例：例： reg clock；/定義一個(gè)定義一個(gè)1位寄存器變量位寄存器變量 reg 3:0 counter; /定義一個(gè)定義一個(gè)4位位寄存器變量寄存器變量抽象描述抽象描述, ,不對(duì)應(yīng)具體不對(duì)應(yīng)具體硬件硬件第64頁/共69頁2、每個(gè)模塊先要進(jìn)行端口的定義，并說明輸入每個(gè)模塊先要進(jìn)行端口的定義，并說明輸入（input)和輸出和輸