ARM流水線(xiàn)MMUCache

1、1 第二章第二章 ARMARM微處理器硬件結(jié)構(gòu)微處理器硬件結(jié)構(gòu) 本章主要內(nèi)容：計(jì)算機(jī)體系結(jié)構(gòu)分類(lèi)ARM版本及系列ARM處理器結(jié)構(gòu)存儲(chǔ)系統(tǒng)機(jī)制2 計(jì)算機(jī)體系結(jié)構(gòu)計(jì)算機(jī)體系結(jié)構(gòu)1.馮諾依曼結(jié)構(gòu)3 計(jì)算機(jī)體系結(jié)構(gòu)計(jì)算機(jī)體系結(jié)構(gòu)2. 哈佛體系結(jié)構(gòu) 4 ARM簡(jiǎn)介簡(jiǎn)介 ARM（Advanced RISC Machines）系列微處理器，采用的ARM技術(shù)知識(shí)產(chǎn)權(quán)（IP）核都是由ARM公司提供的。 ARM公司本身不生產(chǎn)芯片，轉(zhuǎn)讓設(shè)計(jì)許可，由合作公司生產(chǎn)各具特色的芯片。 ARM32位體系結(jié)構(gòu)目前被公認(rèn)為是嵌入式應(yīng)用領(lǐng)域領(lǐng)先的32位嵌入式RISC微處理器結(jié)構(gòu)。從版本1到版本6，ARM體系的指令集功能不斷擴(kuò)大。

2、5 ARM版本版本 1V1版架構(gòu) 該版架構(gòu)只在原型機(jī)ARM1出現(xiàn)過(guò)，沒(méi)有用于商業(yè)產(chǎn)品。其基本性能有: 基本的數(shù)據(jù)處理指令（無(wú)乘法）； 基于字節(jié)、半字和字的Load/Store指令; 轉(zhuǎn)移指令，包括子程序調(diào)用及鏈接指令； 供操作系統(tǒng)使用的軟件中斷指令SWI； 尋址空間：64MB（226）。 6 ARM版本版本2V2版架構(gòu) 該版架構(gòu)對(duì)V1版進(jìn)行了擴(kuò)展，例如ARM2和ARM3（V2a）架構(gòu)，版本2a是版本2的變種，ARM3芯片采用了版本2a。V2版架構(gòu)與版本V1相比，增加了以下功能：乘法和乘加指令；支持協(xié)處理器操作指令；快速中斷模式；SWP/SWPB的最基本存儲(chǔ)器與寄存器交換指令;尋址空間：64MB

3、。 7 ARM版本版本3V3版架構(gòu) V3版架構(gòu)對(duì)ARM體系結(jié)構(gòu)作了較大的改動(dòng)： 尋址空間增至32位（4GB）； 當(dāng)前程序狀態(tài)信息從原來(lái)的R15寄存器移到當(dāng)前程序狀態(tài)寄存器CPSR中（Current Program Status Register）; 增加了程序狀態(tài)保存寄存器SPSR（Saved Program Status Register）； 增加了中止（Abort）和未定義2種處理器模式； 增加了MRS/MSR指令，以訪問(wèn)新增的CPSR/SPSR寄存器； 增加了從異常處理返回的指令功能。8 ARM版本版本4V4版架構(gòu) V4版架構(gòu)在V3版上作了進(jìn)一步擴(kuò)充，V4版架構(gòu)是目前應(yīng)用最廣的ARM體系

4、結(jié)構(gòu)，ARM7、ARM8、ARM9和StrongARM都采用該架構(gòu)。指令集中增加了以下功能： 符號(hào)化和非符號(hào)化半字及符號(hào)化字節(jié)的存/取指令； 增加了16位Thumb指令集； 完善了軟件中斷SWI指令的功能； 處理器系統(tǒng)模式引進(jìn)特權(quán)方式時(shí)使用用戶(hù)寄存器操作; 把一些未使用的指令空間捕獲為未定義指令。9 ARM版本版本5V5版架構(gòu) V5版架構(gòu)是在V4版基礎(chǔ)上增加了一些新的指令，ARM10和Xscale都采用該版架構(gòu)。這些新增命令有： 帶有鏈接和交換的轉(zhuǎn)移BLX指令； 計(jì)數(shù)前導(dǎo)零CLZ指令； BRK中斷指令； 增加了數(shù)字信號(hào)處理指令（V5TE版）； 為協(xié)處理器增加更多可選擇的指令。10 ARM版本版

5、本6V6版架構(gòu) V6版架構(gòu)是2001年發(fā)布的，首先在2002年春季發(fā)布的ARM11處理器中使用。此架構(gòu)在V5版基礎(chǔ)上增加了以下功能： THUMBTM：35%代碼壓縮； DSP擴(kuò)充：高性能定點(diǎn)DSP功能； JazelleTM：Jova性能優(yōu)化，可提高8倍； Media擴(kuò)充：音/視頻性能優(yōu)化，可提高4倍。11 ARM處理器系列處理器系列ARM7系列ARM9系列ARM9E系列ARM10E系列SecurCore系列Inter的XscaleInter的StrongARM12 ARM處理器結(jié)構(gòu)處理器結(jié)構(gòu)從一下四個(gè)方面介紹：ARM和Thumb狀態(tài) RISC技術(shù)流水線(xiàn)技術(shù)超標(biāo)量執(zhí)行 13 ARM和和Thumb

6、狀態(tài)狀態(tài) qV4版以后有：32位ARM指令集16位Thumb指令集，功能是ARM指令集的功能子集。qARM7TDMI核以后，T變種的ARM微處理器有兩種工作狀態(tài)：ARM狀態(tài)Thumb狀態(tài)。14 ARM與與Thumb狀態(tài)轉(zhuǎn)換狀態(tài)轉(zhuǎn)換 在程序的執(zhí)行過(guò)程中，微處理器可以隨時(shí)在兩種工作狀態(tài)之間切換，并且該轉(zhuǎn)變不影響處理器的工作模式和相應(yīng)寄存器中的內(nèi)容。 進(jìn)入Thumb狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位（位0）為1時(shí)，執(zhí)行BX指令。 進(jìn)入ARM狀態(tài)：當(dāng)操作數(shù)寄存器的狀態(tài)位（位0）為0時(shí)，執(zhí)行BX指令。15 RISC技術(shù)技術(shù) RISC體系結(jié)構(gòu)基本特點(diǎn)：大多數(shù)指令只需要執(zhí)行簡(jiǎn)單和基本的功能，其執(zhí)行過(guò)程在一個(gè)機(jī)器周

7、期內(nèi)完成。只保留加載/存儲(chǔ)指令。操作數(shù)由加載/存儲(chǔ)指令從存儲(chǔ)器取出放寄存器內(nèi)操作。芯片邏輯不采用或少采用微碼技術(shù)，而采用硬布線(xiàn)邏輯。減少指令數(shù)和尋址方式。 指令格式固定，指令譯碼簡(jiǎn)化。優(yōu)化編譯。 16 RISC技術(shù)技術(shù)ARM體系結(jié)構(gòu)還采用了一些特別的技術(shù)：所有的指令都可根據(jù)前面的執(zhí)行結(jié)果決定是否被執(zhí)行，提高了指令的執(zhí)行效率。可用Load/Store指令批量傳輸數(shù)據(jù)，以提高數(shù)據(jù)的傳輸效率。可在一條數(shù)據(jù)處理指令中同時(shí)完成邏輯處理和移位處理。17 流水線(xiàn)技術(shù)流水線(xiàn)技術(shù)1ARM的3級(jí)流水線(xiàn) 18 流水線(xiàn)技術(shù)流水線(xiàn)技術(shù)多周期ARM指令的3級(jí)流水線(xiàn)操作 19 流水線(xiàn)技術(shù)流水線(xiàn)技術(shù)2ARM的流水線(xiàn)設(shè)計(jì)問(wèn)題

8、（1）縮短程序執(zhí)行時(shí)間: 提高時(shí)鐘頻率fclk減少每條指令的平均時(shí)鐘周期數(shù)CPI （2）解決流水線(xiàn)相關(guān):結(jié)構(gòu)相關(guān) 數(shù)據(jù)相關(guān) 控制相關(guān) 20 流水線(xiàn)技術(shù)流水線(xiàn)技術(shù)3ARM的5級(jí)流水線(xiàn) ARM9和StrongARM架構(gòu)都采用了5級(jí)流水線(xiàn).增加了I-Cache和D-Cache，把存儲(chǔ)器的取指與數(shù)據(jù)存取分開(kāi)；增加了數(shù)據(jù)寫(xiě)回的專(zhuān)門(mén)通路和寄存器； 把指令的執(zhí)行過(guò)程分割為5部分: 取指-指令譯碼-執(zhí)行-數(shù)據(jù)緩存-寫(xiě)回 21 超標(biāo)量執(zhí)行超標(biāo)量執(zhí)行 通過(guò)重復(fù)設(shè)置多套指令執(zhí)行部件，同時(shí)處理并完成多條指令，實(shí)現(xiàn)并行操作，來(lái)達(dá)到提高處理速度的目的。所有ARM內(nèi)核，包括流行的ARM7、ARM9和ARM11等，都是單周期

9、指令機(jī)。ARM公司下一代處理器將是每周期能處理多重指令的超標(biāo)量機(jī)。但是：超標(biāo)量處理器在執(zhí)行的過(guò)程中必須動(dòng)態(tài)地檢查指令相關(guān)性如果代碼中有分支指令；我們必須將分支被執(zhí)行和分支不被執(zhí)行這兩種情況分開(kāi)考慮計(jì)算執(zhí)行時(shí)間幾乎是不可能的；計(jì)算執(zhí)行時(shí)間幾乎是不可能的。 22 存儲(chǔ)器部件的分類(lèi)存儲(chǔ)器部件的分類(lèi) n按在系統(tǒng)中的地位分類(lèi)： “主存儲(chǔ)器”(Main Memory, 簡(jiǎn)稱(chēng)內(nèi)存或主存) “輔助存儲(chǔ)器”(Auxiliary Memory,Secondary Memory,簡(jiǎn)稱(chēng)輔存或外存) n按存儲(chǔ)介質(zhì)分類(lèi)：磁存儲(chǔ)器(Magnetic Memory)，半導(dǎo)體集成電路存儲(chǔ)器(通常稱(chēng)為半導(dǎo)體存儲(chǔ)器)，光存儲(chǔ)器(O

10、ptical Memory)，激光光盤(pán)存儲(chǔ)器(Laser Optical Disk)n按信息存取方式分類(lèi)：隨機(jī)存取存儲(chǔ)器RAM只讀存儲(chǔ)器ROM 23 存儲(chǔ)器的組織和結(jié)構(gòu)存儲(chǔ)器的組織和結(jié)構(gòu) n嵌入式存儲(chǔ)器一般采用存儲(chǔ)密度較大的存儲(chǔ)器芯片，典型的嵌入式存儲(chǔ)器系統(tǒng)由ROM、RAM、EPROM等組成。 24 常用的存儲(chǔ)器常用的存儲(chǔ)器n隨機(jī)存儲(chǔ)器（RAM） 靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） n只讀存儲(chǔ)器（ROM），它在嵌入式系統(tǒng)中非常有用，因?yàn)樵S多代碼或數(shù)據(jù)不隨時(shí)間改變。 工廠編程的只讀存儲(chǔ)器現(xiàn)場(chǎng)可編程只讀存儲(chǔ)器 25 存儲(chǔ)器的性能存儲(chǔ)器的性能 大容量、高速度、低價(jià)格是評(píng)價(jià)存儲(chǔ)器性能

11、的三個(gè)主要指標(biāo)，也是存儲(chǔ)體系設(shè)計(jì)的主要目標(biāo)。 容量：SwWlm。其中W為存儲(chǔ)體的字長(zhǎng)(單位為位或字節(jié))，l為單個(gè)存儲(chǔ)體的字?jǐn)?shù)，m為并行工作的存儲(chǔ)體個(gè)數(shù)。 速度：m個(gè)存儲(chǔ)體并行工作時(shí)，可達(dá)到的最大頻率寬度為BmWmTM 。其中TM是連續(xù)起動(dòng)一個(gè)存儲(chǔ)器所必要的時(shí)間間隔，TMTA。Bm是連續(xù)提供數(shù)據(jù)的速率。價(jià)格：具有SM位的存儲(chǔ)器，每位價(jià)格表示為c=CSm。其中C是總價(jià)格。26 存儲(chǔ)體系的組成存儲(chǔ)體系的組成單體單字存儲(chǔ)器單體多字存儲(chǔ)器 多體單字交叉存取存儲(chǔ)器多體多字交叉存取存儲(chǔ)器一般把這些能并行讀出多個(gè)CPU字的單體多字和多體單字及多體多字的交叉存取系統(tǒng)，統(tǒng)稱(chēng)為并行主存系統(tǒng)。 27 存儲(chǔ)體系的形式存

12、儲(chǔ)體系的形式 (a)兩級(jí)存儲(chǔ)器層次結(jié)構(gòu) (b)三級(jí)存儲(chǔ)器層次結(jié)構(gòu) 28 總線(xiàn)結(jié)構(gòu)總線(xiàn)結(jié)構(gòu)n1.總線(xiàn)協(xié)議 :四周期握手協(xié)議 29 總線(xiàn)結(jié)構(gòu)總線(xiàn)結(jié)構(gòu)n2.總線(xiàn)讀寫(xiě) 30 總線(xiàn)結(jié)構(gòu)總線(xiàn)結(jié)構(gòu)3總線(xiàn)的時(shí)序圖31 總線(xiàn)結(jié)構(gòu)總線(xiàn)結(jié)構(gòu)4直接內(nèi)存訪問(wèn)（DMA） 32 總線(xiàn)結(jié)構(gòu)總線(xiàn)結(jié)構(gòu)5系統(tǒng)總線(xiàn)配置 多總線(xiàn)系統(tǒng)33 ARM存儲(chǔ)數(shù)據(jù)類(lèi)型存儲(chǔ)數(shù)據(jù)類(lèi)型ARM處理器支持以下六種數(shù)據(jù)類(lèi)型： 8位有符號(hào)和無(wú)符號(hào)字節(jié)。16位有符號(hào)和無(wú)符號(hào)半字，以2字節(jié)的邊界對(duì)齊。32位有符號(hào)和無(wú)符號(hào)字，以4字節(jié)的邊界對(duì)齊。34 ARM存儲(chǔ)格式存儲(chǔ)格式 大端存儲(chǔ)模式 小端存儲(chǔ)模式（缺省）35 存儲(chǔ)器接口存儲(chǔ)器接口1.存儲(chǔ)周期的基本類(lèi)型：空閑周期

13、非順序周期順序周期協(xié)處理器寄存器傳送周期 36 存儲(chǔ)器接口存儲(chǔ)器接口2.ARM的總線(xiàn)接口信號(hào)分成4類(lèi)(以ARM7TDMI為例說(shuō)明):時(shí)鐘和時(shí)鐘控制信號(hào)：MCLK、ECLK、nRESET、nWAIT。地址類(lèi)信號(hào)：A31.0、nRW、MAS1.0、nOPC、nTRANS、LOCK、TBIT。存儲(chǔ)器請(qǐng)求信號(hào)：nMREQ、SEQ。數(shù)據(jù)時(shí)序信號(hào)：D31.0、DIN31.0、DOUT31.0、ABORT、BL3.0。37 存儲(chǔ)器接口存儲(chǔ)器接口3. ARM的總線(xiàn)接口可以實(shí)現(xiàn)4種不同類(lèi)型的總線(xiàn)周期。38 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器1.分類(lèi)：統(tǒng)一Cache VS 獨(dú)立的數(shù)據(jù)/程序Cache寫(xiě)通cache VS

14、 寫(xiě)回cache讀操作分配cache VS 寫(xiě)操作分配cache39 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器2.工作原理:40 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器3.地址映像和變換方式:全相聯(lián)地址映像和變換組相聯(lián)地址映像和變換直接映像和變換 41 高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器4.Cache的替換算法:輪轉(zhuǎn)法隨機(jī)替換算法 42 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU1.在ARM系統(tǒng)中，存儲(chǔ)管理單元MMU主要完成工作：虛擬存儲(chǔ)空間到物理存儲(chǔ)空間的映射。在ARM中采用了頁(yè)式虛擬存儲(chǔ)管理。存儲(chǔ)器訪問(wèn)權(quán)限的控制。 設(shè)置虛擬存儲(chǔ)空間的緩沖的特性。43 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (1)2.存儲(chǔ)訪問(wèn)過(guò)程使能MMU時(shí)存儲(chǔ)訪問(wèn)過(guò)程

15、 ：44 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (2)禁止MMU時(shí)存儲(chǔ)訪問(wèn)過(guò)程： 先要確定芯片是否支持cache和write buffer。如果芯片規(guī)定當(dāng)禁止MMU時(shí)禁止cache和write buffer，則存儲(chǔ)訪問(wèn)將不考慮C和B控制位。如果芯片規(guī)定當(dāng)禁止MMU時(shí)可以使能cache和write buffer，則數(shù)據(jù)訪問(wèn)時(shí)，C=0,B=0；指令讀取時(shí)，如果使用分開(kāi)的TLB，那么C=1，如果使用統(tǒng)一的TLB，那么C=0。 存儲(chǔ)訪問(wèn)不進(jìn)行權(quán)限控制，MMU也不會(huì)產(chǎn)生存儲(chǔ)訪問(wèn)中止信號(hào)。 所有的物理地址和虛擬地址相等，即使用平板存儲(chǔ)模式。45 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (1)3. MMU中的地址變換過(guò)程

16、:通過(guò)兩級(jí)頁(yè)表實(shí)現(xiàn)。a)一級(jí)頁(yè)表中包含有以段為單位的地址變換條目以及指向二級(jí)頁(yè)表的指針。一級(jí)頁(yè)表是實(shí)現(xiàn)的地址映射粒度較大。以段為單位的地址變換過(guò)程只需要一級(jí)頁(yè)表。b)二級(jí)頁(yè)表中包含有以大頁(yè)和小頁(yè)為單位的地址變換條目。有一種類(lèi)型的二級(jí)頁(yè)表還包含有以極小頁(yè)為單位的地址變換條目。以頁(yè)為單位的地址變換過(guò)程需要二級(jí)頁(yè)表。 46 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (2)一級(jí)頁(yè)表的地址變換過(guò)程 :47 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (1)4.一級(jí)描述符: 從頁(yè)表中得到的相應(yīng)地址變換條目稱(chēng)為一級(jí)描述符。它定義了與之相應(yīng)的1M存儲(chǔ)空間是如何映射的。一級(jí)描述符的位1:0定義了該一級(jí)描述符的類(lèi)型，共有4種格式的一級(jí)

17、描述符： 48 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (2)1)粗粒度頁(yè)表描述符：當(dāng)一級(jí)描述符的位1.0為0b01（0b代表二進(jìn)制）時(shí)，該一級(jí)描述符中包含了粗粒度的二級(jí)頁(yè)表的物理地址，這種一級(jí)描述符稱(chēng)為粗粒度頁(yè)表描述符。它的格式和各個(gè)字段的含義如下： 49 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (3)由粗粒度頁(yè)表描述符獲取二級(jí)描述符的過(guò)程 ：50 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (4)2）段描述符：當(dāng)一級(jí)描述符的位1:0為0b10時(shí)，該一級(jí)描述符為段描述符，它的格式和各個(gè)字段的含義如下：51 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (5)基于段的地址變換過(guò)程 ：52 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (6)3）細(xì)粒

18、度頁(yè)表描述符：當(dāng)一級(jí)描述符的位1:0為0b11時(shí)，該一級(jí)描述符中包含了細(xì)粒度的二級(jí)頁(yè)表的物理地址，稱(chēng)為細(xì)粒度頁(yè)表描述符。它的格式和各個(gè)字段的含義如下：53 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU (7)由細(xì)粒度頁(yè)表描述符獲取二級(jí)描述符的過(guò)程 54 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU 5.MMU中的存儲(chǔ)訪問(wèn)權(quán)限控制55 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU 6. MMU中的域（Domain） MMU中的域指的是一些段、大頁(yè)或者小頁(yè)的集合。ARM支持最多16個(gè)域，每個(gè)域的訪問(wèn)控制特性都是由CP15中的寄存器C3中的兩位來(lái)控制的。這兩位的字段編碼和含義： 56 存儲(chǔ)管理單元存儲(chǔ)管理單元MMU 7.快速上下文切換技術(shù) 快速上下文切換