mulitism簡(jiǎn)易教程第8章

1、第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.1 數(shù)字邏輯電路的創(chuàng)建8.2 全加器及其應(yīng)用8.3 譯碼器及其應(yīng)用8.4 數(shù)據(jù)選擇器及其應(yīng)用8.5 組合邏輯電路的冒險(xiǎn)現(xiàn)象8.6 觸發(fā)器8.7 同步時(shí)序電路分析及設(shè)計(jì)8.8 集成異步計(jì)數(shù)器及其應(yīng)用8.9 集成同步計(jì)數(shù)器及其應(yīng)用8.10 移位寄存器及其應(yīng)用8.11 電阻網(wǎng)絡(luò)DAC設(shè)計(jì)8.12 555定時(shí)器及其應(yīng)用8.13 數(shù)字電路綜合設(shè)計(jì)數(shù)字鐘8.14 數(shù)字電路綜合設(shè)計(jì)數(shù)字式搶答器8.15 數(shù)字電路綜合設(shè)計(jì)數(shù)字頻率計(jì)習(xí)題 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.1 數(shù)字邏輯電路的創(chuàng)建數(shù)

2、字邏輯電路的創(chuàng)建 1創(chuàng)建數(shù)字邏輯電路創(chuàng)建數(shù)字邏輯電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中非門7404N芯片，單擊OK確認(rèn)。這時(shí)會(huì)出現(xiàn)圖8-1所示窗口，該窗口表示7404N這個(gè)芯片里有六個(gè)功能完全相同的非門，可以選用Section A、B、C、D、E、F六個(gè)非門中的任何一個(gè)。單擊任何一個(gè)即可選定一個(gè)非門，若不用時(shí)單擊Cancel。(2) 同理，在元(器)件庫中單擊TTL，再單擊74系列，選中或門7432N和與非門7400N芯片。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (3) 在儀器庫中單擊Logic converter(邏輯轉(zhuǎn)換儀)，這時(shí)會(huì)出現(xiàn)一個(gè)儀器，拖到指定位置

3、點(diǎn)擊即可。(4) 輸入信號(hào)接邏輯轉(zhuǎn)換儀的輸入端A，B，C，輸出信號(hào)接邏輯轉(zhuǎn)換儀的輸出端(OUT)。連接電路如圖8-2所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 A : BXLC1U1A123U2A123U2B456 & 7400N2U3A1U2C9108 1 7404N & 7400N & 7400N 1 7432N圖8-2 數(shù)字邏輯電路 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2用邏輯轉(zhuǎn)換儀得到圖用邏輯轉(zhuǎn)換儀得到圖8-2所示電路的真值表所示電路的真值表雙擊邏輯轉(zhuǎn)換儀，再點(diǎn)擊，則電路轉(zhuǎn)換到真值表，得到電路的真值表如圖8-3所示。 第8章 Multis

4、im在數(shù)字邏輯電路中的應(yīng)用 圖8-3 數(shù)字邏輯電路的真值表 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3用邏輯轉(zhuǎn)換儀對(duì)圖用邏輯轉(zhuǎn)換儀對(duì)圖8-2所示電路直接進(jìn)行邏輯函數(shù)的所示電路直接進(jìn)行邏輯函數(shù)的化簡(jiǎn)以得出最簡(jiǎn)表達(dá)式化簡(jiǎn)以得出最簡(jiǎn)表達(dá)式雙擊邏輯轉(zhuǎn)換儀，再點(diǎn)擊，則真值表轉(zhuǎn)換到最簡(jiǎn)表達(dá)式，得到電路的最簡(jiǎn)表達(dá)式，如圖8-4中最下面一行所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-4 最簡(jiǎn)表達(dá)式 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 4用邏輯轉(zhuǎn)換儀得到用與非門構(gòu)成的電路用邏輯轉(zhuǎn)換儀得到用與非門構(gòu)成的電路雙擊邏輯轉(zhuǎn)換儀，再點(diǎn)擊，則表達(dá)式轉(zhuǎn)換到與非門，得到用與非門構(gòu)成的電路，

5、如圖8-5所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 &A B C圖8-5 用與非門構(gòu)成的電路 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.2 全加器及其應(yīng)用全加器及其應(yīng)用 例8.1 用74HC283D設(shè)計(jì)一個(gè)8421BCD碼加法電路，完成兩個(gè)一位8421BCD碼的加法運(yùn)算。輸入、輸出均采用8421BCD碼表示。第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 1) 原理兩個(gè)一位十進(jìn)制數(shù)相加，若考慮低位來的進(jìn)位，其和應(yīng)為019，8421BCD碼加法器的輸入、輸出都采用8421BCD碼表示，其進(jìn)位規(guī)律為逢十進(jìn)一，而74HC283D是按兩個(gè)四位二進(jìn)制數(shù)進(jìn)行運(yùn)算的，其進(jìn)位規(guī)

6、律為逢十六進(jìn)一，故二者的進(jìn)位關(guān)系不同，當(dāng)和數(shù)大于9時(shí)，8421BCD碼應(yīng)產(chǎn)生進(jìn)位，而十六進(jìn)制還不可能產(chǎn)生進(jìn)位。為此應(yīng)對(duì)結(jié)果進(jìn)行修正，當(dāng)結(jié)果大于9時(shí)，需要加6(0110B)修正。故修正電路應(yīng)含一個(gè)判9電路，當(dāng)結(jié)果大于9時(shí)對(duì)結(jié)果加0110，小于等于9時(shí)加0000。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 大于9的數(shù)是最小項(xiàng)的m10m15，除了上述情況大于9時(shí)外，如相加結(jié)果產(chǎn)生了進(jìn)位位，其結(jié)果必定大于9，因此大于9的條件為 2SUM4SUM3SUM4SUMC2SUM4SUM3SUM4SUMCF44全加器74HC283D的A4A3A2A1、B4B3B2B1為兩個(gè)四位二進(jìn)制數(shù)輸入端，SUM1、S

7、UM2、SUM3、SUM4為相加的和，C0為低位來的進(jìn)位，C4為向高位產(chǎn)生的進(jìn)位。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路用字信號(hào)發(fā)生器產(chǎn)生8421BCD碼，并用顯示器件顯示8421BCD碼。(1) 在元(器)件庫中單擊CMOS，再單擊74HC系列，選中74HC283D, 單擊OK確認(rèn)。這時(shí)會(huì)出現(xiàn)一個(gè)器件，拖到指定位置點(diǎn)擊即可。(2) 在器件庫中單擊TTL，再單擊74系列，選中二輸入與非門7400N和三輸入與非門7410N芯片。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (3) 在右側(cè)儀器庫中單擊Word Genvertor(字信號(hào)發(fā)生器)，這時(shí)會(huì)出現(xiàn)一個(gè)儀器，拖

8、到指定位置點(diǎn)擊即可。(4) 在器件庫中單擊顯示器件，選中數(shù)碼管, 單擊OK確認(rèn)。這時(shí)會(huì)出現(xiàn)一個(gè)器件，拖到指定位置點(diǎn)擊即可。為了便于觀察，可將輸入、輸出信號(hào)均接入數(shù)碼管。由此得到具有修正電路的8421BCD碼加法電路，如圖8-6所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出雙擊Word Genvertor(字信號(hào)發(fā)生器)圖標(biāo)，對(duì)面板上的各個(gè)選項(xiàng)和參數(shù)進(jìn)行適當(dāng)設(shè)置：在Address(地址)區(qū)，起始地址(Initial欄)為0000，終止地址(Final欄)為0009。在Controls(控制)區(qū)，點(diǎn)擊Cycle按鈕，選擇循環(huán)輸出方式。點(diǎn)擊Pattern按鈕，在彈出對(duì)話框中選

9、擇Up Counter選項(xiàng)，按逐個(gè)加1遞增的方式進(jìn)行編碼。在Trigger區(qū)，點(diǎn)擊按鈕Internal，選擇內(nèi)部觸發(fā)方式。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-6 一位8421BCD碼加法電路 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.3 譯碼器及其應(yīng)用譯碼器及其應(yīng)用 常見的MSI(中規(guī)模集成電路)譯碼器有二進(jìn)制譯碼器(如2-4、3-8、4-16譯碼器等)和二-十進(jìn)制譯碼器(也稱作4-10譯碼器)等。MSI譯碼器74LS138是3-8譯碼器，其邏輯符號(hào)如圖8-7中器件U4所示。U4中A、B、C是地址輸入端，G1、G2A、G2B是使能端，Y0Y1Y2Y3Y4Y5Y6Y

10、7是輸出端，且輸出低電平有效。輸入變量的每一種取值組合只能使某一個(gè)輸出有效。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.2 用集成3-8譯碼器74LS138D組成一位全加器完成兩個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算。1) 原理兩個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算的真值表如表8-1所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 表8-1 全加器的真值表 C B A Fi Ci+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 由全加器的真

11、值表顯然有： 765376531i74217421iYYYYmmmm)7 , 6 , 5 , 3(m)C,B,A(CYYYYmmmm)7 , 4 , 2 , 1 (m)C,B,A(F其中，A、B分別為加數(shù)和被加數(shù)；C為低位向本位產(chǎn)生的進(jìn)位；Fi為相加的和；Ci+1為本位向高位產(chǎn)生的進(jìn)位。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74LS系列，選中74LS138D，單擊OK確認(rèn)。這時(shí)會(huì)出現(xiàn)一個(gè)器件，拖到指定位置點(diǎn)擊即可。(2) 在元(器)件庫中單擊MISC，再單擊門電路，選中四輸入與非門NAND4, 單擊OK確認(rèn)，用兩個(gè)與非門實(shí)現(xiàn)邏

12、輯函數(shù)。(3) 在元(器)件庫中單擊顯示器件，選小燈泡來顯示數(shù)據(jù)。為了便于觀察，可將輸入、輸出信號(hào)均接入小燈泡。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (4) 在元(器)庫中單擊Word Genvertor(字信號(hào)發(fā)生器)，拖到指定位置，用它產(chǎn)生數(shù)碼。(5) 在元(器)件庫中單擊Sources(信號(hào)源)，選中電源VCC和地，雙擊電源VCC圖標(biāo)，設(shè)置電壓為5 V。使能端G1接電源VCC，G2A、G2B接地。連接電路如圖8-7所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 TRXXXX00001501631XWG2&U4ABC123645G1G2BG2A74LS138DY

13、0Y1Y2Y3Y4Y5Y6Y715141310971211U6U5NAND4NAND42.5 V2.5 VX1X2X52.5 VVCC5 VX41 VX31 V&圖8-7 74LS138D譯碼器構(gòu)成一位全加器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出雙擊Word Genvertor(字信號(hào)發(fā)生器)圖標(biāo)，在Address(地址)區(qū)，起始地址(Initial欄)設(shè)為0000，終止地址(Final欄)設(shè)為0007。在Controls(控制)區(qū)，點(diǎn)擊Cycle按鈕，選擇循環(huán)輸出方式。點(diǎn)擊Pattern按鈕，在彈出的對(duì)話框中選擇Up Counter選項(xiàng)，按逐個(gè)加1遞增的方式

14、進(jìn)行編碼。在Trigger區(qū)，點(diǎn)擊按鈕Internal，選擇內(nèi)部觸發(fā)方式。在Frequency區(qū)，設(shè)置輸出的頻率為1 kHz。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 運(yùn)行仿真開關(guān)，可以觀察運(yùn)算結(jié)果。探測(cè)器發(fā)光表示數(shù)據(jù)為“1”，不發(fā)光表示數(shù)據(jù)為“0”。其中，X1、X2表示加數(shù)、被加數(shù)；X5表示低位向本位產(chǎn)生的進(jìn)位；X4表示相加的和；X3表示本位向高位產(chǎn)生的進(jìn)位。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.4 數(shù)據(jù)選擇器及其應(yīng)用數(shù)據(jù)選擇器及其應(yīng)用 集成數(shù)據(jù)選擇器(MUX)74LS151D(八選一)、74LS153D(雙四選一)是較常用的數(shù)據(jù)選擇器。雙四選一數(shù)據(jù)選擇器74LS15

15、3D包含了兩個(gè)四選一MUX，地址輸入端A1和A0由兩個(gè)MUX公用。每個(gè)MUX各有四個(gè)數(shù)據(jù)輸入端，一個(gè)使能端EN和一個(gè)輸出端Y。74LS153D的邏輯符號(hào)如圖8-8中器件U3所示。U3中最上邊的1端和0端分別對(duì)應(yīng)芯片管腿2和14腳，是地址A1和A0的輸入端；EN對(duì)應(yīng)芯片管腿1、15腳，是使能端，且輸入低電平有效；0端、1端、2端、3端分別對(duì)應(yīng)芯片管腿6、5、4、3腳，是數(shù)據(jù)1D0、1D1、1D2、1D3的輸入端，芯片管腿10、11、12、13腳是數(shù)據(jù)2D0、2D1、2D2、2D3的輸入端；芯片的7端和9端分別是輸出端1Y和2Y。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 單個(gè)四選一MUX的

16、輸出函數(shù)為 301201101001DAADAADAADAAY數(shù)據(jù)選擇器用途很多，可以實(shí)現(xiàn)組合邏輯函數(shù)、多路信號(hào)分時(shí)傳送、并/串轉(zhuǎn)換、產(chǎn)生序列信號(hào)等。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.3 用74LS153D雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)一位全加器。1) 原理由于一位全加器有三個(gè)輸入信號(hào)Ai、Bi、Ci，而74LS153D僅有1端、0端(分別對(duì)應(yīng)芯片管腳2、14)兩個(gè)地址輸入端，選Ai(圖8-8中X5)、Bi(圖8-8中X2)作為地址輸入A1和A0(分別對(duì)應(yīng)芯片管腳2、14)。已知全加器的輸出函數(shù)如下：本位相加的和 iiiiiiiiiiiiiCBACBACBACBAF第8章 Mul

17、tisim在數(shù)字邏輯電路中的應(yīng)用 本位向高位產(chǎn)生的進(jìn)位 iiiiiiiiiiii1iCBACBACBACBAC考慮到四選一MUX的輸出 301201101001DAADAADAADAAY則Fi相應(yīng)的余函數(shù)為、和。即現(xiàn)在A1(2腳)=Ai，A0(14腳)=Bi，若1D0(6腳)=1D3(3腳)=Ci，1D1(5腳)=1D2(4腳)= ，則1Y(7腳) =Fi。第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 同樣，將Ci+1表示為：，若四選一MUX的輸入2D0(10腳)=0，2D1(11腳)=2D2(12腳)=Ci，2D3(13腳)=1，則2Y(9腳)=Ci+1。因此用一片雙四選一MUX 74LS

18、153D即可實(shí)現(xiàn)函數(shù)Fi和Ci+1。第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74LS系列，選中74LS153D。(2) 將74LS153D的使能端EN(1、15腳)接地，地址1(2腳)、地址0(14腳)接字信號(hào)發(fā)生器的2端、1端。變量Ci(圖中X1)接字信號(hào)發(fā)生器的0端，2D3(13腳)=1接VCC，2D0(10腳)=0接地。(3) 用字信號(hào)發(fā)生器管腳2端、1端、0端做一位全加器三個(gè)輸入信號(hào)Ai(圖8-8中X5)、Bi(圖8-8中X2)和Ci(圖8-8中X1)。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (4) 在元(器)件

19、庫中單擊指示器件，選小燈泡來顯示數(shù)據(jù)。為了便于觀察，可將輸入、輸出信號(hào)均接入小燈泡。連接電路如圖8-8所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 TRXXXX00001501631XWG2U301G142165431510111213EN012379X32.5 VX42.5 V74LS153DX52.5 VX22.5 VX12.5 V5 VVCC43U2B7406N03MUX圖8-8 74LS153D雙四選一數(shù)據(jù)選擇器實(shí)現(xiàn)一位全加器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出雙擊Word Genvertor(字信號(hào)發(fā)生器)圖標(biāo)，在Address(地址)區(qū)，將起始

20、地址(Initial欄)設(shè)為0000、終止地址(Final欄)設(shè)為0007。在Controls(控制)區(qū)，點(diǎn)擊Cycle按鈕，選擇循環(huán)輸出方式。點(diǎn)擊Pattern按鈕，在彈出的對(duì)話框中選擇Up Counter選項(xiàng)，按逐個(gè)加1遞增的方式進(jìn)行編碼。在Trigger區(qū)，點(diǎn)擊按鈕Internal，選擇內(nèi)部觸發(fā)方式。在Frequency區(qū)，設(shè)置輸出的頻率為1 kHz。啟動(dòng)仿真開關(guān)，可以觀察運(yùn)算結(jié)果。小燈泡亮表示數(shù)據(jù)為“1”，小燈泡滅表示數(shù)據(jù)為“0”。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.5 組合邏輯電路的冒險(xiǎn)現(xiàn)象組合邏輯電路的冒險(xiǎn)現(xiàn)象 由于組合邏輯電路的設(shè)計(jì)都是在輸入、輸出處于穩(wěn)定的邏輯

21、電平下進(jìn)行的，因此，為了保證系統(tǒng)工作的可靠性，有必要考察在輸入信號(hào)邏輯電平發(fā)生變化的瞬間，電路是怎樣工作的。在較復(fù)雜的電路系統(tǒng)中，如果競(jìng)爭(zhēng)冒險(xiǎn)產(chǎn)生的尖峰脈沖使后級(jí)電路產(chǎn)生錯(cuò)誤動(dòng)作，就會(huì)破壞原有的設(shè)計(jì)功能。由于引線和器件傳輸與變換時(shí)存在延遲，因此，輸出并不一定能立即達(dá)到預(yù)定的狀態(tài)并立即穩(wěn)定在這一狀態(tài)，可能要經(jīng)歷一個(gè)過渡過程，其間邏輯電路的輸出端有可能會(huì)出現(xiàn)不同于原先所期望的狀態(tài)，產(chǎn)生瞬時(shí)的錯(cuò)誤輸出，這種現(xiàn)象稱為險(xiǎn)象。險(xiǎn)象分邏輯險(xiǎn)象和功能險(xiǎn)象兩類。由邏輯競(jìng)爭(zhēng)所引起的險(xiǎn)象稱邏輯險(xiǎn)象，而由功能競(jìng)爭(zhēng)所引起的險(xiǎn)象稱功能險(xiǎn)象。邏輯險(xiǎn)象是由單個(gè)輸入信號(hào)的變化引起的，而功能險(xiǎn)象則是由多個(gè)輸入信號(hào)“同時(shí)”變化引起

22、的。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例例8.4 觀察邏輯函數(shù)的競(jìng)爭(zhēng)冒險(xiǎn)。1) 原理當(dāng)函數(shù)表達(dá)式為或時(shí)，變量X的變化會(huì)引起險(xiǎn)象。據(jù)此可用以下兩種方法來判斷是否存在邏輯險(xiǎn)象。在卡諾圖中，函數(shù)表達(dá)式的每個(gè)積項(xiàng)(或和項(xiàng))對(duì)應(yīng)于卡諾圖上的一個(gè)卡諾圈。如果兩個(gè)卡諾圈存在相切部分，且相切部分又未被其他卡諾圈包含，那么該電路必然存在險(xiǎn)象。因?yàn)殡娐返倪壿嫳磉_(dá)式在A=C=0時(shí)，所以B的變化會(huì)產(chǎn)生險(xiǎn)象。而A、B不論怎樣變化，都不會(huì)出現(xiàn)，所以當(dāng)C變化時(shí)，不會(huì)引起險(xiǎn)象。 XXF第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中非門74

23、LS04D和二輸入與門74LS08J。(2) 在元(器)件庫中單擊MISC，再單擊門電路，選中三輸入或門OR3。(3) 在元(器)件庫中單擊Sources(信號(hào)源)，選中方波發(fā)生器。為了便于觀察冒險(xiǎn)現(xiàn)象，用方波發(fā)生器輸出做變量B的輸入，將輸入變量A、C接地。(4) B變量輸入端和電路輸出端F信號(hào)送到示波器。創(chuàng)建圖8-9所示的用非門、與門、或門構(gòu)成的邏輯函數(shù)的組合邏輯電路。 CBBABCF第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 1111 kHz 5 V V1U1AA1274LS04DU1B34B74LS04DU1CC574LS04D6 &1245910 & &74

24、LS08J74LS08J74LS08JU2AU2BU2C3681U3OR3ABTGXSC1F圖8-9 數(shù)字邏輯電路 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出雙擊方波發(fā)生器圖標(biāo)，設(shè)置電壓為5 V，頻率為1 kHz。雙擊示波器圖標(biāo)，啟動(dòng)仿真開關(guān)，可得到示波器輸出波形，如圖8-10所示。由電路的邏輯表達(dá)式可知F=1，而觀察發(fā)現(xiàn)，在輸入信號(hào)B由1到0變化時(shí)，輸出F會(huì)出現(xiàn)非常短暫的負(fù)脈沖，這說明產(chǎn)生了險(xiǎn)象。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-10 輸入及輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.6 觸觸 發(fā)發(fā) 器器 1驗(yàn)證基本驗(yàn)證基本RS觸發(fā)

25、器的邏輯功能觸發(fā)器的邏輯功能1) 創(chuàng)建電路由兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器如圖8-11所示。7400N中管腳1、5為RS觸發(fā)器的輸入R、S；管腳3、6為RS觸發(fā)器的輸出、Q。 Q第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 V4 5 V & &Key=SpaceKey=AJ6J71245U1AU1B7400N7400N36X12.5 VX22.5 V圖8-11 基本RS觸發(fā)器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (1) 在元(器)件庫中單擊TTL，再單擊74系列，選取與非門7400N。在元(器)件庫中單擊Basic(基本元(器)件)，然后單擊SWITCH，再單擊S

26、PDT，選取兩個(gè)開關(guān)J6、J7。在元(器)件庫中單擊Sources(信號(hào)源)，取一個(gè)電源V4和地。電源V4設(shè)置為5 V。(2) 因?yàn)殚_關(guān)J6和J7“Key=Space”，所以按空格鍵可改變開關(guān)位置。為了便于控制，雙擊開關(guān)J7圖標(biāo)，打開SWITCH對(duì)話框，在對(duì)話框Value頁中的Key for Switch欄下拉菜單中選擇字母符號(hào)A，則“Key=A”。也可以選擇不同字母符號(hào)或者數(shù)字符號(hào)，來表示對(duì)應(yīng)開關(guān)的開關(guān)鍵。(3) 在元(器)件庫中單擊指示器件，選小燈泡來顯示數(shù)據(jù)。連接電路如圖8-11所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 觀測(cè)輸出通過兩個(gè)開關(guān)改變輸入數(shù)據(jù)，按對(duì)應(yīng)的開關(guān)的

27、開關(guān)鍵符號(hào)，即可改變開關(guān)位置，從而改變輸入數(shù)據(jù)，電源V4和地分別表示數(shù)據(jù)1和0。小燈泡亮表示數(shù)據(jù)為“1”，小燈泡滅表示數(shù)據(jù)為“0”。 當(dāng)觸發(fā)器的輸入R=0、S=1時(shí)，觸發(fā)器的輸出Q=0、=1。只要不改變開關(guān)J6、J7的狀態(tài)，RS觸發(fā)器的輸出和Q將保持不變。取其他輸入數(shù)據(jù)，即可列出RS觸發(fā)器真值表。RS觸發(fā)器真值表如表8-2所示。 Q第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 表8-2 RS觸發(fā)器真值表 R S Q 0 1 0 1 0 1 1 1 不變 0 0 不允許 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2. 驗(yàn)證驗(yàn)證JK觸發(fā)器的邏輯功能觸發(fā)器的邏輯功能JK觸發(fā)器的電路如圖8-1

28、2所示。 1Q1Q1J1CLK1K1 CLR1213141327473NU1AXLA1Key=SpaceKey=AJ1J2J3V15 VV21 kHz 5 VKey=B圖8-12 JK觸發(fā)器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 1) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中JK觸發(fā)器7473N。(2) 在元(器)件庫中單擊Sources(信號(hào)源)，選中方波發(fā)生器V2、電源V1和地。方波發(fā)生器V2設(shè)置電壓為5 V，頻率1 kHz。電源V1設(shè)置電壓為5 V。(3) 在元器件庫中單擊Basic(基本元器件)，然后單擊SWITCH，再單擊SPDT，選取開關(guān)J1、J2

29、和J3。為了便于控制，選擇不同字母符號(hào)或者數(shù)字符號(hào)來表示對(duì)應(yīng)的開關(guān)的開關(guān)鍵。J1用空格鍵控制，J2用A鍵控制，J3用B鍵控制。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (4) 在儀器庫中選取邏輯分析儀。(5) 在圖8-12中，JK觸發(fā)器的輸入端1J、1K，清零端1CLR分別由開關(guān)J1、J2、J3控制。CLR是清零端，低電平時(shí)清零。時(shí)鐘1CLK由信號(hào)源方波發(fā)生器V2提供。為了便于觀察，可將時(shí)鐘信號(hào)1CLK、JK觸發(fā)器輸出信號(hào)Q和分別接邏輯分析儀的管腳1、2、3。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 觀測(cè)輸出通過三個(gè)開關(guān)改變輸入數(shù)據(jù)，按對(duì)應(yīng)開關(guān)的開關(guān)鍵符號(hào)，即可改變開關(guān)位

30、置，從而改變輸入數(shù)據(jù)，電源V1和地分別表示數(shù)據(jù)1和0。(1) 改變開關(guān)J3，使1CLR=0，觀測(cè)清零，輸出波形如圖8-13所示?？梢娸敵鯭清零。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-13 輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (2) 清零端1CLR=1，改變開關(guān)J1、J2，使J=K=0，輸出波形如圖8-13所示?？梢娸敵鯭保持原態(tài)。(3) 清零端ICLR=1，改變開關(guān)J1、J2，使J=0，K=1，輸出波形如圖8-13所示?？梢娸敵鯭置0。(4) 清零端1CLR=1，改變開關(guān)J1、J2，使J=1，K=0，輸出波形如圖8-14所示。可見輸出Q置1。 第8章 M

31、ultisim在數(shù)字邏輯電路中的應(yīng)用 圖8-14 J=1，K=0時(shí)的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (5) 清零端1CLR=1，改變開關(guān)J1、J2，使J=K=1，輸出波形如圖8-15所示?？梢娸敵鯭翻轉(zhuǎn)。 圖8-15 J=K=1時(shí)的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.7 同步時(shí)序電路分析及設(shè)計(jì)同步時(shí)序電路分析及設(shè)計(jì) 時(shí)序電路的分析，就是根據(jù)給定的時(shí)序邏輯電路的結(jié)構(gòu)，找出該時(shí)序電路在輸入信號(hào)及時(shí)鐘信號(hào)作用下，存儲(chǔ)電路狀態(tài)變化規(guī)律及電路的輸出，從而了解該時(shí)序電路所完成的邏輯功能。設(shè)計(jì)同步時(shí)序電路時(shí)，要根據(jù)具體的邏輯問題要求，用盡可能少的觸發(fā)器及門

32、電路來實(shí)現(xiàn)電路。本節(jié)以同步時(shí)序電路的設(shè)計(jì)為例介紹設(shè)計(jì)過程及仿真測(cè)試。第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.5 用JK觸發(fā)器設(shè)計(jì)一個(gè)五進(jìn)制同步計(jì)數(shù)器，狀態(tài)轉(zhuǎn)移關(guān)系如下： 1) 原理(1) 五進(jìn)制計(jì)數(shù)器有五個(gè)狀態(tài)，需要三位二進(jìn)制數(shù)碼，因此需要三個(gè)JK觸發(fā)器。設(shè)三個(gè)JK觸發(fā)器的輸入為1J1K、2J2K、3J3K，輸出為Q3Q2Q1。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 根據(jù)要求列出編碼狀態(tài)表如表8-3所示。 表表8-3 編碼狀態(tài)表編碼狀態(tài)表 Q3 Q2 Q1 1n3Q 1n2Q 1n1Q 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0

33、1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 用狀態(tài)方程法確定激勵(lì)方程。其狀態(tài)方程和激勵(lì)方程如下： ,323213QQQQQn233QKJ,1212QQQn,12QJ 1K2,121311QQQQQn,21QJ 31QK 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 檢查多余狀態(tài)的轉(zhuǎn)移情況如表8-4所示，這說明三個(gè)多余狀態(tài)都進(jìn)入了主循環(huán)，電路能夠自啟動(dòng)。 表表8-4 多余狀態(tài)的轉(zhuǎn)移多余狀態(tài)的轉(zhuǎn)移 Q3 Q2 Q1 1n3Q1n2Q1n1Q 0 1 0 1 0 0 1 1 1 1 0 0 1 0 1 0 0 0 第8章

34、Multisim在數(shù)字邏輯電路中的應(yīng)用 (2) 由狀態(tài)轉(zhuǎn)移關(guān)系可以求出激勵(lì)函數(shù)：1J=，1K=Q3，2J=Q1，2K=1，3J=3K=Q2。(3) JK觸發(fā)器74LS112D的邏輯符號(hào)如圖8-16中器件U1A、U1B、U2A所示，使能端R為置0端，S為置1端，且低電平有效。 2Q第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元(器)件庫中選三個(gè)JK觸發(fā)器74LS112D做記憶元件，選方波發(fā)生器做時(shí)鐘脈沖信號(hào)。電源V1設(shè)置為5 V。(2) 三個(gè)JK觸發(fā)器74LS112D從左至右依次為Q1、Q2、Q3，其使能端R、S均接1(V1)，1J接，1K接Q3，2J接Q1，2K接1

35、，3J=3K接Q2。(3) 三個(gè)JK觸發(fā)器的時(shí)鐘信號(hào)都接在方波發(fā)生器 + 端以構(gòu)成同步計(jì)數(shù)。方波發(fā)生器V2設(shè)置電壓為5 V，頻率1 kHz。(4) 用邏輯分析儀顯示輸出。連接電路如圖8-16所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 XLA1S1J1CLK1KR74LS112DU2A5615213U1B41011S2J2CLK2KR7965U1AS1J1CLK1KR74LS112D74LS112DV21 kHz 5 VV15 V431215141213圖8-16 用JK觸發(fā)器設(shè)計(jì)的五進(jìn)制同步計(jì)數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出三個(gè)JK觸發(fā)器74LS

36、112D的輸出Q均接在邏輯分析儀上，以測(cè)試各觸發(fā)器的輸出。電路的輸出波形如圖8-17所示。由輸出波形可以看出Q3Q2Q1的狀態(tài)按000、001、010、101、110循環(huán)，從而構(gòu)成五進(jìn)制同步計(jì)數(shù)器。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-17 輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.8 集成異步計(jì)數(shù)器及其應(yīng)用集成異步計(jì)數(shù)器及其應(yīng)用 不同型號(hào)的計(jì)數(shù)器，其功能亦不盡相同，其不同點(diǎn)表現(xiàn)在計(jì)數(shù)方式、計(jì)數(shù)規(guī)律、預(yù)置方式、復(fù)位方式、編碼方式等幾個(gè)方面。7490是一個(gè)二-五-十進(jìn)制異步計(jì)數(shù)器，由一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制異步計(jì)數(shù)器構(gòu)成。7490N的邏輯符號(hào)如圖8-18

37、中的器件U3所示。INA是時(shí)鐘脈沖輸入端，與QA構(gòu)成一個(gè)二進(jìn)制計(jì)數(shù)器。INB是時(shí)鐘脈沖輸入端，與QDQBQC構(gòu)成一個(gè)五進(jìn)制計(jì)數(shù)器。R01、R02是異步清零控制端，且高電平有效，當(dāng)R01、R02同時(shí)為高電平時(shí)清零。R91、R92是異步置9控制端，且高電平有效，當(dāng)R91、R92同時(shí)為高電平時(shí)置9。通過簡(jiǎn)單的外部連接可以構(gòu)成十進(jìn)制計(jì)數(shù)器。由于7490D有8421BCD碼和5421BCD碼兩種接法，因此產(chǎn)生清零脈沖和置9脈沖的譯碼電路是不同的。若需要構(gòu)成10以內(nèi)其他進(jìn)制計(jì)數(shù)器，只需把計(jì)數(shù)輸出加上適當(dāng)門電路反饋到R01、R02、R91和R92即可。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.

38、6 用7490N構(gòu)成一個(gè)8421BCD碼十進(jìn)制計(jì)數(shù)器。1) 原理 計(jì)數(shù)輸入端 INA接外來時(shí)鐘，將計(jì)數(shù)輸入端INB和QA相連，QD為高位輸出，QA為低位輸出，則構(gòu)成8421BCD碼計(jì)數(shù)器。由7490N的功能可知：R01、R02兩個(gè)置零輸入端同時(shí)接高電平1(VCC)時(shí)，計(jì)數(shù)器清零；R91、R92兩個(gè)置9輸入端同時(shí)接高電平1(VCC)時(shí)，計(jì)數(shù)器置9。構(gòu)成十進(jìn)制計(jì)數(shù)器時(shí)，將R01、R02、R91、R92全接低電位。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊TTL，再單擊74系列，選中計(jì)數(shù)器7490N。(2) 取方波信號(hào)作為時(shí)鐘計(jì)數(shù)輸入。雙擊信號(hào)發(fā)生器

39、圖標(biāo)，設(shè)置電壓V2為5 V，頻率為0.1 kHz。 (3) 在元(器)件庫中單擊顯示器件選中帶譯碼的七段LED數(shù)碼管U4，管腳4接QD，管腳3接QC，管腳2接QB，管腳1接QA。7490N構(gòu)成的8421BCD碼十進(jìn)制計(jì)數(shù)器電路如圖8-18所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 U4DCD_HEXU3129118INB1672INA1437490N4321QAQBQDQCR91R92R01R02V20.1 kHz 5V圖8-18 用7490N構(gòu)成的十進(jìn)制計(jì)數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出(1) 啟動(dòng)仿真開關(guān)，數(shù)碼管循環(huán)顯示0，1，2，3，4，5

40、，6，7，8，9。調(diào)整計(jì)數(shù)脈沖頻率，可改變數(shù)碼管顯示速度。(2) 也可以用邏輯分析儀測(cè)試電路的輸出波形來驗(yàn)證分析的結(jié)果。邏輯分析儀測(cè)試的電路的輸出波形如圖8-19所示，顯然輸出也按0000、0001、0010、0011、0100、0101、0110、0111、1000、1001的順序循環(huán)，構(gòu)成8421BCD碼十進(jìn)制計(jì)數(shù)器。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-19 邏輯分析儀測(cè)試的電路的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.7 用7490N實(shí)現(xiàn)模54計(jì)數(shù)器。1) 原理實(shí)現(xiàn)模54計(jì)數(shù)器需用兩片7490N。當(dāng)采用兩片7490N級(jí)連時(shí)，可以構(gòu)成一百進(jìn)制計(jì)數(shù)

41、器。然后利用清零端R01、R02或利用置9端R91、R92，去掉46(9954)個(gè)多余狀態(tài)，電路連接的方法有很多。也可以分解成M=54=69，構(gòu)成異步電路。下面我們以利用異步清零構(gòu)成電路為例進(jìn)行仿真，其他電路留給讀者自行設(shè)計(jì)、仿真。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 需要選擇兩片7490N計(jì)數(shù)器，7490N U7為個(gè)位，7490N U6為十位，7490N U7、7490N U6兩個(gè)置9輸入端R91、R92計(jì)數(shù)輸出時(shí)全接低電位。INA為計(jì)數(shù)輸入，將INB和QA相連，則QD為高位輸出，QA為低位輸出，先將個(gè)位、十位全部構(gòu)成8421BCD碼十進(jìn)制計(jì)數(shù)器。(2) 時(shí)

42、鐘脈沖取方波信號(hào)輸出，接7490N U7(個(gè)位)計(jì)數(shù)輸入端INA，7490N U7(個(gè)位)的QD接7490N U6(十位)計(jì)數(shù)輸入端INA，構(gòu)成8421BCD碼一百進(jìn)制計(jì)數(shù)器。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 (3) 7490N U7、 7490N U6兩個(gè)清零輸入端R01、R02接清零信號(hào)。因?yàn)?490N是異步清零，所以當(dāng)7490N U6(高位)QDQCQBQA=0101，7490N U7(低位)QDQCQBQA=0100時(shí)取清零信號(hào)。與門U2取U6(高位)QCQA和U7(低位)QC之與。 (4) 在顯示器件庫中選用兩個(gè)帶譯碼的七段LED數(shù)碼管U8和U9。管腳4接QD，管腳3

43、接QC，管腳2接QB，管腳1接QA。7490N實(shí)現(xiàn)模54計(jì)數(shù)器電路，如圖8-20所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 U7QA12QB9QD11QC8INB1R916R927R012INA14R0237490NV2 1 kHz 5 VU8DCD_HEX4 3 2 1U9DCD_HEX4 3 2 1U2AND3&QA12QB9QD11QC8INB1R916R927R012INA14R023U67490N圖8-20 7490N實(shí)現(xiàn)模54計(jì)數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出啟動(dòng)仿真開關(guān)，兩只數(shù)碼管U8、U9循環(huán)顯示00，01，02，03，5

44、3。調(diào)整計(jì)數(shù)脈沖頻率，可改變顯示頻率。改變與門U2的輸入，可改變計(jì)數(shù)器的模值。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.9 集成同步計(jì)數(shù)器及其應(yīng)用集成同步計(jì)數(shù)器及其應(yīng)用 集成同步計(jì)數(shù)器74LS160(異步清零)、74LS162(同步清零)為十進(jìn)制計(jì)數(shù)器，74LS161(異步清零)、74LS163(同步清零)為四位二進(jìn)制計(jì)數(shù)器，它們都是邊沿觸發(fā)的同步加法計(jì)數(shù)器。CLR為清零端，LOAD為置數(shù)端，一般均以低電平為有效電平。若需要構(gòu)成其他進(jìn)制計(jì)數(shù)器，只需把計(jì)數(shù)輸出加上適當(dāng)門電路反饋到異步清零端CLR或同步置數(shù)LOAD即可。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.8 用四位

45、二進(jìn)制計(jì)數(shù)器74163N構(gòu)成十進(jìn)制計(jì)數(shù)器。1) 原理74163N為同步清零、同步預(yù)置的同步四位二進(jìn)制計(jì)數(shù)器。74163N的邏輯符號(hào)如圖8-21中器件U1所示。CLR為同步清零端；LOAD為同步置數(shù)端；ENT、ENP為計(jì)數(shù)控制端，且高電平為有效電平；D、C、B、A為預(yù)置數(shù)據(jù)輸入端；QDQCQBQA為輸出端，RCO為進(jìn)位端，且逢十六進(jìn)一。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 U2A74LS00D213U1CLRLOADENTCLKENPRCOABCDQDQCQBQA74163N14131211156543271091VCC5 VU3 DCD_HEX4321V1 0.1 kHz 5 V&

46、amp;圖8-21 74163N構(gòu)成的十進(jìn)制計(jì)數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元(器)件庫中選中74163N，再利用同步置數(shù)的LOAD構(gòu)成十進(jìn)制計(jì)數(shù)器，故取清零端CLR、計(jì)數(shù)控制端ENP、ENT接高電平1(VCC)。(2) 取方波信號(hào)作為時(shí)鐘計(jì)數(shù)輸入。雙擊信號(hào)發(fā)生器圖標(biāo)，設(shè)置電壓V1為5 V，頻率為0.1 kHz。(3) 送數(shù)端LOAD同步作用，設(shè)并行數(shù)據(jù)輸入DCBA=0000，LOAD取QDQA的與非，當(dāng)QDQCQBQA=1001時(shí)，LOAD=0，等待下一個(gè)時(shí)鐘脈沖上升沿到來，將并行數(shù)據(jù)DCBA=0000置入計(jì)數(shù)器。(4) 在元(器)件庫中單擊顯

47、示器件選中帶譯碼的七段LED數(shù)碼管U3。連接電路如圖8-21所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出啟動(dòng)仿真開關(guān)，數(shù)碼管循環(huán)顯示0，1，2，3，4，5，6，7，8，9。仿真輸出也可以用邏輯分析儀觀察。雙擊信號(hào)發(fā)生器圖標(biāo)，頻率改為1 kHz。將74163N時(shí)鐘輸入CLK、輸出QAQBQCQD及RCO進(jìn)位從上到下依次接邏輯分析儀，雙擊邏輯分析儀圖標(biāo)，電路輸出波形如圖8-22所示。顯然輸出QDQCQBQA按0000、0001、0010、0011、0100、0101、0110、0111、1000、1001循環(huán)，且QDQCQBQA=1001時(shí)，RCO無進(jìn)位輸出。 第8章 M

48、ultisim在數(shù)字邏輯電路中的應(yīng)用 圖8-22 邏輯分析儀的輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.9 用兩塊集成計(jì)數(shù)器74160N實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)器74160N的邏輯符號(hào)如圖8-23中器件U14、U13所示。CLR為異步清零端；LOAD為同步置數(shù)端，且均低電平為有效電平；ENT、ENP為計(jì)數(shù)控制端，且高電平為有效電平；D、C、B、A為預(yù)置數(shù)據(jù)輸入端；QDQCQBQA為輸出端；RCO為進(jìn)位端，且逢十進(jìn)一。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 DCD_HEXDCD_HEX4 3 2 14 3 2 1&NAND4U1515U14 CLR LOAD191

49、072RCOENTENPCLK14131211QAQBQDQC3456ABCD CLR LOADRCOENTENPCLKQAQBQDQCABCD15U1314131211VCC5 V1000 Hz 5V V1191072345674160N74160N圖8-23 六十進(jìn)制計(jì)數(shù)器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 1) 原理74160N為異步清零、同步預(yù)置的十進(jìn)制計(jì)數(shù)器。實(shí)現(xiàn)模60計(jì)數(shù)器，需用兩片74160N。當(dāng)采用兩片74160N級(jí)連時(shí)，可以構(gòu)成一百進(jìn)制計(jì)數(shù)器。然后利用異步清零端CLR或利用同步置數(shù)LOAD，去掉40(100-60)個(gè)多余狀態(tài)，電路連接的方法有很多。也可以分解成M

50、=60=610，構(gòu)成異步電路。下面我們以利用同步置數(shù)LOAD構(gòu)成電路為例進(jìn)行仿真，其他電路留給讀者自行設(shè)計(jì)、仿真。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在器件庫中選中兩個(gè)74160N，其中U13為低位，U14為高位。U13(低位)的清零端CLR和計(jì)數(shù)控制端ENP、ENT接高電平(VCC)。U14(高位)的清零端CLR接高電平(VCC)。U14(高位)計(jì)數(shù)控制端ENP、ENT應(yīng)接74160N U13(低位)進(jìn)位輸出RCO端，構(gòu)成8421BCD碼一百進(jìn)制計(jì)數(shù)器。(2) 時(shí)鐘脈沖取方波信號(hào)V5作為74160N U13(低位)的計(jì)數(shù)輸入，CLK=1 kHz。 第8章

51、Multisim在數(shù)字邏輯電路中的應(yīng)用 (3) 由于送數(shù)端LOAD同步作用，U14(高位)和U13(低位)輸入端的數(shù)據(jù)DCBA都取0000，LOAD取U14(高位)QCQA和U13(低位)QDQA的與非，即當(dāng)U14(高位)QDQCQBQA=0101，U13(低位)QDQCQBQA=1001時(shí)，LOAD=0，下一個(gè)時(shí)鐘脈沖上升沿到來，計(jì)數(shù)器置入并行數(shù)據(jù)0000,0000。 (4) 用兩個(gè)帶譯碼七段LED數(shù)碼管接QDQCQBQA。由74160N構(gòu)成的六十進(jìn)制計(jì)數(shù)器如圖8-23所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出啟動(dòng)仿真開關(guān)，數(shù)碼管循環(huán)顯示00，01，59。 第8章

52、 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.10 移位寄存器及其應(yīng)用移位寄存器及其應(yīng)用 例8.10 用74194N構(gòu)成反饋移位型序列信號(hào)發(fā)生器。1) 原理74194N是4位通用移位寄存器，具有左移、右移、并行置數(shù)、保持、清除等多種功能。74194N的邏輯符號(hào)如圖8-24中器件U4所示。CLR為異步清零端，且低電平有效，SR為右移串行數(shù)據(jù)輸入端，SL為左移串行數(shù)據(jù)輸入端，D、C、B、A為預(yù)置數(shù)據(jù)輸入端，QAQBQCQD為輸出端。工作方式由S1S0控制：異步清零輸入端CLR=1(VCC)，當(dāng)S1S0=10時(shí)，在時(shí)鐘脈沖CLK上升沿作用下，實(shí)現(xiàn)左移位操作；當(dāng)S1S0=01時(shí)，在時(shí)鐘脈沖CLK上升沿

53、作用下，實(shí)現(xiàn)右移位操作；當(dāng)S1S0=00時(shí)，不實(shí)現(xiàn)移位操作，處于保持狀態(tài)；當(dāng)S1S0=11時(shí)，在時(shí)鐘脈沖CLK上升沿作用下，實(shí)現(xiàn)送數(shù)操作。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元器件庫中選中74194N。(2) 時(shí)鐘脈沖輸入取頻率f=1 kHz的方波信號(hào)。(3) 在元(器)件庫中選中數(shù)選器74153N，用它實(shí)現(xiàn)反饋函數(shù)。對(duì)74153N進(jìn)行如下設(shè)置：使能端EN接地；數(shù)據(jù)輸入0端接1，數(shù)據(jù)輸入1端接QD，數(shù)據(jù)輸入2端接1，數(shù)據(jù)輸入3端接0；地址1端接QA，地址0端接QC；數(shù)選器74153N輸出1Y(7端)作為反饋函數(shù)送到左移串行輸入端SL。 第8章 Multis

54、im在數(shù)字邏輯電路中的應(yīng)用 (4) 74194N輸出QAQBQCQD從上到下依次接邏輯分析儀。電路如圖8-24所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 01G03MUXEN012379U374153N165431510111213151413121374194NCLRS0S1CLKSRABCDSLQAQBQCQD234567U4XLA2VCC5 V214V3 1 kHz 5 VV45 V191011圖8-24 反饋移位型序列信號(hào)發(fā)生器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出啟動(dòng)仿真開關(guān)，雙擊邏輯分析儀圖標(biāo)，觀察輸出波形，如圖8-25所示。由電路輸出波形可知

55、：QA、QB、QC、QD輸出的序列全按100111循環(huán)，只是初始相位不同，且QAQBQCQD依次實(shí)現(xiàn)左移位操作。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-25 輸出波形 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.11 電阻網(wǎng)絡(luò)電阻網(wǎng)絡(luò)DAC設(shè)計(jì)設(shè)計(jì) 數(shù)/模轉(zhuǎn)換就是把在時(shí)間上和幅度上離散的數(shù)字量轉(zhuǎn)換為連續(xù)變化的模擬量(電流或電壓)，實(shí)現(xiàn)這一轉(zhuǎn)換的電路或器件稱作數(shù)/模轉(zhuǎn)換器，又稱D/A轉(zhuǎn)換器(DAC)。例8.11 用T型電阻網(wǎng)絡(luò)設(shè)計(jì)一個(gè)DAC。1) 原理四位T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器如果Rf=3R, Vo可表示為 )D2D2D2D2(V21V00112233R4o第8章 Mu

56、ltisim在數(shù)字邏輯電路中的應(yīng)用 四位倒T型R-2R電阻網(wǎng)絡(luò)DAC中同樣也只有R和2R兩種阻值，其電路特點(diǎn)為：基準(zhǔn)電壓為-VR；Di=1時(shí)電流流向運(yùn)算放大器，Di=0時(shí)電流流向地。電源所提供的電流是恒定的。如果Rf=R由倒T型電阻網(wǎng)絡(luò)得出，則 )DD2D4D8(2V)DD2D4D8(16RRVV01234R0123fRo第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路 (1) 在元(器)件庫中單擊Basic(基本元器件)，再單擊電阻，R1、R2、R3取1 kohm，R10、R11、R12、R13、R14、R15取2 kohm。(2) DAC輸入D3、D2、D1、D0由字信號(hào)發(fā)生

57、器產(chǎn)生?？拷\(yùn)放U1的數(shù)據(jù)為高位(D3)接字信號(hào)發(fā)生器高位(3端)。電路如圖8-26所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 123U1XSC1XWG1R102 kohmR11 kohmT RXXXX00001501631R112 kohmR122 kohmR21 kohmR132 kohmR142 kohmR31 kohmR152 kohmA BTG圖8-26 T型電阻網(wǎng)絡(luò)DAC 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 3) 觀測(cè)輸出啟動(dòng)仿真開關(guān)，雙擊字信號(hào)發(fā)生器圖標(biāo)，設(shè)置參數(shù)，通過字信號(hào)發(fā)生器的輸入數(shù)據(jù)為00000111遞增。雙擊示波器圖標(biāo)，觀測(cè)輸出波形為階梯形波，如

58、圖8-27所示。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 圖8-27 T型電阻網(wǎng)絡(luò)DAC構(gòu)成的梯形波發(fā)生器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 8.12 555定時(shí)器及其應(yīng)用定時(shí)器及其應(yīng)用 555定時(shí)器有TTL型和CMOS型兩類產(chǎn)品，它們的功能和外部引腳排列完全相同。LM555H定時(shí)器的邏輯符號(hào)如圖8-28中的器件U1所示。管腳1為接地端GND。管腳2為低電平觸發(fā)輸入端TRI。該端電平低于VCC/3(或VCO/2)時(shí)，輸出Q為高電平。管腳3為輸出端OUT。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 管腳4為復(fù)位端RST。RST0時(shí)，Q0。管腳5為控制電壓輸入端CON。

59、管腳6為高電平觸發(fā)端THR。該端電平高于2VCO/3 (或VCO)時(shí)，輸出Q為低電平。管腳7為放電端DIS。管腳8為電源VCC。當(dāng)管腳5外接控制電壓VCO時(shí)，管腳6的比較電壓為VCO，管腳2的比較電壓為VCO/2。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 例8.12 利用LM555H定時(shí)器設(shè)計(jì)多諧振蕩器。1) 原理當(dāng)LM555H定時(shí)器按圖8-28所示電路連接時(shí)，就構(gòu)成了自激多諧振蕩器，其中R1和R2是外接定時(shí)電阻，C2是外接定時(shí)電容。圖中電阻R1、R2及電容C2構(gòu)成充放電回路，當(dāng)VC22VCC/3時(shí)，555內(nèi)部三極管導(dǎo)通，電容C2通過電阻R2放電；當(dāng)VC2VCC/3時(shí)，555內(nèi)部三極管

60、截止，電容開始充電。負(fù)脈沖寬度TWL=0.7R2C2，正脈沖寬度TWH=0.7(R1+R2)C2，振蕩頻率f=1/0.7(R1+2R2)C2。 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 U11DIS7OUT3RST48THR6CON5TRI2GNDVCCLM555HC10.01 uFC20.1 uFXSC1R110 kohmR2100 kohmV15 VA BTG圖8-28 用555定時(shí)器構(gòu)成的多諧振蕩器 第8章 Multisim在數(shù)字邏輯電路中的應(yīng)用 2) 創(chuàng)建電路(1) 在元(器)件庫中單擊MIXED(混合集成電路)，再單擊555，選中LM555H芯片，單擊OK確認(rèn)。(2) 在元(器)件庫中單擊Basic(基本元器件)，選取電阻R1、R2以及電容C2。 (3) 管腳5端CON通過C1