基于ARM的圖像采集處理系統(tǒng)設計

1、基于ARM的圖像采集處理系統(tǒng)設計摘 要隨著現(xiàn)代制造工業(yè)中微細加工技術的不斷發(fā)展，對微細零件表面形貌測量的要求越來越高，具有較高橫向及縱向分辨率的激光并行共焦顯微系統(tǒng)可以突破光學衍射的極限要求,對物體表面進行無損檢測及三維形貌重構。為了進一步實現(xiàn)光學系統(tǒng)的便攜化、智能化需求，具有體積小、成本低、專用性強等一系列獨特優(yōu)點的嵌入式系統(tǒng)，無疑有著極好的應用前景。本文主要研制了一種基于ARM的便攜式圖像采集處理系統(tǒng)。論文主要以硬件設計和軟件設計兩大部分完成對系統(tǒng)的論述：硬件設計中，通過分析實際圖像采集需求后總結設計的主要性能指標，確定了采集系統(tǒng)的主要控制平臺和圖像傳感芯片，給出了總體的硬件設計方案，并在

2、此基礎上完成了SCCB控制模塊、圖像數(shù)據捕獲模塊、串口調試模塊等硬件接口模塊的設計；軟件設計中，完成了CMOS的驅動程序、圖像數(shù)據采集的驅動程序、Bayer圖像數(shù)據轉換算法等軟件設計工作，最后論述了靜態(tài)圖像采集系統(tǒng)相關調試、實驗工作，結果表明此嵌入式圖像采集系統(tǒng)基本達到預期目標，證明了設計的合理性和正確性。本系統(tǒng)一定程度上提高了低功耗微控制器圖像采集的效率，將圖像采集系統(tǒng)對硬件的依賴轉化為設計人員的軟件設計工作，相對于傳統(tǒng)PC機+CCD的方案，不僅在體積、成本上具有明顯優(yōu)勢，更體現(xiàn)出良好的柔性，便于今后的維護、優(yōu)化。關鍵詞：ARM，LPC2478,圖像采集，便攜式第一章 緒論1.1 嵌入式系統(tǒng)

3、概述1.1.1 嵌入式系統(tǒng)嵌入式系統(tǒng)被IEEE（國際電氣和電子工程師協(xié)會）定義為“是一種用來控制、監(jiān)視或者輔助儀器、機械操作的裝置”。無論嵌入式計算機技術如何發(fā)展，都改變不了其“內含計算機”、“嵌入到對象體系中”、“滿足對象智能化控制要求”的技術本質，因此可以將嵌入式系統(tǒng)定義為：“嵌入到對象體系中的專用計算機應用系統(tǒng)”。嵌入式系統(tǒng)具有3個基本特點，即“計算機性”、“嵌入性”及“專用性”：l “計算機性”是目標系統(tǒng)智能化、自動化控制的根本保證，內含微處理器的現(xiàn)代電子系統(tǒng)，方才能實現(xiàn)目標系統(tǒng)的計算機智能化控制能力；l “嵌入性”則是專指起源于微型機、嵌入到目標對象系統(tǒng)進而實現(xiàn)對象體系智能控制的特性

4、；l “專用性”是指為了貼合對象控制需求或特定環(huán)境要求下的軟硬件的裁剪性。嵌入式系統(tǒng)在很多產業(yè)中都得到了廣泛的應用，包括消費電子、國防軍事、工業(yè)控制等領域應用的越來越廣泛，從軍用的導彈系統(tǒng)到民用的消費電子、智能家電、汽車，嵌入式系統(tǒng)無處不在。1.1.2 嵌入式處理器通用計算機處理器的系統(tǒng)擁有大量的應用編程資源、外設接口總線及先進的高速緩存邏輯，但也具有能源消耗大、產生熱量高、成本尺寸大等不可回避的問題，因此誕生了為各種專用應用而設計的特殊目的處理器嵌入式處理器，主要分為以下四類：l 嵌入式微處理器：在應用中將微處理器裝配在專門設計的電路板上，只保留和嵌入式應用有關的母板功能而換來系統(tǒng)體積和功耗

5、的大幅減小，在功能上保留和標準微處理器一致的同時更在工作溫度、抗電磁干擾、可靠性等方面得到增強。l 嵌入式微控制器：即單片機，就是將整個計算機系統(tǒng)集成到一塊芯片中，一般以某一微處理器內核為核心，芯片內部集成ROM、RAM、總線等必要功能和外設，是目前嵌入式系統(tǒng)工業(yè)的主流。l 嵌入式DSP處理器：對系統(tǒng)結構和指令進行了特殊設計，使其適合于執(zhí)行DSP算法，編譯效率較高，指令執(zhí)行速度快，在數(shù)字濾波、FFT、譜分析等方面DSP算法大量進入嵌入式領域。l 嵌入式片上系統(tǒng)：將通用處理器內核作為SOC設計公司的標準庫，用標準的VHDL等語言描述存儲在器件庫中，在定義出其整個應用系統(tǒng)并仿真通過后即可制作樣品，

6、大大優(yōu)化了系統(tǒng)電路板體積、功耗和可靠性。1.2 圖像采集技術的研究現(xiàn)狀1.2.1 圖像采集系統(tǒng)簡介圖像采集是將圖像信息光電轉化成便于計算機傳輸、存儲的數(shù)字信號的過程。圖像采集術在現(xiàn)今應用最廣泛的方向是視頻應用，早在上世紀無聲電影的出現(xiàn)便開啟了視頻應用的時代，近年來隨著計算機技術、網絡技術及圖像處理、視頻壓縮等技術的不斷發(fā)展很大程度上擴展了圖像采集術在各種產業(yè)領域使用，并且面對多樣化的應用方面出現(xiàn)了基于多種處理平臺的圖像采集系統(tǒng)。總的來說圖像采集系統(tǒng)由光電轉換和信號處理兩大模塊組成：l 光電轉換模塊：用來完成對成像光信號到電信號的轉換，其中的主要轉換器件從最早的光電二極管到現(xiàn)在的CCD、CMOS

7、傳感器的時代；Ø CCD（電荷耦合器件）圖像傳感器，具有較高的信噪比和敏感度，功耗相對CMOS較大（3個以上電源電壓），主要應用于消費級數(shù)碼產品；Ø CMOS（互補金屬氧化物半導體）圖像傳感器，原本是計算機系統(tǒng)內一種重要芯片，用來保存系統(tǒng)引導最基本的資料，后來被人們應用于影像傳感器領域。前期無論在信噪比、動態(tài)范圍等方面均不如CCD，主要應用于消費電子產業(yè)及高端圖像傳感領域。l 信號處理模塊：根據系統(tǒng)應用級別、領域的不同而呈現(xiàn)多樣化的趨勢，如在工業(yè)檢測方面多用AVR單片機，在民用級生產生活中多用圖像采集卡和PC機，介于近年來嵌入式技術的快速發(fā)展，在工業(yè)領域、民生生活方面都有了

8、廣泛應用：Ø DSP：高工作頻率（500Mhz以上）、內含乘法器、在系統(tǒng)結構及指令進行特殊設計的DSP處理器在視頻系統(tǒng)的應用尤其深入，不足之處則是相對較高的成本投入及較少的外設接口；Ø FPGA：在ASIC（特定用途集成電路）領域現(xiàn)今發(fā)展最為充分的平臺，用標準VHDL硬件設計語言便可實現(xiàn)對任何芯片的仿真制造，特別善于對數(shù)字信號的邏輯處理；Ø ARM：近年來隨著工作頻率和功能模塊嵌入種類的不斷提升，及特有的小體積、低功耗、接口豐富的特點在圖像采集乃至視頻監(jiān)控領域嶄露頭角。1.2.2 嵌入式圖像采集系統(tǒng)CMOS圖像傳感器內部集成了A/D，且隨著近幾年的不斷發(fā)展，分辨率

9、也不斷提高，集成化程度高、功耗低、體積小的特點更使得CMOS模塊在消費電子產業(yè)中的手機、數(shù)碼相機等大放異彩。結合了圖像采集系統(tǒng)及嵌入式系統(tǒng)的利弊特點，人們逐漸將嵌入式技術應用于圖像采集領域，充分將嵌入式技術的專用性、便攜性等特征在圖像采集方面得到體現(xiàn)，也帶來了圖像采集技術在工業(yè)計量、生物醫(yī)學、多媒體等多領域上的飛速發(fā)展?，F(xiàn)今較為常用的嵌入式圖像采集方案主要有以下3種：1、圖像傳感器 + FPGA + SRAM2、圖像傳感器 + DSP + SRAM3、圖像傳感器 + ARM + SRAM方案1利用FPGA（現(xiàn)場可編程門陣列）可以較為方便的實現(xiàn)圖像采集中多種同步信號的邏輯處理；方案2中的DSP（

10、數(shù)字信號微處理器）所具有的高運行速度、強大數(shù)據處理能力使之在圖像采集領域最先得到發(fā)展；而相對于前面兩個方案，ARM開始在圖像采集領域并未得到很好的運用，但近幾年尤其在工業(yè)檢測、便攜圖像采集等方向越來越得到人們的重視，隨著嵌入式制造工藝的飛速發(fā)展，ARM的工作頻率、數(shù)據處理能力也得到大幅提高，加上其含有豐富的接口模塊，非常適合用于在工業(yè)監(jiān)控、檢測方面。第二章 系統(tǒng)硬件電路設計光學系統(tǒng)CMOSARM開發(fā)板2.1 圖像采集系統(tǒng)硬件總體架構圖2- 1 系統(tǒng)工作流程圖圖2-1為本圖像采集系統(tǒng)的工作流程圖。并行共焦光學系統(tǒng)為系統(tǒng)光學成像源，圖像捕獲模塊選用CMOS圖像傳感器OV7620，控制、處理顯示模塊

11、選用ARM7開發(fā)板SMART2400，軟件開發(fā)、實驗調試平臺用PC機完成。CMOS上位機調試模塊SCCB總線控制數(shù)據采集模塊存儲顯示模塊ARM7TDMI由圖可以初步了解嵌入式圖像采集處理系統(tǒng)的整個流程：當光學系統(tǒng)成像完成，用CMOS圖像傳感器完成對圖樣的獲取，圖像數(shù)據經過緩沖后進入ARM開發(fā)板進行差值處理，進而直接在內部存儲、顯示。期間可通過串口連接到PC機進行調試、處理。系統(tǒng)總體結構框圖如圖2-2。圖2- 2 系統(tǒng)總體結構框圖2.2 系統(tǒng)核心器件概述2.2.1 LPC2400結構特性1 LPC2400系列ARM概述LPC2400系列ARM為多種類型的通信應用提供了一個理想的解決方案。它包括1

12、個10/100以太網媒體訪問控制器（MAC）、1個帶4KB終端RAM的USB全速設備/主機/OTG控制器、4個UART、2路CAN通道、1個SPI接口、2個同步串行端口（SSP）、3個IIC接口和1個IIS接口。同時還帶有1個4MHz的片內振蕩器、98KB RAM（包括64KB局部SRAM、16KB以太網SRAM、16KB GPDMA SRAM和2KB電池供電SRAM）以及1個外部存儲器控制器（EMC）來支持上述的各種串行通信接口。這些特性使得本設備非常適用于通信網關和協(xié)議轉換器。除此以外，還有許多串行通信控制器、多用途的時鐘功能和存儲器特性，包括有不同的32位定時器、增強型告訴GPIO。LP

13、C2400系列ARM鏈接64個GPIO管腳到基于硬件的向量中斷控制器（VIC），這表示了這些外部輸入可產生邊沿觸發(fā)終端。所有的這些特性使LPC2400系列ARM特別適用于工業(yè)控制和醫(yī)療系統(tǒng)。LPC2400系列的主要特性有：l ARM7TDMI-S處理器，運行頻率高達72MHZ。l 512KB片上Flash程序存儲器，具有在系統(tǒng)編程（ISP）和在應用編程（IAP）功能。Flash程序存儲器位于ARM局部總線，可用于高性能的CPU訪問。l 有雙AHB總線系統(tǒng)（Dual AHB System）。這使得某一外設資源的存取操作、程序執(zhí)行操作可以和另一外設資源的存取操作和程序執(zhí)行操作并行不悖，從而使得各高

14、頻外設能同時運轉而不引起總線堵塞。l EMC支持諸如RAM、ROM和Flash的異步靜態(tài)存儲器設備以及動態(tài)存儲器設備（例如SDRAM）。l 先進的向量中斷控制器（VIC），支持多達32個向量中斷。l 僅LPC2470/78：LCD控制器，支持STN和TFT顯示屏的顯示Ø 有專用的DMA控制器Ø 可選擇顯示分辨率（最高可達1024×768像素）。Ø 支持高達24位的真彩色模式l 串行接口：Ø Ethernet MAC帶有MII/RMII接口和相關的DMA控制器，這些功能位于獨立的AHB總線上Ø USB2.0全速雙端口設備/主機/OTG控

15、制器，帶有片內PHY和相關的DMA控制器Ø 4個帶小數(shù)波特率發(fā)生功能的UART。其中1個帶有Modem控制I/O，還有一個帶有IrDA。除此之外，全部UART都帶有FIFOØ 3個I2C總線接口（1個開漏管腳，另外2個為標準輸出管腳）Ø CAN控制器，帶有兩個通道l 其他外設，包括10位AD、2個PWM模塊、RTC等。2 LPC2400系列ARM體系架構LPC2400系列ARM是由支持仿真的ARM7TDMI-S CPU、用于緊密耦合并高速訪問片內主要存儲器的ARM7局部總線、連接到高速片內外設和外部存儲器的AMBA(Advanced Microcontroller

16、 Bus Architecture) AHB以及連接到其他片內外設功能的AMBA APB構成的.LPC2400系列ARM始終按照小端字節(jié)順序進行配置。LPC2400系列ARM具有兩個AHB總線，這使得以太網模塊的操作不受其它系統(tǒng)操作的干涉：圖2- 3 LPC2400開發(fā)板功能模塊圖高速GPIO160引腳SRAMJTAGARM7TDMIAHB橋AHB橋PLL系統(tǒng)功能內部RC振蕩器系統(tǒng)時鐘VICSRAMEMCAHB2AHB1AHB到APB橋LCD外部中斷定時器IICAHBAPBl 第一個AHB成為AHB1，包含VIC（中斷向量控制器）、GPDMA控制器和EMC；l 第二個AHB成為AHB2，它只包

17、含以太網模塊和一個相關的16KB SRAM。另外，該處理器還提供一個總線橋接器，允許第二個AHB作為AHB1的總線主機，還允許把以太網緩沖區(qū)的擴展空間延伸到片外存儲器、或者是AHB1所在的未使用存儲空間。LPC2400系列ARM的結構框圖見圖2-3，由于開發(fā)板所含模塊較多，只列出與本系統(tǒng)相關的模塊。2.2.2 OV7620圖像傳感器OV7620是一款具有較高分辨率（640*480）、逐行/隔行掃描模式可選的CMOS彩色/黑白數(shù)字圖像傳感芯片。數(shù)字輸出端口支持RGB RAW/YUV的8/16bpp數(shù)字格式輸出。其中的SCCB編程模式可以實現(xiàn)對攝像頭功能寄存器的控制。1. OV7620內部結構OV

18、7620內部集成一個664*492分辨率的圖像陣列，一個模擬信號處理器（mux），雙10bit的A/D轉換器，模擬視頻多路復用器（analog processing），數(shù)字格式器（digital data formatter）及視頻端口，SCCB接口及其寄存器。其中數(shù)字控制包括時序模塊、曝光模塊和白平衡。圖像傳感芯片OV7620的內部功能模塊圖如圖2-6。圖2- 4 OV7620內部原理框圖OV7620正常工作時，圖像的光電轉化在1/3英寸的感光元件上完成，同時在圖2-6左下方的視頻時序發(fā)生模塊包含的各種同步信號（如VSYNC、HREF、PCLK）控制模擬信號處理器，定時的對感光陣列下方的感應

19、電路行列像素點進行捕獲，與此同時框圖右下方的受SCCB接口編程控制的寄存器模塊對模擬信號處理器的數(shù)據格式控制，可選進入不同數(shù)據輸出格式的多路復用器（mx），進而通過數(shù)字端口（Y/UV通道）或模擬測試端口（VTO）輸出。2. OV7620圖像采集方法CMOS圖像陣列的設計是建立在逐行傳送的掃描場讀出系統(tǒng)和帶同步像素讀出電路的電子快門之上。電子曝光控制算法規(guī)范則是建立在目標圖像亮度基礎上，即當背景光線在圖像傳感器正常范圍內時，一般結果會比較理想；而當景象光線接近極限值甚至超出，則應該通過AEC自動曝光控制器的黑白比調節(jié)并使之滿足應用要求。OV7620與輸出圖像數(shù)據相關的有4路同步信號：垂直同步信號

20、VSYNC、水平參考同步信號HREF、像素時鐘信號PCLK、奇偶場同步信號FODD。其中FODD一般用于隔行掃描中，二分頻即為VSYNC，在本設計中不予考慮。各同步信號時序如圖2-7。一般的圖像采集方法是依靠VSYNC、HREF和PCLK3個同步信號來提示MCU捕獲有效的圖像數(shù)據，大致的流程為：VSYNC用來判斷一幀圖像數(shù)據的開始，其上升沿表示為一幀圖像的到來，之后的下降沿則提示外部電路一幀有效圖像數(shù)據開始；HREF是判斷一行有效像素數(shù)據的依據，高電平時Y和UV通道才輸出有效數(shù)據，通過示波器觀察，HREF與HSYNC（水平同步信號）頻率及波形幾近相同，選用HREF而非HSYNC來判斷一行有效數(shù)

21、據，是考慮到對OV7620修改HREF，還可更改OV7620輸出圖像的開窗大小，使采集系統(tǒng)具有更大的靈活性和適用性；PCLK則是判斷一個像素數(shù)據有效的信號，其每個負跳沿驅動圖像傳感器更新圖像數(shù)據并在正跳沿時穩(wěn)定。圖2- 5 OV7620同步信號時序圖2.3 圖像采集系統(tǒng)硬件模塊設計系統(tǒng)硬件設計分為以下模塊進行：l SCCB控制模塊l 圖像數(shù)據采集模塊Ø 數(shù)據緩沖Ø 同步信號捕獲l 存儲顯示模塊Ø FLASH和SDRAM的存儲接口Ø LCD顯示l 上位機串口調試模塊以下便分別對各個硬件模塊進行論述。2.3.1 SCCB控制模塊圖2- 8 SCCB總線接口電

22、路圖LPC2478開發(fā)板內部有IIC模塊及高速GPIO引腳模塊，完成對OV7620的控制有兩種方式：一是直接用IIC模塊接口來實現(xiàn)控制；二是將兩個GPIO引腳連接SCCB總線，用軟件模擬總線協(xié)議的方式完成對圖像傳感器的寄存器配置。由于SCCB與IIC的微細區(qū)別，即在讀數(shù)據時SCCB多了一個總線停止的條件，直接用IIC模塊讀數(shù)據會出現(xiàn)謬誤，所以選用第二中方法，即用GPIO軟件模擬控制SCCB。設計雖然摒棄了LPC2478的IIC模塊控制的方法，但可以利用其中的IIC0接口（P0.27、P0.28引腳），因為LPC2478的GPIO只有這兩個端口是開漏輸出，符合整個IIC規(guī)范及SCCB協(xié)議。值得注

23、意的是驅動SCCB的SCL、SDA應上拉2K5K的電阻，SCCB總線接口電路如圖2-8。2.3.2 圖像數(shù)據采集模塊當ARM完成了對CMOS的寄存器配置后，正常上電的情況下，OV7620的同步信號端口VSYNC、HREF、PCLK及數(shù)據通道Y、UV便會連續(xù)不斷的輸出各種同步信號和圖像數(shù)據，如果直接用ARM的GPIO口對Y、UV通道采集數(shù)據效率會非常低，采集一個像素點數(shù)據（8/16bit）會讓ARM浪費許多等待時間，因此還需要緩沖器件的幫助。由于一般的MCU工作頻率不會高于圖像傳感器太多，取得一個像素點數(shù)據這一線程算上中斷響應、中斷延時、程序執(zhí)行的時間很難在兼顧采集時間的同時采滿一幀圖像，所以通

24、常會采取一定的方法使CMOS與MCU相互匹配起來，達到最好的采集效率。根據系統(tǒng)設計目的，權衡采集速率及圖像清晰度（與有效像素點個數(shù)成正比關系），本設計中選用專門用于圖像數(shù)據緩沖的FIFO芯片AL422作為圖像數(shù)據的緩沖，配合適當配置圖像傳感器的時鐘控制模塊，結合起來使圖像像素點個數(shù)與采集時間達到最好的平衡。1 緩沖電路設計圖像數(shù)據緩沖部分的核心芯片AL422緩沖芯片是一款緩存容量大小為393,216字*8 bit的FIFO，內部集成的3M-bit的DRAM附帶相應的控制器，使之具有友好的硬件接口。器件特點：l 384K（393，216）*8 bits FIFO結構l 支持VGA，CCIR，NT

25、SC，PAL和HDTV圖像分辨率緩沖l 獨立的讀/寫操作（高速I/O數(shù)據傳輸速率）l 高速一部串行通道l 讀/寫周期：20nsl 數(shù)據存取時間：15nsl 輸出使能控制l 自刷新l 5V或3.3V電源供電圖2- 6 緩沖電路原理圖緩沖電路原理圖如圖2-9所示，AL422緩沖器件接受和釋放數(shù)據靠WCK、/WE、/WRST、RCK、/RE、/RRST引腳的相互配合完成?？紤]圖像采集系統(tǒng)可以對靜態(tài)黑白、彩色圖像均可進行采集，用兩片AL422搭建成緩沖模塊。其中WCK寫周期引腳與OV7620的PCLK相連（此做法可以規(guī)避用效率不高的中斷嵌套方式捕獲高頻PCLK而采集圖像的方法，直接用PCLK觸發(fā)FIF

26、O鎖存數(shù)據的方式很快采集到一個像素數(shù)據），TST測試引腳外接下拉電阻下拉，DEC腳接104pF的退耦電容。2 同步信號捕獲電路設計由上文可知對一幀有效圖像的獲取質量好壞直接與MCU捕獲三個同步信號VSYNC、HREF和PCLK的效率，在硬件本身的限制范圍內盡可能用合適的軟硬件設計方法來完成。VSYNC垂直同步信號為表征一幀圖像數(shù)據的到來，且低電平有效，可以直接與ARM的一個外部中斷引腳相接（LPC2400的向量中斷控制器VIC有32個中斷源，其中外部中斷EINT0T3占據1417通道），此處選擇與EINT0的p2.10連接；HREF水平參考同步信號用來表征一行有效圖像數(shù)據的到來。圖2- 10

27、同步信號捕獲原理圖為了避免使用采集效率較低的中斷嵌套的方法，在充分了解同步信號捕獲關系及緩沖芯片AL422讀寫觸發(fā)時序端口的基礎上，直接將HREF同步引腳取反輸出給緩沖FIFO的/WE寫使能腳（為了方面軟件控制，設計將LPC2478一個GPIO P3.25和HREF相與后取反接FIFO），如此既使得ARM可以軟件編程控制FIFO的寫入數(shù)據使能端口，又可以在極短的時間（50ns內）內完成對HREF的觸發(fā)響應；同樣的，將PCLK像素時鐘同步引腳與FIFO的WCK寫使能端口，當PCLK高電平時則拉高WCK將有效圖像數(shù)據寫入FIFO。值得注意的是，OV7620為5V/3.3V可選電源系統(tǒng)，為了與LPC

28、2400的3.3V接口電壓匹配應把DOVDD跳線跳在3.3V且在外部供給DOVDD3.3V電壓。同步信號接口電路如圖2-10。2.3.3 存儲、顯示模塊1 存儲模塊程序在嵌入式設備中一般有兩種加載（load）模式：一種是在配套軟件開發(fā)平臺的程序直接下載目標板的ROM或FLASH存儲器中進行；另一種則是加載到目標板外接的SDRAM中運行。在本文的軟件開發(fā)平臺ADS（Arm Development Suit）中均是可選的，一般來說都是加載到LPC2478內部的Flash中。Flash主要分為NOR Flash和NAND Flash兩個類別。l 從擦寫速度上來看，NAND Flash的讀寫編程操作是

29、以“頁”為單位進行，擦出操作以“塊”為單位，且擦除的單元面積小、擦除電路少，因此擁有較快的編程、擦出能力；l 從執(zhí)行代碼效率來看，NOR芯片內部執(zhí)行應用程序可以直接在閃存中進行而不必將代碼讀入系統(tǒng)RAM中，且傳輸效率高，在14MB應用很高的成本效益；l 從容量和成本的角度來看，NAND Flash的單元尺寸將近是NOR的一半，生產過程的簡化更使其具有更高的性價比；圖2-11為SST39VF1601和HY57V561620CLT-HI與LPC2478的接口硬件圖。圖2- 11 NOR Flash、NANDFlash與LPC2478接口將LPC2478的EMC（片外存儲器控制器）A12:0與SDR

30、AM地址線A0A12相連，A14:13與SDRAM的Bank選擇信號BA0、BA1連接用以對SDRAM的4個存儲陣列進行選擇，16位半字數(shù)據線與輸出數(shù)據線DQ0DQ15相連，片選位LnSDCS0、行列選通位LnSDRAS、CAS分別與SDRAM的nSCS、nSRAS、nSCAS連接，剩下的時鐘信號位CLKOUT等也分別連好，如此便完成了ARM與SDRAM的硬件連接，可將SDRAM當做ARM的一個SRAM來適用，值得注意的是LPC2478的只有最多256MB的片外存儲空間，不可超出。2 顯示模塊設計選用了與LPC2478的LCD控制器適配的320*240 LCD屏，屏內集成了TFT液晶顯示控制芯

31、片SSD1289的。SSD1289是一款包含電源管理、液晶驅動、顯示緩沖區(qū)等諸多功能于一身的單芯片液晶控制器，內部顯示緩沖區(qū)擁有高速讀寫能力。圖2- 12 LCD模塊與LPC2478接口電路圖圖2-12接口電路采用的是RGB色彩空間5:6:5的接法。LPC2478的P1.26P1.29、P2.13接SSD1289的數(shù)據線D11D15，作為B（藍）分量數(shù)據通道；P1.20P1.25接D5D10作為G（綠）分量數(shù)據通道；P2.6P2.9、P4.29接D0D4作為R（紅）分量通道；剩下的控制信號LCDPWR、LCDM及同步信號LCDFP、LCDLE、LCDFP對應的與SSD1289相連。2.3.4

32、UART串口通訊模塊為了實現(xiàn)圖像采集系統(tǒng)與ARM及上位機的數(shù)據通訊，需要一種通用的總線接口實現(xiàn)，設計了UART串行通訊模塊模塊。針對PC機典型的9針RS-232C電平串行接口，模塊選用了MAX232CWE芯片進行電平轉換。MAX232CWE芯片是美信公司專門為電腦的RS-232標準串口設計的單電源電平轉換芯片,使用+3.3V單電源供電，芯片分為三個部分：l 第一部分是電荷泵電路，由1、3、4、5腳及電容C12、C13構成，功能是產生正負12V兩個電源提供給RS-232電平需要；l 第二部分是兩組數(shù)據轉換通道用以串口總線數(shù)據的輸入輸出，710腳為第一組數(shù)據轉換通道，1114為第二組通道，此處只用

33、第二組。l 第三部分是供電部分。圖2- 13 串行接口硬件電路圖RS-232C串口的接線方式有全串口連接（帶Modem接口）和3線連接等方式，此調試通訊模塊只需完成對所采集的圖像幀數(shù)據傳輸?shù)絇C機上，只需采用較簡潔的3線連接方式，硬件電路圖如圖2-13。第三章 系統(tǒng)軟件程序設計3.1 系統(tǒng)總體軟件設計嵌入式圖像采集處理系統(tǒng)是一個集合軟硬件的嵌入式便攜系統(tǒng)，對靜態(tài)圖像信息進行相對快速的捕獲、存儲和顯示以及利用PC對數(shù)字圖像進行分析處理是我們的目標。前一章節(jié)主要論述了系統(tǒng)的硬件芯片選擇及外圍接口電路設計，本章將對驅動這些硬件設施的軟件設計做詳細闡述。為了方便系統(tǒng)的調試與維護，對應于硬件的模塊設計，

34、系統(tǒng)軟件的設計按照模塊化進行，總體的軟件框圖如圖3-1：圖像采集模塊存儲顯示模塊上位機調試模塊初始化模塊圖3- 1 系統(tǒng)總體軟件功能框圖由圖可以看出系統(tǒng)軟件設計分為以下模塊進行：l 初始化模塊Ø 嵌入式ARM驅動bootloader的設計Ø CMOS驅動程序設計l 圖像采集模塊Ø CMOS與ARM工作匹配Ø 同步信號捕獲的軟件設計l 處理顯示模塊Ø 片外存儲SDRAM驅動設計Ø Bayer圖像數(shù)據的差值算法Ø 數(shù)字圖像的LCD顯示l 上位機調試模塊以下各小節(jié)將分別對上述模塊的軟件設計工作進行論述。3.2 系統(tǒng)初始化模塊的軟件

35、設計圖像采集系統(tǒng)的核心器件是控制芯片LPC2478及CMOS圖像傳感器OV7620，其中以FIFO緩沖芯片AL422及串口通信UART輔助圖像的采集及調試。由于LPC2478開發(fā)板和OV7620本身具有極高的集成度，各自都可以視為一個小型系統(tǒng)，因此想讓它們互相匹配工作的前提便是讓其自身先“做好準備”，即初始化。3.2.1 LPC2400的bootloader軟件設計人們在使用PC機時，開機后的一系列畫面比如處理器、各種外圍硬件設備的初始化操作由BIOS（Basic Input/Output System）來完成，同樣的對于嵌入式系統(tǒng)，需要相似的軟件驅動來在開始任務前對所配備的硬件設施進行準備，

36、但考慮成本、MCU性能等方面因素不能直接用像BIOS那種固件程序，而是用一種簡化的代碼來實現(xiàn)相似功能操作，成為Bootloader，即系統(tǒng)的引導加載程序。Bootloader的作用主要包括以下7條：l 分配中斷向量表l 初始化存儲器系統(tǒng)l 初始化堆棧l 初始化有特殊要求的硬件模塊l 初始化用戶程序執(zhí)行環(huán)境l 切換處理器工作模式l 調用主應用程序3.2.2 CMOS驅動程序設計考慮到圖像采集現(xiàn)場光線明暗變化、后續(xù)處理平臺的可移植性等現(xiàn)實因素，需要對OV7620的內部寄存器參數(shù)進行修改，因此必須通過SCCB總線對其進行寄存器初始化。1 SCCB總線的數(shù)據傳輸SCCB總線上傳輸一個數(shù)據位需要遵循以下

37、規(guī)范：l 數(shù)據的有效性：SIO_D線上的數(shù)據必須在SIO_C高電平器件保持穩(wěn)定l 起始和停止信號：在SCCB協(xié)議中，唯一違反上述數(shù)據有效規(guī)范的是起始、停止信號Ø 起始：SIO_C高電平時，SIO_D從高電平變?yōu)榈碗娖?#216; 停止：SIO_C高電平時，SIO_D從低電平變?yōu)楦唠娖綉穑喊l(fā)送到SIO_D線上的每個字節(jié)必須是八位，每個字節(jié)后必須跟一個應答位。應答的時間脈沖器件，發(fā)送器釋放SIO_D（高），之后接收器必須將SIO_D拉低。SCCB總線上每傳輸一個位數(shù)據必須產生一個時鐘脈沖。主機產生起始信號后，發(fā)送的第一個字節(jié)為尋址字節(jié)，從最高位（MSB）到最低位開始傳輸，且尋址字節(jié)的最

38、低位（LSB）為報文方向位，“0”表示主機寫從機，“1”表示讀，如圖3-2所示：從地址LSBMSBR/W圖3- 2 首字節(jié)的位數(shù)據格式SCCB總線中一個基本的數(shù)據傳輸單元稱為“相”（phaes）。下面列出數(shù)據讀寫時的三種基本單元：l 三相寫周期l 兩相寫周期l 兩相讀周期這三種基本讀寫單元其實很相像，兩相寫為三相寫周期的子集，兩相讀則一般跟在寫周期后緊接著進行，圖3-3給出三相寫周期的示意圖。圖3- 3 三相寫周期數(shù)位圖不難看出，首字節(jié)的17位為從機ID號，具體不同器件可在OV公司官網上查看得知（OV7620的ID號“寫”為0x42，“讀”為0x43），0位為讀寫控制位，此時為0(寫)；第二字

39、節(jié)是子地址，即目標寄存器地址；第三字節(jié)為修改目標的8位寄存器的值。如此便可以對的在SCCB總線上找到目標從機中目標寄存器的值進行配置。值得注意的是：l 兩相讀之前一定要進行一次三相或兩相寫的操作，否則讀操作找尋不到目標寄存器l 每位字節(jié)后都有一個數(shù)據應答位NA，NA是此次傳輸數(shù)據的接收機給予發(fā)送機的應答，一般為發(fā)送機將SIO_D線閑置（拉高），在應答的時間脈沖里，總線會判斷接收機是否拉低SIO_D線，是則為應答成功繼續(xù)傳輸，否則總線停止。l SCCB沒有重復起始概念，一次操作（寫或讀）后一定要加總線停止指令。圖3-4、3-5分別是對從機ID號為X、目標寄存器號為Y分別進行讀寫操作的軟件流程圖。

40、發(fā)送起始信號對從機尋址，R/W=0SIO_D是否拉低對從寄存器尋址SIO_D是否拉低NN發(fā)送1字節(jié)數(shù)SIO_D是否拉低N發(fā)送停止信號發(fā)送起始信號對從機尋址，R/W=1SIO_D是否拉低發(fā)送1字節(jié)數(shù)據SIO_D是否拉低NN發(fā)送非應答信號發(fā)送停止信號YYYYY主機操作從機操作寫操作讀操作圖3- 4 SCCB讀寫數(shù)據軟件流程圖2 OV7620的SCCB初始化SCCB總線中的SIO_D的預充電（pre-charge）時間為15ns，充電保持時間為15us，所以延時程序不易設置過長，此處設置7us。在充分遵守SCCB協(xié)議的基礎上編寫配置OV7620目標寄存器的軟件代碼，圖3-5、3-6是寫入和讀出寄存器

41、值的軟件流程圖。發(fā)送起始信號SIO_C和D電平是否正常發(fā)送從機ID號字節(jié)從機是否應答發(fā)送寄存器號字節(jié)從機是否應答發(fā)送寄存器值字節(jié)從機是否應答總線停止YYYYNNNN圖3- 5 對OV7620內寄存器寫操作發(fā)送起始信號SIO_C和D電平是否正常發(fā)送從機ID號字節(jié)從機是否應答發(fā)送寄存器號字節(jié)從機是否應答讀一字節(jié)總線停止YYNN總線停止發(fā)送從機ID號字節(jié)拉低SIO_D（確認）讀一字節(jié)拉高SIO_D（非確認）圖3- 6對OV7620內寄存器讀操作3.3 圖像采集模塊的軟件設計采集一幀圖像數(shù)據的一般流程如圖3-7。使能VSYNC對應的外部中斷0VSYNC負跳沿?使能HREF對應的外部中斷1HREF高電平

42、？NYYN使能PCLK對應的定時器捕獲腳中斷PCLK正跳沿？Y采集一個像素點是否采完一行？N初始化一幀圖像采集完N是否采完一幀？YYN圖3- 7 一幀圖像采集流程圖圖3- 8 AL422寫數(shù)據時序圖以寫入AL422數(shù)據為例，如圖3-8為ALL422寫數(shù)據時的時序圖，不難看出當/WE正跳沿表征了寫入數(shù)據的開始，而后每遇到一個WCK正跳沿便出發(fā)DI07寫入AL422一字節(jié)數(shù)，二者的邏輯關系與HREF和PCLK幾乎相同。如此便利用了AL422高頻率響應的寫入時序信號WE和WCK完成了對HREF和PCLK的捕獲。整個寫FIFO的軟件流程設計如圖3-8。開始VSYNC有效？使能VSYNC對應的外部中斷0

43、HREF有效？WEE置位，使能FIFO的寫使能WEPCLK有效？WCK有效寫入8位數(shù)據YYYNNN圖3- 9 寫入AL422 8位數(shù)據將FIFO數(shù)據讀入LPC2478則較為容易，直接把AL422與讀出操作有關的兩個時序信號RRST和RCK與GPIO相連，用軟件模擬高低電平的方式即可獲得緩沖后的圖像數(shù)據，將8位數(shù)據寫入AL4228流程如3-9所示。3.4 處理顯示模塊的軟件設計3.4.1 片外SDRAM存儲驅動設計由于LPC2400開發(fā)板擁有SDRAM控制器，因此硬件電路連接正確后，只需要初始化外部總線和配置好SDRAM控制器各項參數(shù)，進行初始化后就可以把SDRAM當做SRAM來適用了操作方法如

44、圖3-10：1 配置LPC2400的外部總線由于系統(tǒng)上電后，LPC2400的管腳會恢復默認設置，因此要使用它來控制SDRAM芯片，必須對其管腳進行相應配置，以下是相應程序代碼：PINSEL6 = 0x55555555； /D0D15PINSEL8 = 0x15555555； /A0A14PINSEL9 |= 0x00040000； /nWEPINSEL5 = 0x05010115； /配置nCAS,nRAS,nDYS,nCKEOUT0EMCControl |= 0x10; /禁止鏡像2 配置SDRAM控制器各種時序參數(shù)查看HY57V561620的數(shù)據手冊，可以清楚看到其各項的動態(tài)演示參數(shù)要求，

45、在此不再贅述。3 初始化SDRAMSDRAM操作方法配置外部總線根據SDRAM芯片數(shù)據手冊配置參數(shù)SDRAM初始化當做SRAM使用圖3- 10 SDRAM操作方法初始化過程主要分為以下幾個步驟：l 時鐘穩(wěn)定后，SDRAM要求至少等待100us，期間可以發(fā)出NOP命令l 執(zhí)行一條對所有Bank進預充電的命令l 至少等待tRP個時鐘周期l 執(zhí)行8次自動刷新命令，刷新周期為tRFCl 設置模式寄存器MR（Mode Register）l 設置完MR后，等待tMRD個時鐘周期后，SDRAM正常工作代碼程序部分如下：/*使能時鐘，CLKOUT運行輸出控制時鐘，發(fā)送NOP命令*/EMCDynamicControl = 0x0000083;Dela