集成電路的制造工藝流程_第1頁
集成電路的制造工藝流程_第2頁
集成電路的制造工藝流程_第3頁
集成電路的制造工藝流程_第4頁
集成電路的制造工藝流程_第5頁
已閱讀5頁,還剩100頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、集成電路的制造工藝流程集成電路的制造工藝流程 ssss半導(dǎo)體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型非飽和型TTLI2LECL/CML半導(dǎo)體制造工藝分類 一 雙極型IC的根本制造工藝: A 在元器件間要做電隔離區(qū)PN結(jié)隔離、全介質(zhì)隔離及PN結(jié)介質(zhì)混合隔離 ECL不摻金 非飽和型 、TTL/DTL 飽和型 、STTL 飽和型 B 在元器件間自然隔離 I2L飽和型半導(dǎo)體制造工藝分類 二 MOSIC的根本制造工藝: 根據(jù)柵工藝分類 A 鋁柵工藝 B 硅 柵工藝 其他分類 1 、根據(jù)溝道 PMOS、NMOS、CMOS 2 、根據(jù)負(fù)載元件E/R、E/E、E/D 半導(dǎo)體制造

2、工藝分類 三 Bi-CMOS工藝: A 以CMOS工藝為根底 P阱 N阱 B 以雙極型工藝為根底雙極型集成電路和MOS集成電路優(yōu)缺點(diǎn)雙極型集成電路中等速度、驅(qū)動能力強(qiáng)、模擬精度高、功耗比較大CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度無閾值損失,具有高速度、高密度潛力;可與TTL電路兼容。電流驅(qū)動能力低半導(dǎo)體制造環(huán)境要求 主要污染源:微塵顆粒、中金屬離子、有機(jī)物殘留物和鈉離子等輕金屬例子。 超凈間:潔凈等級主要由 微塵顆粒數(shù)/m3I級 35 7.5 3 1 NA10 級 350 75 30 10 NA100級 NA 750 300 100 NA1000級 NA NA NA

3、1000 7半導(dǎo)體元件制造過程半導(dǎo)體元件制造過程前段前段Front EndFront End制程制程-前工序前工序 晶圓處理制程晶圓處理制程Wafer FabricationWafer Fabrication;簡稱;簡稱 Wafer FabWafer Fab典型的PN結(jié)隔離的摻金TTL電路工藝流程一次氧化襯底制備隱埋層擴(kuò)散外延淀積熱氧化隔離光刻隔離擴(kuò)散再氧化基區(qū)擴(kuò)散再分布及氧化發(fā)射區(qū)光刻反面摻金發(fā)射區(qū)擴(kuò)散反刻鋁接觸孔光刻鋁淀積隱埋層光刻基區(qū)光刻再分布及氧化鋁合金淀積鈍化層中測壓焊塊光刻橫向晶體管刨面圖CBENPPNPP+P+PP縱向晶體管刨面圖CBENPCBENPN+p+NPNPNPNPN晶體

4、管刨面圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+P型Si 10 111晶向,偏離2O5O晶圓晶片 晶圓晶片的生產(chǎn)由砂即二氧化硅開始,經(jīng)由電弧爐的提煉復(fù)原成 冶煉級的硅,再經(jīng)由鹽酸氯化,產(chǎn)生三氯化硅,經(jīng)蒸餾純化后,透過慢速分 解過程,制成棒狀或粒狀的多晶硅。一般晶圓制造廠,將多晶硅融解 后,再利用硅晶種慢慢拉出單晶硅晶棒。一支85公分長,重公斤的 8寸 硅晶棒,約需 2天半時(shí)間長成。經(jīng)研磨、拋光、切片后,即成半導(dǎo)體之原料 晶圓片第一次光刻N(yùn)+埋層擴(kuò)散孔 1。減小集電極串聯(lián)電阻 2。減小寄生PNP管的影響SiO2P-SUBN+-BL要求:1。 雜質(zhì)濃度大2。高溫時(shí)在Si中的擴(kuò)

5、散系數(shù)小,以減小上推3。 與襯底晶格匹配好,以減小應(yīng)力涂膠烘烤-掩膜曝光-顯影-堅(jiān)膜蝕刻清洗去膜-清洗N+擴(kuò)散(P)外延層淀積1。VPEVaporous phase epitaxy) 氣相外延生長硅SiCl4+H2Si+HCl2。氧化TepiXjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次光刻P+隔離擴(kuò)散孔 在襯底上形成孤立的外延層島,實(shí)現(xiàn)元件的隔離.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂膠烘烤-掩膜曝光-顯影-堅(jiān)膜蝕刻清洗去膜-清洗P+擴(kuò)散(B)第三次光刻P型基區(qū)擴(kuò)散孔決定NPN管的基區(qū)擴(kuò)散位置范圍SiO2N

6、+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2氧化-涂膠烘烤-掩膜曝光-顯影-堅(jiān)膜蝕刻清洗去膜清洗基區(qū)擴(kuò)散(B)第四次光刻N(yùn)+發(fā)射區(qū)擴(kuò)散孔 集電極和N型電阻的接觸孔,以及外延層的反偏孔。 AlN-Si 歐姆接觸:ND1019cm-3,SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2氧化-涂膠烘烤-掩膜曝光-顯影-堅(jiān)膜蝕刻清洗去膜清洗擴(kuò)散第五次光刻引線接觸孔 SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂膠烘烤-掩膜曝光-顯影-堅(jiān)膜蝕刻清洗去膜清洗第六次光刻金屬化內(nèi)連線:反刻鋁 SiO2ALN+N+

7、-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂膠烘烤-掩膜曝光-顯影-堅(jiān)膜蝕刻清洗去膜清洗蒸鋁CMOS工藝集成電路CMOS集成電路工藝-以P阱硅柵CMOS為例 1。光刻I-阱區(qū)光刻,刻出阱區(qū)注入孔 N-SiN-SiSiO2CMOS集成電路工藝-以P阱硅柵CMOS為例 2。阱區(qū)注入及推進(jìn),形成阱區(qū)N-SiP-CMOS集成電路工藝-以P阱硅柵CMOS為例 3。去除SiO2,長薄氧,長Si3N4N-SiP-Si3N4CMOS集成電路工藝-以P阱硅柵CMOS為例 4。光II-有源區(qū)光刻N(yùn)-SiP-Si3N4CMOS集成電路工藝-以P阱硅柵CMOS為例 5。光III-N

8、管場區(qū)光刻,N管場區(qū)注入,以提高場開啟,減少閂鎖效應(yīng)及改善阱的接觸。光刻膠N-SiP-B+CMOS集成電路工藝-以P阱硅柵CMOS為例 6。光III-N管場區(qū)光刻,刻出N管場區(qū)注入孔; N管場區(qū)注入。N-SiP-CMOS集成電路工藝-以P阱硅柵CMOS為例 7。光-p管場區(qū)光刻,p管場區(qū)注入, 調(diào)節(jié)PMOS管的開啟電壓,生長多晶硅。N-SiP-B+CMOS集成電路工藝-以P阱硅柵CMOS為例 8。光-多晶硅光刻,形成多晶硅柵及多晶硅電阻多晶硅N-SiP-CMOS集成電路工藝-以P阱硅柵CMOS為例 9。光I-P+區(qū)光刻,P+區(qū)注入。形成PMOS管的源、漏區(qū)及P+保護(hù)環(huán)。N-SiP-B+CMOS

9、集成電路工藝-以P阱硅柵CMOS為例 10。光-N管場區(qū)光刻,N管場區(qū)注入,形成NMOS的源、漏區(qū)及N+保護(hù)環(huán)。光刻膠N-SiP-AsCMOS集成電路工藝-以P阱硅柵CMOS為例 11。長PSG磷硅玻璃。PSGN-SiP+P-P+N+N+CMOS集成電路工藝-以P阱硅柵CMOS為例 12。光刻-引線孔光刻。PSGN-SiP+P-P+N+N+CMOS集成電路工藝-以P阱硅柵CMOS為例 13。光刻-引線孔光刻反刻AL。PSGN-SiP+P-P+N+ N+VDDINOUTPNSDDS集成電路中電阻1ALSiO2R+PP+P-SUBN+R-VCCN+-BLN-epiP+基區(qū)擴(kuò)散電阻集成電路中電阻2S

10、iO2RN+P+P-SUBRN+-BLN-epiP+發(fā)射區(qū)擴(kuò)散電阻集成電路中電阻3基區(qū)溝道電阻SiO2RN+P+P-SUBRN+-BLN-epiP+P集成電路中電阻4外延層電阻SiO2RP+P-SUBRN-epiP+PN+集成電路中電阻5MOS中多晶硅電阻SiO2Si多晶硅氧化層其它:MOS管電阻集成電路中電容1SiO2A-P+P-SUBB+N+-BLN+EP+NP+-IA-B+Cjs發(fā)射區(qū)擴(kuò)散層隔離層隱埋層擴(kuò)散層PN電容集成電路中電容2MOS電容AlSiO2ALP+P-SUBN-epiP+N+N+微電子制造工藝IC常用術(shù)語 圓片:硅片芯片(Chip, Die):6、8 :硅園片直徑:1 61

11、50mm; 8200mm; 12300mm; 亞微米1m的設(shè)計(jì)標(biāo)準(zhǔn)深亞微米 0反型層 溝道源(Source)S漏(Drain)D柵(Gate)G柵氧化層厚度:50埃1000埃5nm100nmVT閾值電壓電壓控制N N溝溝MOSMOSNMOSNMOS P型襯底,受主雜質(zhì); 柵上加正電壓,外表吸引電子,反型,電子通道; 漏加正電壓,電子從源區(qū)經(jīng)N溝道到達(dá)漏區(qū),器件開通。N襯底p+p+漏源柵柵氧化層場氧化層溝道P P溝溝MOSMOSPMOSPMOSGDSVTVGSID+-VDS 0 N型襯底,施主雜質(zhì),電子導(dǎo)電; 柵上加負(fù)電壓,外表吸引空穴,反型,空穴通道; 漏加負(fù)電壓,空穴從源區(qū)經(jīng)P溝道到達(dá)漏區(qū),

12、器件開通。CMOS CMOS:Complementary Symmetry Metal Oxide Semiconductor 互補(bǔ)對稱金屬氧化物半導(dǎo)體特點(diǎn):低功耗VSSVDDVoViCMOS倒相器PMOSNMOSI/OI/OVDDVSSCCCMOS傳輸門N-SiP+P+n+n+P-阱DDVoVGVSSSSVDDCMOS倒相器截面圖CMOS倒相器幅員pwellactivepolyN+ implantP+ implantomicontactmetalA NMOS ExamplepwellPwellActivePolyN+ implantP+ implantOmicontactMetalNtype

13、 SiSiO2光刻膠光刻膠光光MASK PwellNtype SiSiO2光刻膠光刻膠光刻膠光刻膠MASK PwellNtype SiSiO2光刻膠光刻膠光刻膠光刻膠SiO2Ntype SiSiO2SiO2PwellpwellactivePwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2PwellSiO2光刻膠光刻膠MASK activeMASK ActiveSi3N4Ntype SiSiO2PwellSiO2光刻膠光刻膠光刻膠光刻膠MASK activeMASK ActiveSi3N4Ntype SiSiO2Pwell

14、SiO2光刻膠光刻膠光刻膠光刻膠Si3N4Ntype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellSi3N4Ntype SiSiO2Pwell場氧場氧場氧場氧場氧場氧PwellNtype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellpolyactivepwellpolyPwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2PwellSiO2MASK poly場氧場氧場氧場氧場氧場氧Pwellpoly光刻膠光刻膠Ntype SiSiO2PwellSiO2MASK poly場氧場氧場氧場氧場氧場氧Pwell光刻膠光刻膠polyNtype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellpolyNtype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellpolyactivepwellpolyN+ implantPwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2PwellSiO2MASK N+場氧場氧場氧場氧場氧場氧Pwellpoly

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論