計(jì)算機(jī)組成原理復(fù)習(xí)題18及答案

1、 本科生期末試卷十八一、 選擇題（每小題1分，共10分）1 下列數(shù)中最小的數(shù)是_。A.（100101）2 B.（50）8 C.（100010）BCD D.（625）162 _表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A.原碼 B.補(bǔ)碼 C.反碼 D.移碼3 X補(bǔ)=1.X1X2X3X4，當(dāng)滿足_時(shí)，X > -1/2成立。A.X1=1，X2X4至少有一個(gè)為1 B.X1=1，X2X4任意C.X1=0，X2X4至少有一個(gè)為1 D.X1=0，X2X4任意4 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)_。A.存放數(shù)據(jù) B.存放程序 C.存放微程序 D.存放數(shù)據(jù)和程序5 以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是

2、_。A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令6 單地址指令為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址指明的一個(gè)操作數(shù)外，另一個(gè)操作數(shù)常采用_尋址方式。A.堆棧 B.立即 C.隱含 D.間接7 在以下描述的流水CPU基本概念中，正確的表述是_。A.流水CPU是以空間并行性為原理構(gòu)造的處理器B.流水CPU一定是RISC機(jī)器C.流水CPU一定是多媒體CPUD.流水CPU是以時(shí)間并行性為原理構(gòu)造的處理器8 在以下描述PCI總線的基本概念中，正確的表述是_。A.PCI總線是一個(gè)與處理器無(wú)關(guān)的高速外圍總線B.PCI總線的基本傳輸機(jī)制是猝發(fā)式傳送C.PCI設(shè)備一定是主設(shè)備D.系統(tǒng)中只允許有一條

3、PCI總線9 下述I/O控制方式中，_主要由程序?qū)崿F(xiàn)。A.PPU方式 B.中斷方式 C.DMA方式 D.通道方式10. 串行I/O標(biāo)準(zhǔn)接口IEEE1394的高速特性適合于新型高速硬盤(pán)和多媒體數(shù)據(jù)傳送它的數(shù)據(jù)傳送率可以是-。A.100兆位/秒 B.200兆位/秒 C.400兆位/秒 D.300兆位/秒二、 填空題（每小題3分，共15分）1 Cache是一種A_存儲(chǔ)器，是為了解決CPU和B_之間C_上不匹配而采用的一項(xiàng)重要硬件技術(shù)。2當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器、操作控制器外，還包括A_、B_運(yùn)算器和C_管理部件。3按照總線仲裁電路的A_不同，總線仲裁有B_仲裁和C_仲裁兩種方式。4DMA和

4、CPU分時(shí)使用內(nèi)存的三種方式是：A_，B_，C_。5中斷處理需要有中斷A_，中斷B_產(chǎn)生，中斷C_等硬件支持。三、（9分）設(shè)機(jī)器字長(zhǎng)16位，定點(diǎn)表示，尾數(shù)15位，數(shù)符1位，問(wèn)：（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？（2）定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？四、（9分）某加法器進(jìn)位鏈信號(hào)為C4、C3、C2、C1 ，最低位來(lái)的進(jìn)位信號(hào)為C0.請(qǐng)分別按下述兩種方式寫(xiě)出C4、C3、C2、C1的邏輯表達(dá)式，（1）串行進(jìn)位方式 （2）并行進(jìn)位方式五、（10分）某機(jī)器中，已知配有一個(gè)地址空間為(00001FFF)16的ROM區(qū)域，現(xiàn)在用一個(gè)SRAM芯片（8K×8

5、位）形成一個(gè)16K×16位的ROM區(qū)域，起始地址為（2000）16 。假設(shè)SRAM芯片有CS和WE控制端，CPU地址總線A15A0 ，數(shù)據(jù)總線為D15D0 ，控制信號(hào)為R / W（讀 / 寫(xiě)），MREQ（當(dāng)存儲(chǔ)器讀或?qū)憰r(shí)，該信號(hào)指示地址總線上的地址是有效的）。要求：（1） 滿足已知條件的存儲(chǔ)器，畫(huà)出地址譯碼方案。（2） 畫(huà)出ROM與RAM同CPU連接圖。六、（9分）在流水CPU中，將一條指令從取指到執(zhí)行結(jié)束的任務(wù)分割為一系列子任務(wù)，并使各子任務(wù)在流水線的各個(gè)過(guò)程段并發(fā)地執(zhí)行，從而使流水CPU具有更強(qiáng)大的數(shù)據(jù)吞吐能力。請(qǐng)用時(shí)空?qǐng)D法證明這個(gè)結(jié)論的正確性。七、（9分）畫(huà)出PCI總線結(jié)構(gòu)框圖

6、，并說(shuō)明“橋”的功能。八、（10分）圖B18.1所示的系統(tǒng)采用多級(jí)優(yōu)先中斷結(jié)構(gòu)，它要求CPU在執(zhí)行完當(dāng)前指令時(shí)轉(zhuǎn)而對(duì)中斷請(qǐng)求進(jìn)行服務(wù)。設(shè)備A連接于最高優(yōu)先級(jí)，設(shè)備B次之，設(shè)備C又次之。IRQ為中斷請(qǐng)求信號(hào)，INT為CPU發(fā)出的中斷響應(yīng)信號(hào)?，F(xiàn)假設(shè)： TDC為硬件中斷周期時(shí)間；TA ，TB ，TC分別為設(shè)備A，B，C的服務(wù)程序執(zhí)行時(shí)間；TS ，TR 為保存現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)所需時(shí)間。請(qǐng)問(wèn)：這種中斷結(jié)構(gòu)在什么情況下達(dá)到中斷飽和？ IRQCIRQBIRQAINTCINTBINTACPUI/O接口設(shè)備C設(shè)備B設(shè)備A主存 圖B18.1九、（9分）CDROM光盤(pán)的外緣有5mm寬的范圍因記錄數(shù)據(jù)困難，一般不使用

7、。故標(biāo)準(zhǔn)的播放時(shí)間為60分鐘。請(qǐng)計(jì)算模式1和模式2情況下，光盤(pán)存儲(chǔ)容量是多少？十、（10分）圖B18.2是分布式仲裁器的邏輯結(jié)構(gòu)圖，試分析其工作原理。競(jìng)爭(zhēng)W7CN7CNiCN0設(shè)備競(jìng)爭(zhēng)號(hào)設(shè)備競(jìng)爭(zhēng)號(hào)CN7 接其他設(shè)備AB7ABiAB0仲裁總線WiW0 圖B18.2 本科生期末試卷十八答案一、 選擇題1B 2D 3A 4D 5C 6C 7D 8A,B 9B 10A ,B, C 二、 填空題1A高速緩沖 B主存 C速度2 ACache B浮點(diǎn) C存儲(chǔ)3 A位置 B集中式 C分布式4 A停止CPU訪問(wèn)內(nèi)存 B 周期挪用 CDMA和CPU交替訪內(nèi)5A優(yōu)先級(jí)仲裁 B向量 C控制邏輯 ；三、解： 定點(diǎn)原碼整

8、數(shù)表示0 111 111 111 111 111最大正數(shù) 數(shù)值 = （215 1）10 = （+32767）101 111 111 111 111 111最小負(fù)數(shù)數(shù)值 = -（215 1 ）10 = （- 32767）10定點(diǎn)原碼小數(shù)表示 最大正數(shù)值 = （ + 0.1111）2 = （1 2-15 ）10 最小負(fù)數(shù)值 = （ - 0.1111）2 = -（1 - 2-15 ）10四、（1）串行進(jìn)位方式：C1 = G1 + P1 C0 其中： G1 = A1 B1 ，P1 = A1B1C2 = G2 + P2 C1 G2 = A2 B2 ，P2 = A2B2 C3 = G3 + P3 C2 G

9、3 = A3 B3 , P3 = A3B3C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4B4 (2) 并行進(jìn)位方式： C1 = G1 + P1 C0 C2 = G2 + P2 G1 + P2 P1 C0C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0其中 G1G4 ，P1P4 表達(dá)式與串行進(jìn)位方式相同。五、解 ：存儲(chǔ)器地址空間分布如圖B18.2所示，分三組，每組8K×16位。由此可得存儲(chǔ)器方案要點(diǎn)如下：（1） 組內(nèi)地

10、址 ：A12 A0 （A0為低位）；（2） 組號(hào)譯碼使用2 ：4 譯碼器；（3） RAM1 ，RAM 2 各用兩片SRAM芯片位進(jìn)行并聯(lián)連接，其中一片組成高8位，另一片組成低8位。（4） 用 MREQ 作為2 ：4譯碼器使能控制端，該信號(hào)低電平（有效）時(shí)，譯碼器工作。（5） CPU的R / W 信 號(hào)與SRAM的WE端連接，當(dāng)R / W = 1時(shí)存儲(chǔ)器執(zhí)行讀操作， 當(dāng)R / W = 0時(shí)，存儲(chǔ)器執(zhí)行寫(xiě)操作。如圖B18.3 圖B18.2 CPU 圖B18.3六、解 ：假設(shè)指令周期包含四個(gè)子過(guò)程：取指令（IF）、指令譯碼（ID）、進(jìn)行運(yùn)算（EX）、結(jié)果寫(xiě)回（WB），每個(gè)子過(guò)程稱為過(guò)程段（Si），這

11、樣，一個(gè)流水線由一系列串連的過(guò)程段組成。如圖(a)所示。在統(tǒng)一時(shí)鐘信號(hào)控制下，數(shù)據(jù)從一個(gè)過(guò)程段流向相鄰的過(guò)程段。 S1 S2 S3 S4WBEXIF ID 入 出(a)流水過(guò)程段 (c)流水CPU時(shí)空?qǐng)D(b)非流水CPU時(shí)空?qǐng)D 圖B18.4 圖B18.4（B）表示非流水CPU的時(shí)空?qǐng)D。由于上一條指令的四個(gè)子過(guò)程全部執(zhí)行完畢后才能開(kāi)始下一條指令，因此每隔4個(gè)單位時(shí)間才有一個(gè)輸出結(jié)果，即一條指令執(zhí)行結(jié)束。圖B18.4（C）表示流水CPU的時(shí)空?qǐng)D。由于上一條指令與下一條指令的四個(gè)過(guò)程在時(shí)間上可以重疊執(zhí)行，因此，當(dāng)流水線滿載時(shí)，每一個(gè)單位時(shí)間就可以輸出一個(gè)結(jié)果，即執(zhí)行一條指令。比較后發(fā)現(xiàn)：流水CPU在

12、八個(gè)單位時(shí)間中執(zhí)行了5條指令，而非流水CPU僅執(zhí)行了2條指令，因此流水CPU具有更強(qiáng)大的數(shù)據(jù)吞吐能力。七、解：PCI總線結(jié)構(gòu)框圖如圖B18.5所示： 圖B18.5PCI總線有三種橋，即HOST / PCI橋（簡(jiǎn)稱HOST橋），PCI / PCI橋，PCI / LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：（1） 它連接兩條總線，使總線間相互通信。（2） 橋是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。（3） 利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。八、解：假設(shè)主存工作周期為TM，執(zhí)行一條指令的時(shí)間也設(shè)為TM

13、 。則中斷處理過(guò)程和各時(shí)間段如圖B18.6所示。當(dāng)三個(gè)設(shè)備同時(shí)發(fā)出中斷請(qǐng)求時(shí)，依次處理設(shè)備A、B、C的時(shí)間如下： tA = 2TM + TDC + TS + TA + TR tB = 2TM + TDC + TS + TB + TRtC = 2TM + TDC + TS + TC + TR達(dá)到中斷飽和的時(shí)間為： T = tA + tB + tC 中斷極限頻率為：f = 1 / T 圖B18.6九、解：扇區(qū)總數(shù) = 60 × 60 × 75 = 270000（扇區(qū)） 模式1存放計(jì)算機(jī)程序和數(shù)據(jù)，其存儲(chǔ)容量為 270000 × 2048 / 1024 / 1024 = 527MB 模式2存放聲音、圖象等多媒體數(shù)據(jù)，其存儲(chǔ)容量為 270000 × 2336 / 1024 / 1024 = 601MB 十、解：1） 所有參與本次競(jìng)爭(zhēng)的各主設(shè)備將其競(jìng)爭(zhēng)號(hào)CN取反后打到AB線上，以實(shí)現(xiàn)“線或”邏輯。AB線上低電平表示至少有一個(gè)主設(shè)備的CNi為1，AB線上的高電平表示所有主設(shè)備的CNi為0；2） 競(jìng)爭(zhēng)時(shí)CN與AB逐位比較，從最高位（b7）到最低位（b0）以一維菊花鏈方式進(jìn)行。