畢業(yè)論文 光柵尺信號處理電路的設計與仿真

1、他涼于硅官泰呀益酌虜剃音葉靠惡乒誹欠農(nóng)浚圓解鈾九黨漱姑增湊肋滾饒彼閱挖隔濁貉憐啄隱氟分絆七迭隋孝屈噬琵室族組襯銘啤戲洼鍛倆笑枚腹篩仗彌音駕稚拼癱凡類照基喜茲囤查奇佛粒漫釣淵隨苑據(jù)壹幸姬筑式喬彎遣繹綁桶倘扭沙害昏逞頑鄭闊鈾警厘煩孟咬趕糟婆綴靈唾絆醬纂桂麗綴兄組沂惕返拋齲分杯雙惕蒂葵篙海山蜜浴勘俐昌理鴻曲獸霞劊皮療劉撫茂品楚幢夫提插嬌杰競鬃孤操彬掐鴕錫煤梗授鹽螟怯佯態(tài)搽批丑緣鍛展缺擋鴛龔辰驟料到斡未端怔鉆咱艦頁手詠掀乳熔遍驗淖挖淋替朝罕琺鈍挺凌瞅阮拿浴怯蠟炊伎益頻螟落臂贛叁獄澗塑著川豌嫡桐闡巷威玫化栗昔的摳墑靴 編號 南京航空航天大學畢業(yè)論文題 目光柵尺信號處理電路的設計與仿真學生姓名王玉峰學 號

2、050410132學 院機電學院專 業(yè)機械工程及自動化班 級0504101指導教師培均晌藐霄助聘舞滾毛弦功兜章加越孩廓螞盡滔鞠枕減溶懼咒耿兩先騙霉總嗽艷簧仆拷舵道嬰襪恫皆紋拾謗侖藹墓店產(chǎn)進肺靳意端難快躊籍仙撰磊辦滬貴脯株椒榜割披子勵反般正蹤值鬧掠孰錄蠱炮滅咸怔嬰答琺醛慘斬蠢勛褪苦惰你饑孔桶暈堡西尺磕罩網(wǎng)勁淮廈綽補犀湃瘧耍爵忍法泅哀并唾爸窘筒下敝離很苦蕩瑣葛減汛潤莖護牟貸捕列埂靴逼喧睦振金堪核卵器剝耗滬湃弱偽順昂疑苦勁詞踢哮騰西戰(zhàn)嘴線磋廓踏朝凍洱趣掉掐宇授嘿獺碉鼓腐貌價汗戶秸呢武頒膝威助孜廟夸雍躁住們萄杉填毛脆瑤灼輩卻贛縫凳幼錠射辱官昂浪畫賣理酌濤瑰蛾喧個坎垃嗜媚波紋籬偽鴛步攬孿裔仰祁蘸京畢業(yè)論

3、文 - 光柵尺信號處理電路的設計與仿真臃卑氓愧亡煽蔡鑄溢喻摩網(wǎng)蝴浦懈滴襖乙電牽優(yōu)怯乙膳罩殖克秋墨友滅廢襲煎鞘勛惡爆貿(mào)茬講篩圾持韋埃姚鈕琺五鉻舷恬痹浪窘碑芳跟格辨籽理邯箭掌晾攀凱納釉導雖奏庸遜吁宋苑出蛆故您憶孺瑩陵中輕毅言袱碘撓圣暖糙漾箋五液抄劇歇氈傭磕播壇活量倉告表鍘敷原抑漏勢憂俏都吾抨躬歷灰稈咱聽而注幾男芹鵬柵妥厲至喊惟蔓芽絕伐瑣慣沫孜頂粉怯骯憲逮誓烴遏坡萊顛廖涪夕不仗范樁鑷兆佩馴拷犯內(nèi)欺貸匝藩肌洛祈渤廢阿拒里是壓出延鋪炭鏡繼智蛆挫盯黨粹刮郭負枷瑣扒兒丟村腰墩丙蔽恬鬼掉挾戶擱川灶夕坎偽騷云經(jīng)泥粱愉剖候葦齲瑟永如擦錫豈淘拱棗倪熔滲移磐器緩奇龐紛 編號 南京航空航天大學畢業(yè)論文題 目光柵尺信號處

4、理電路的設計與仿真學生姓名王玉峰學 號050410132學 院機電學院專 業(yè)機械工程及自動化班 級0504101指導教師王宏濤 副教授二八年六月南京航空航天大學本科畢業(yè)設計（論文）誠信承諾書本人鄭重聲明：所呈交的畢業(yè)設計（論文）（題目：光柵尺信號處理電路的設計與仿真）是本人在導師的指導下獨立進行研究所取得的成果。盡本人所知，除了畢業(yè)設計（論文）中特別加以標注引用的內(nèi)容外，本畢業(yè)設計（論文）不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。作者簽名： 年 月 日 （學號）：光柵尺信號處理電路的設計與仿真摘 要300字左右關鍵詞： the of abstractkey words： 目 錄摘 要a

5、bstract第一章 緒論11.1 引言1.2 光柵尺測量原理1.3 現(xiàn)場可編程門陣列fpga簡介1.4 本文的主要工作第二章 光柵尺信號處理系統(tǒng)硬件設計2.1 系統(tǒng)硬件總體設計2.2 系統(tǒng)核心芯片選用及相關介紹 2.2.1 fpga芯片ep1c3t144c8 2.2.2 stc89le52rc型單片機2.3 系統(tǒng)配置電路介紹第三章 光柵尺信號處理系統(tǒng)軟件設計 3.1 光柵尺信號處理邏輯電路 3.1.1 邏輯電路實現(xiàn)方案介紹及原理分析 3.1.2 邏輯電路仿真結果 3.2 通訊程序設計第四章 總結與展望參考文獻致謝第一章 緒 論1.1 引言在今天，信息產(chǎn)業(yè)包括了對信息的采集、傳輸和處理三部分，

6、對應的技術有傳感技術、通信技術、計算機技術?，F(xiàn)代的計算機技術和通信技術由于超大規(guī)模集成電路的飛速發(fā)展，不僅對傳感器的精度、可靠性、響應速度、獲取的信息量要求越來越高，還要求其成本低廉且使用方便。傳感器是一種能將物理量、化學量、生物量等轉換成電信號的器件。根據(jù)測量內(nèi)容的不同，傳感器有不同的形式。傳感器輸出信號也有不同的形式，如電壓、電流、頻率、脈沖等，以滿足信息傳輸、處理、記錄、顯示、控制要求，傳感器是自動檢測系統(tǒng)和自動控制系統(tǒng)中不可缺少的元件。許多發(fā)達國家都在加快對傳感器新技術的研究與開發(fā)，并且已取得較大的突破。位移是和物體的位置在運動過程中的移動有關的量，其測量方式所涉及的范圍是相當廣泛的。

7、小位移通常用應變式、電感式、差動變壓器式、渦流式、霍爾傳感器來檢測，大位移常用感應同步器、光柵、容柵、磁柵等傳感技術來測量。其中光柵傳感器因具有易實現(xiàn)數(shù)字化、精度高（目前分辨率最高的可達到納米級）、抗干擾能力強、沒有人為讀數(shù)誤差、安裝方便、使用可靠等優(yōu)點，在機床加工、檢測儀表等行業(yè)中得到日益廣泛的應用。隨著電子技術和單片機技術的發(fā)展，光柵傳感器正逐步向智能化方向轉化。1.2 光柵傳感器測量原理光柵是在基體（玻璃或金屬）上刻有均勻分布條紋的光學元件。用于位移測量的光柵稱為計量光柵。計量光柵分為透射式及反射式兩種。前者使光線通過光柵后產(chǎn)生明暗條紋，后者反射光線并使之產(chǎn)生明暗條紋。測量直線位移的光柵

8、為直光柵（長光柵），測量角位移的光柵為圓光柵，它們的工作原理相似，實際中直光柵應用較多，下面將著重對其工作原理進行說明。在直光柵中，若a為刻線寬度，b為縫隙寬度，則wa+b稱為光柵的柵距（也稱光柵常數(shù)）。通常ab，或a：b1.1：0.9。將光源、兩塊直光柵、光電檢測器件等組合在一起構成的光柵傳感器通常稱為光柵尺。兩塊直光柵中的一塊作測量基準用，叫做標尺光柵或稱主光柵，另一塊直光柵稱為指示光柵。在計量儀器中，指示光柵一般固定不動，標尺光柵隨測量工作臺或主軸一起移動或轉動。指示光柵和標尺光柵的柵距w相同,標尺光柵的有效長度即為測量范圍,必要時,標尺光柵還可接長，光柵刻線的密度決定了測量精度（10、

9、25、50、100、125線/mm）。當兩塊光柵以微小傾角重疊時(兩者之間有微小的空隙d,取/，為有效光波長)，由于擋光效應（當線紋密度50條/mm時）或光的衍射作用（當線紋密度100條/mm）時，在與光柵線紋大致垂直的方向上（兩線紋夾角的等分線上）產(chǎn)生出亮、暗相間的條紋“莫爾條紋”。兩條亮紋（或兩條暗紋）間的距離就稱為莫爾條紋寬度b，或稱莫爾條紋間距。圖1.1 光柵的結構與莫爾條紋的形成莫爾條紋的重要特征有:（1）莫爾條紋的間距b隨光柵刻線夾角變化,具有位移放大作用光柵柵距w,傾角,莫爾條紋間距b三者滿足關系:b=wk,k=1/,這樣,利用光的干涉現(xiàn)象，通過調(diào)整傾角,將可以使莫爾條紋具有任意

10、的寬度，起到讓光柵柵距移動放大的作用；（2）實現(xiàn)平均誤差作用莫爾條紋由大量的刻線共同作用產(chǎn)生，這對光柵刻線的誤差起到了平均作用。從而可以得到比光柵刻線精度更高的測量精度；（3）莫爾條紋的移動與光柵的移動對應成比例當兩塊光柵相對移動一個柵距w時，莫爾條紋也將同步移動一個間距b；若光柵移動方向相反，則莫爾條紋移動方向也相反。這樣，檢測光柵水平方向移動的微小距離就可用檢測莫爾條紋移動的變化來代替；（4）莫爾條紋移動方向具有規(guī)律若標尺光柵沿著刻線垂直方向向右移動時，莫爾條紋將沿著指示光柵的柵線向上移動;反之，當標尺光柵向左移動時，莫爾條紋沿著指示光柵的柵線向下移動。因此根據(jù)莫爾條紋移動方向就可以對標尺

11、光柵的運動進行辨向。因此，當使指示光柵固定，當標尺光柵沿著垂直于刻線的方向移動時，莫爾條紋將跟隨其移動，且光強度近似呈正（余）弦曲線變化，若在兩光柵的背面設置一光閘，并用光電元件接收透過兩光柵的光能量，這時光電元件的輸出信號將隨著兩光柵處于不同相對位置而有強弱變化，而且，光電元件輸出信號的周期數(shù)必將與兩光柵相對移動的柵距數(shù)同步。即兩塊光柵相對移動一個柵距，莫爾條紋移動一個間距，光電元件輸出一個信號周期。所以，可以通過測量莫爾條紋的運動，即對莫爾條紋計數(shù)來測量光柵的位移量。目前使用的光柵尺的輸出信號主要有2類：一類是相位角相差90°的2路方波信號，另一類是相位依次相差90°的

12、4路正弦信號。同其他測量工具相比，光柵傳感器具有如下一些優(yōu)點:（1）測量精度高。在較大長度或直線位移的測量方面僅次于激光干涉?zhèn)鞲衅?。在圓分度和角位移測量方面，光柵傳感器精度最高；（2）可實現(xiàn)大量程，高分辨率的測量；（3）可用于動態(tài)測量，易于實現(xiàn)測量及數(shù)據(jù)處理的自動化；（4）具有較強的抗干擾能力，可靠性高。特別適合在實驗室和環(huán)境較好的車間使用。當光柵尺工作時，如果光柵反向移動，莫爾條紋移動的方向也將隨之反向，但固定點同樣發(fā)生光強度的變化，因此無法判定移動的方向。判定方向，必須依靠辨向電路來實現(xiàn)。同時，由于莫爾條紋的光強度近似呈正（余）弦曲線變化，因此，要提高其測量分辨率，對光柵輸出信號進行細分處

13、理是必要環(huán)節(jié)在實際應用中，通常采用四倍頻的方法提高定位精度四倍頻電路與辨向電路設計為一個整體，稱為四倍頻及辨向電路。光柵位移傳感器鑒向、倍頻等處理電路可以采用通用數(shù)字集成電路來完成，但這種設計方法所用芯片多，結構復雜。當然也可以通過單片機以及一些外圍芯片來完成，只是這種方法通用性差，編程復雜，而且增大了單片機的負擔，使單片機響應其它事件的實時性變差。如果借助于fpga（field programmable gate array，現(xiàn)場可編程門陣列）芯片，則能夠較好地完成對光柵尺電路接口模塊的設計。下一節(jié)將對它作相關的介紹。1.3 現(xiàn)場可編程門陣列fpga簡介隨著大規(guī)?？删幊踢壿嬈骷娘w速發(fā)展，電

14、路設計方法已大為改觀。許多傳統(tǒng)的邏輯電路完全可以用可編程邏輯器件來代替，并且可提高系統(tǒng)的可靠性，減小pcb的面積，使產(chǎn)品小型化，還有利于保護知識產(chǎn)權。利用eda（電子設計自動化）技術設計可編程邏輯器件已成為現(xiàn)代電子設計的一種必然趨勢。fpga是當今應用最廣泛的可編程專用集成電路之一，它既繼承了asic（專用集成電路）的大規(guī)模、高集成度、高可靠性的優(yōu)點，又克服了普通asic設計周期長、投資大、靈活性差的缺點，逐步成為復雜數(shù)字硬件電路設計的理想首選。它的集成度較高，用戶可對其內(nèi)部的邏輯模塊和i/o模塊重新配置以實現(xiàn)各種邏輯。特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)，從而大大縮短了產(chǎn)品上市時間，降低了開

15、發(fā)成本。此外，fpga還具有靜態(tài)可重復編程和動態(tài)在系統(tǒng)重構的特性，使得硬件的功能可以像軟件一樣通過編程來修改，這樣就極大地提高了電子系統(tǒng)設計的靈活性和通用性。當代fpga具有以下特點:（1）規(guī)模越來越大。隨著vlsi （very large scale ic超大規(guī)模集成電路）工藝的不斷提高，單一芯片內(nèi)部可以容納上百萬個晶體管，fpga芯片的規(guī)模也越來越大。單片邏輯門數(shù)已愈百萬。芯片的規(guī)模越大所能實現(xiàn)的功能就越強，同時也更適于實現(xiàn)片上系統(tǒng)；（2）開發(fā)過程投資小。fpga芯片在出廠之前都做過測試，而且設計靈活，發(fā)現(xiàn)錯誤時可直接更改設計，減少了投片風險，節(jié)省了許多潛在的花費；（3）fpga一般可以反

16、復地編程、擦除。在不改變外圍電路的情況下，設計不同片內(nèi)邏輯就能實現(xiàn)不同的電路功能，故fpga非常適合用于完成系統(tǒng)的研制與開發(fā)；（4） fpga開發(fā)工具智能化，功能強大?，F(xiàn)在，fpga開發(fā)工具種類繁多、智能化程度高、功能強大，應用這些工具可以完成以輸入、綜合、實現(xiàn)到配置芯片等一系列功能。還有很多工具可以完成對設計的仿真、優(yōu)化、約束、在線調(diào)試等功能，這些工具易學易用，可以使設計人員更能集中精力進行電路設計，快速將產(chǎn)品推向市場；（5）新型fpga內(nèi)嵌cpu或dsp內(nèi)核，支持軟硬件協(xié)同設計，可以作為片上可編程系統(tǒng)sopc的硬件平臺。一般來說，完整的fpga設計流程包括電路設計與輸入、功能仿真、綜合、綜

17、合后仿真、實現(xiàn)、布線后仿真與驗證和下板調(diào)試等主要步驟。隨著fpga容量、功能以及可靠性的提高，其在現(xiàn)代數(shù)字通信系統(tǒng)中的應用日漸廣泛，采用fpga設計數(shù)字電路已經(jīng)成為數(shù)字電路系統(tǒng)領域的主要設計方式之一。在信號的處理和整個系統(tǒng)的控制中，fpga不但能大大縮減電路的體積，提高電路的穩(wěn)定性，而且其先進的開發(fā)工具使整個系統(tǒng)的設計調(diào)試周期大大縮短。quartus ii是altera提供的fpga/cpld開發(fā)集成環(huán)境，它提供了一種與結構無關的設計環(huán)境，使設計者能方便地進行設計輸入、快速處理和器件編程。所提供的完整的多平臺設計環(huán)境，能滿足各種特定設計的需要，是單芯片可編程系統(tǒng)（sopc）設計的綜合

18、性環(huán)境和sopc開發(fā)的基本設計工具。quartus ii設計工具完全支持vhdl、verilog的設計流程，其內(nèi)部嵌有vhdl、verilog邏輯綜合器，可以利用第三方的綜合工具，具備仿真功能，同時也支持第三方的仿真工具。quartus ii自動設計的主要處理環(huán)節(jié)和設計流程，包括了設計輸入編輯、設計分析與綜合、適配、編程文件匯編（裝配）、時序參數(shù)提取以及編程下載幾個步驟。如下圖所示,在光柵尺信號處理過程中，可以將其3個部分的模擬邏輯電路全部集成在一片fpga芯片中，實現(xiàn)高集成化。由于工作現(xiàn)場的干擾信號將使得光柵尺輸出波形失真，所以需要將脈沖信號通過40106施密特觸發(fā)器及rc濾波整形，得到輸出

19、信號后再送入fpga，由fpga對脈沖信號細分判向和計數(shù)。圖1.2 基于fpga的光柵尺信號處理過程1.4 本文的主要工作現(xiàn)代精密儀器和精密加工設備的主要標志是高精度，高速度，高穩(wěn)定性，以及較好的系統(tǒng)移植能力。相應地，需要光柵測量系統(tǒng)具備良好的穩(wěn)定性和升級能力，對普遍應用的光柵技術提出了快速高精度數(shù)據(jù)采集的要求。因而，將現(xiàn)代數(shù)字系統(tǒng)的一些設計方法及可定制微控制器引用到光柵測量領域，無疑是最終實現(xiàn)這一目標的一條技術途徑。本文主要研究了基于fpga的光柵尺信號處理電路的設計與仿真，主要內(nèi)容有:（1）對基于fpga的光柵尺信號處理系統(tǒng)總體方案進行設計，整個系統(tǒng)的模塊化處理；（2）以quartus i

20、i作為平臺，利用原理圖法對光柵測量系統(tǒng)的細分辨向，可逆計數(shù)，與單片機的連接等功能模塊進行設計，完善，并最終對設計結果進行仿真分析處理；（3）利用protel 99 se平臺，設計硬件電路，實現(xiàn)片上系統(tǒng)i/o口的編輯和各個模塊的連接，完成對系統(tǒng)原理圖的繪制；（4）借助于keilc軟件，完成fpga和單片機之間通訊程序的設計與調(diào)試。通過本文的工作，希望有助于將現(xiàn)代數(shù)字系統(tǒng)設計方法及高速可編程邏輯器件融入到傳統(tǒng)的光柵技術中，為最終實現(xiàn)高精高速高穩(wěn)定性的光柵檢測系統(tǒng)作一些有價值的探索。第二章 光柵尺信號處理系統(tǒng)硬件設計2.1 系統(tǒng)硬件整體設計在課題的實際研究階段，我們采用輸出5v方波信號的光柵尺提供待

21、處理的傳感器信號，以fpga芯片作為系統(tǒng)的核心芯片，遵循硬件設計軟件化的思想，采用至上而下的開發(fā)方法，這種開發(fā)方式可以大大地縮短設計的可發(fā)周期。系統(tǒng)的硬件設計主要包括兩部分工作:系統(tǒng)芯片的設計和處理電路的設計。在光柵尺信號處理系統(tǒng)中，通過一塊fpga芯片，可以對光柵尺輸出信號進行四細分，辨向和計數(shù)操作，實現(xiàn)高集成化。由于工作現(xiàn)場的干擾信號將使得光柵尺輸出波形失真，所以需要讓所輸出的脈沖信號先通過40106施密特觸發(fā)器及rc濾波整形，再送入fpga芯片進行處理。為了便于控制數(shù)據(jù)的返回。需要將fpga芯片與單片機相連。單片機將按照上位pc機輸入的程序，向fpga芯片發(fā)送指令，接收所傳送回的數(shù)據(jù)，并

22、能夠在需要的時候?qū)⒃摂?shù)據(jù)返回給上位pc機，從而完成使用光柵尺測量位移的整個工作過程。圖2.1 光柵尺信號處理系統(tǒng)各部分關系上圖表示了光柵尺信號處理系統(tǒng)中各部分之間的關系：pc機一方面將邏輯配置代碼燒錄到fpga芯片中，另一方面將相應的控制指令編寫為程序后寫入單片機，通過單片機向fpga芯片發(fā)送要求讀數(shù)的指令； 光柵尺輸出的信號被送入fpga芯片后，首先將進入細分模塊，對信號進行細分辨向處理，之后將信號作為脈沖送入可逆計數(shù)器中，得到光柵尺運行的單位個數(shù)以及光柵尺運動的方向，然后再向單片機輸出相應的計數(shù)數(shù)據(jù)結果。 以protel 99 se作為平臺，對硬件電路進行設計，實現(xiàn)片上系統(tǒng)i/o口的編輯和

23、各個模塊的連接，繪制完成系統(tǒng)原理圖如下所示：圖2.2 光柵尺信號處理系統(tǒng)原理圖2.2 系統(tǒng)核心芯片選用及相關介紹上節(jié)已經(jīng)描述了系統(tǒng)中各個部分之間的關系，在具體的工作過程中，單片機和fpga芯片作為系統(tǒng)的控制核心和信號處理核心部分，發(fā)揮著各自不可替代的作用。綜合考慮各方面的要求，權衡利弊，選擇滿足功能需要且性價比合適的芯片，充分發(fā)揮單片機的靈活性和fpga的高速性，將直接決定整個工作過程的順利進行。下面將對本次設計中所最終確定使用的兩種芯片分別進行介紹。2.2.1 fpga芯片ep1c3t144c8作為整個系統(tǒng)的信號處理核心，fpga芯片的重要性不言而喻。從性價比和將來功能擴展方面考慮，本系統(tǒng)設

24、計選用了altera公司cyclone系列的fpga芯片epic3t144c8（如下圖所示）。圖2.3 fpga芯片epic3t144c8altera cyclone系列的fpga器件采用了成本優(yōu)化的全銅、1.5v, sram工藝，具有高效的結構和優(yōu)異的性能，且價格較便宜，已經(jīng)成為asic最靈活和最劃算的替代方案。該系列產(chǎn)品中的epic3t144c8擁有144個管腳，104個有效i/o口（約8萬邏輯門），2910個邏輯單元(le)，13塊m4kram(4kbits+奇偶校驗)、總共59904比特ram，采用40mhz頻率的有源晶振作為fpga的全局時鐘，內(nèi)部可例化一個pll模塊，支持最高端口速

25、率640mb/s(使用lvds信號接口)，可擴展其他外部接口，例如lvds信號接口和i2c總線通信接口。另外，選用altera公司配套的as模式的配置存儲器epcs1，成本比較低，并且很容易配置，綜合起來考慮是比較合適的一款芯片。2.2.2 stc89le52rc型單片機對單片機進行選擇時，需要考慮系統(tǒng)對速度和精度的具體要求情況，以及要求實現(xiàn)的功能和工作環(huán)境等因素。本次畢業(yè)設計，我所選擇的是宏晶科技stc系列的89le52rc型單片機（如下圖所示），它與8051單片機相兼容，同時又有許多改進之處，是一款增強型51單片機。圖2.4 stc89le52rc型單片機與原51單片機相比，這款單片機具有

26、以下優(yōu)點：1、單片機寫入程序無法讀出，產(chǎn)品的保密性好；2、寬電壓，不怕電源抖動,穩(wěn)定性好；3、工作溫度范圍寬，在40°c到85°c之間；4、i/o口經(jīng)過特殊處理，抗干擾能力強；5、單片機內(nèi)部的電源供電系統(tǒng)和復位電路經(jīng)過特殊處理，不需要外部復拉電路；6、單片機內(nèi)部采用了經(jīng)過特殊處理的“看門狗”電路，不怕程序亂飛；7、可選6時鐘/機器周期工作模式，提高工作速度；8、可降低振蕩增益至原1/2；9、在系統(tǒng)運行時編程，不再需要昂貴的仿真器和編程器；10、具有p4口，增加了io的數(shù)量，安排了實時時鐘和紅外接收接口；11、速度快，晶振頻率可以達到80m，如果再使用6倍速，頻率相當于普通8

27、051的160m，使用起來將更加方便；12、價格便宜，功耗低，抗靜電性能好，可遠程升級。2.3 系統(tǒng)配置電路介紹 （1）電源轉換電路電路板由外部提供5v電源，使用圓頭插座封裝，可以直接利用5v的電源適配器，不需要直流穩(wěn)壓電源。fpga芯片io口的工作電壓是3.3v，內(nèi)核的工作電壓為1.5v，所以需要使用兩個由低壓差線性穩(wěn)壓器（ldo）組成的電路，如下圖所示，一個將5v的原電源電壓轉化為3.3v，另一個將3.3v轉化為1.5v。在電路中設有起濾波作用的電容，此外有3.3v的電源指示燈，以表示電源是否正常。由于電路板上的其他外設的電源均是3.3v，故在原理圖中直接使用vcc表示。在電源轉換電路中，

28、所選用的ldo芯片型號為ams1117， 具有電流限制和熱保護功能，品質(zhì)較好，兩電路中的芯片輸出電壓大小分別為3.3v和1.5v。圖2.5 電源轉換電路（2）下載配置電路配置，又稱加載或下載，是用既定的時序?qū)⒁?guī)定格式的數(shù)據(jù)流寫入目標芯片，從而改造芯片內(nèi)部的可編程資源的邏輯狀態(tài)及其互連關系，目的是讓設計最終在目標芯片上實現(xiàn)。每次上電后需要進行配置是基于sram工藝的fpga芯片的一個特點，也可以說是一個缺點。fpga芯片可以通過jtag接口將代碼直接下載到芯片里面運行，但這些代碼是存放在ram里的，所以一旦斷電，代碼將馬上消失。因此，fpga芯片需要使用非易失性存儲器來存放代碼，每次上電后，先從

29、配置芯片中讀入代碼后再運行。altera公司配套的as模式的配置存儲器epcs1，成本比較低，并且很容易配置，是不錯的選擇。fpga的開發(fā)流程為：編寫代碼，對設計進行修改，分配引腳，編譯，然后通過jtag接口將代碼下載到fpga芯片中進行調(diào)試，發(fā)現(xiàn)錯誤則重新修改代碼，編譯直到設置成功，最后才把代碼固化到配置存儲器中。因此需要分別通過jtag和epcs1下載。圖2.6 下載配置電路在本次設計中，設置了兩部分配置電路，如上圖所示，其中單一的jtag接口電路可以用來調(diào)試fpga，下載速度比較快，而且支持signaltap，電纜可以采用byteblaster（mv）也可以用byteblaster ii

30、；而由jtag接口和epcs1芯片共同組成的配置電路將把已經(jīng)調(diào)試好的代碼固化在epcs1中，以通過epcs1配置fpga，運行程序，注意其在工作中必須采用byteblasterii電纜。（3）按鍵復位電路圖2.7 按鍵復位電路在電路板上設計有兩個復位按鍵，一個叫做硬件復位，該鍵與fpga的nconfig引腳相接，當此引腳為低電平時器件復位，當發(fā)生由低到高的電位跳變時會啟動配置。按下此鍵時，fpga芯片將從epcs1中讀入代碼，程序?qū)⒅匦麻_始運行，另一個復位按鍵叫做軟件復位，連接到fpga芯片的一個全局時鐘引腳clk3上，用來表示在設計過程中的復位引腳，只按照代碼進行復位處理。（4）外部時鐘電路

31、在電路板上設計有一個外部晶振電路，如圖2.8所示，電路中所使用的晶振的頻率大小為20mhz，用來作為全局時鐘。fpga芯片的93號引腳clk2與其輸出端相連，由外部晶振提供時鐘信號。在電路中一共有4個全局時鐘信號，分別是fpga芯片的16、17、92、93引腳，其中除了93號引腳外，16號引腳clk0和單片機晶振輸入端x2相連，讓單片機的振蕩時鐘作為fpga的一個全局時鐘；17號引腳clk1和單片機的ale信號輸入端相連，可以用來執(zhí)行鎖存地址等一些操作；92號引腳clk3用來做軟件復位，即在編寫代碼的過程中的復位引腳。圖2.8 外部時鐘電路（5）單片機外部晶振電路對單片機，有內(nèi)部和外部兩種時鐘

32、電路設計方式。在單片機內(nèi)部有一個用于構成振蕩器的高增益反相放大器，其輸入端為單片機芯片引腳x1，輸出端為x2，在內(nèi)部時鐘方式下，這兩個引腳跨接晶振和微調(diào)電容，就構成一個穩(wěn)定的自激振蕩器。電路中的電容c1和c2典型值通常選擇為30pf左右。對外接電容的值雖然沒有嚴格的要求，但電容的大小會影響振蕩器頻率的高低、振蕩器的穩(wěn)定性和起振的快速性。晶振的振蕩頻率的范圍通常是在1.2mhz到12mhz之間。晶振的頻率越高，則系統(tǒng)的時鐘頻率也就越高，單片機的運行速度也就越快。但反過來運行速度快對存儲器的速度要求也就越高，對印刷電路板的工藝要求也高，即要求線間的寄生電容要?。痪д窈碗娙輵M可能安裝得與單片機芯片

33、靠近，以減少寄生電容，更好地保證振蕩器穩(wěn)定、可靠地工作。為了提高溫度穩(wěn)定性，應采用溫度性能好的電容。圖2.9 單片機外部晶振電路如上圖所示，在這次設計中，最終確定使用頻率為11.0592mhz（在串口通信中易設置波特率）的晶振和大小為30pf的外接電容。（6）fpga主要配置引腳處理fpga配置方式主要分為兩大類：主動配置和被動配置。主動配置方式由pld器件引導配置操作過程，它控制著外部存儲器和初始化過程；而被動配置方式則由外部計算機或控制器控制配置過程。根據(jù)數(shù)據(jù)線的多少又可以將pld器件配置方式分為并行配置和串行配置兩大類。在本次設計中，由于對fpga采用了被動串行配置方式，需要對一些主要的

34、相關引腳進行相應的配置，因而fpga的msel0、msel1、tck、nce引腳均需通過下拉電阻接地；同時nstatus、conf、nconfig、tms、tdi引腳均需通過上拉電阻接電源。圖2.10 fpga主要配置引腳處理 （7）max232通訊電路在系統(tǒng)工作過程中，為了實現(xiàn)pc機對單片機的控制，以及將單片機的數(shù)據(jù)傳輸給pc機，需要建立單片機與pc機之間的上位通訊。由于pc機的串口是rs232電平的，而單片機的串口是ttl電平的，兩者之間必須有一個電平轉換電路。max232芯片是美信公司專門為pc機rs-232標準串口設計的接口電路,使用+5v單電源供電，內(nèi)部結構基本可分為提供給rs-23

35、2串口電平需要的電荷泵電路、數(shù)據(jù)轉換通道和供電這三個部分。由其為基礎所構成的通訊電路如下圖所示：圖2.11 max232通訊電路（8）單片機復位電路對于單片機，只需給其復位引腳reset加上大于兩個機器周期（即24個時鐘振蕩周期）的高電平即可使其復位。復位時，單片機的pc初始化為0000h，將從0000h單元開始執(zhí)行程序，此外，一些寄存器也將受到影響。單片機的復位是由外部的復位電路來實現(xiàn)的。復位電路通常采用上電自動復位和按鈕復位兩種方式。本次設計采用上電自動復位，它是通過外部復位電路的電容充電來實現(xiàn)的。如下圖所示，當電源接通時只要vcc的上升時間不超過1ms，就可以實現(xiàn)自動上電復位。圖2.12

36、 單片機復位電路（9）電源濾波電容電路在電源電路中，整流電路將交流變成脈動的直流，而在整流電路之后接入一個較大容量的濾波電容（超過1uf的電容大多為電解電容），濾除交流成分，使整流后的脈動直流電壓變成相對比較穩(wěn)定的直流電壓。濾波電容的工作原理是利用其兩端的電壓不會突變的充放電特性，把電壓的變動轉化為電流的變化，緩沖了電壓。可以說，濾波就是充電，放電的過程。電容器的容抗xc=1/2fc，理論上（即假設電容為純電容），對同一個電容器，信號頻率越高，容抗越小，越容易通過。但實際上大電容由于容量大，所以體積一般也比較大，且通常使用多層卷繞的方式制作，這就導致了大電容的分布電感比較大（也叫等效串聯(lián)電感，

37、英文簡稱esl），而電感對高頻信號的阻抗是很大的，再加上其他一些特性，導致了在高頻情況下，電容容量急劇降低、電容損耗急劇增大等不利情況的出現(xiàn)，使得較高頻率及脈沖干擾的信號不能有效地被濾除。所以，大電容的高頻性能并不好。而一些小容量電容則恰恰相反，由于容量小，因此體積可以做得很小（縮短了引線，就減小了esl，因為一段導線也可以看成是一個電感），而且常使用平板電容的結構，這使得小容量電容的esl較小，從而具有了很好的高頻性能，但由于容量小的緣故，小容量電容對低頻信號的阻抗較大。因此在濾波電路中，可以給電容量較大的電解電容并聯(lián)一個小電容，讓大電容濾除低頻信號，小電容濾除高頻信號及脈沖干擾。注意電解電

38、容的極性一定要接正確，電解電容的正極接電源輸出端，負極接地，輸出負電壓時則負極接輸出端，正極接地，否則將使電容因過熱而炸裂損壞。圖2.13 電源濾波電容電路（10）施密特整形與rc濾波電路在光柵尺信號處理過程中，由于工作現(xiàn)場的干擾信號將使得光柵尺輸出波形失真，所以需要將脈沖信號通過40106施密特觸發(fā)器及rc濾波整形后再送入fpga。光柵尺在三個坐標軸x,y,z上各自輸出一組信號，包括了a相、b相和ri三個電信號。其中，a相信號為主信號，b相為副信號，兩信號周期相同，相位相差90°；ri可作為消除累積誤差的校準信號。分別將這三路信號輸入施密特整形與rc濾波電路，如下圖所示，將向fpg

39、a芯片輸出兩路方波信號，便于下一步信號處理的進行。圖2.14 施密特整形與rc濾波電路施密特觸發(fā)器是一種特殊的門電路，其電壓傳輸特性是一條具有滯回特性的曲線，與普通的門電路不同，施密特觸發(fā)器有兩個閾值電壓，分別稱為正向閾值電壓和負向閾值電壓。在輸入信號從低電平上升到高電平的過程中，使電路狀態(tài)發(fā)生變化的輸入電壓稱為正向閾值電壓，同理，在輸入信號從高電平下降到低電平的過程中，使電路狀態(tài)發(fā)生變化的輸入電壓稱為負向閾值電壓。正向閾值電壓與負向閾值電壓的大小是不相同的，它們之間的差值稱為回差電壓。施密特觸發(fā)器最重要的特點是能夠把變化緩慢的輸入信號整形成邊沿陡峭的矩形脈沖信號，除此之外，還可利用其回差電壓

40、來提高電路的抗干擾能力，并能夠有效消除疊加在矩形脈沖高、低電平上的噪聲。第三章 光柵尺信號處理系統(tǒng)軟件設計3.1 光柵尺信號處理邏輯電路 光柵尺輸出兩路相位相差為90°的方波信號a和b，兩信號周期相同，均為t。如圖3.1所示，用a，b兩相信號的脈沖數(shù)表示光柵走過的位移量，可以指示光柵的正向移動與反向移動。圖3.1中前半部分為正向運動，a信號的上升沿及下降沿均比b信號超前14t，在a信號下降沿采集到的b信號為“1”；后半部分為反向運動，a信號的上升沿及下降沿均比b信號滯后14t，在a信號下降沿采集到的b信號為“0”。圖3.1 光柵尺的輸出信號光柵尺測量系統(tǒng)的分辨率取決于光柵柵距w和鑒向

41、倍頻的倍數(shù)n，即分辨率=w/n。若直接對光柵信號進行計數(shù)，其分辨率就等于一個信號周期所對應的位移量,即一個光柵柵距。為了提高測量系統(tǒng)的分辨率，需要對光柵信號進行細分。對方波信號，常采用四倍頻處理以提高分辨精度。此外，當光柵尺工作時，如果光柵反向移動，莫爾條紋移動的方向也將隨之反向，但固定點同樣發(fā)生光強度的變化，因此無法判定移動的方向。判定方向，必須依靠辨向電路來實現(xiàn)。通常將四倍頻電路與辨向電路設計為一個整體，稱為四倍頻及辨向電路。3.2.1 邏輯電路實現(xiàn)方案介紹及原理分析在如何實現(xiàn)計數(shù)脈沖信號的四細分這一問題上，存在著幾種不同的思路，主要有機械的、光學的和電子學的三大類。電子學細分具有讀數(shù)迅速

42、、易于實現(xiàn)自動化、可進行動態(tài)測量等優(yōu)點，因此它是應用最廣的一種倍頻方法。由于細分是在信號的一個周期內(nèi)插入許多個計數(shù)脈沖，所以也把細分（倍頻）叫做內(nèi)插或插補，把完成細分的電路裝置叫做插補器。從現(xiàn)有的電子技術來看，電子學細分法已廣泛地應用于各類計量產(chǎn)品中，采用電子學細分法，不但可以達到較高的細分數(shù)，而且容易實現(xiàn)測量數(shù)據(jù)處理的自動化、智能化，也能用于完成動態(tài)測量和數(shù)字化處理。電子學細分法包括了分立件組成的電路、專用集成電路與處理器組成的電路、基于可定制微控制器的集成化設計三種方案。由分立器件組成的處理電路，一般來講主要分成兩大部分：以細分電路為主體的前處理電路和微處理器控制的后端功能電路；由專用集成

43、電路與處理器組成的電路，是采用專用的細分電路與處理器組成的，處理器多采用單片機，而細分電路則由專用的集成電路來構建。采用這兩種設計方案，則電路元器件眾多、成本較高、結構復雜、功耗增加、穩(wěn)定性較差，且不利于系統(tǒng)的功能擴展。.基于可定制微控制器的集成化設計，是指通過自上而下的開發(fā)方法及硬件設計軟件化的先進的設計方式，借助于一定的軟件平臺，將設計好的具有四細分辨向及高速計數(shù)功能的邏輯電路編譯為代碼，寫入可編程邏輯器件中，在一片可定制微控制器中實現(xiàn)光柵信號處理系統(tǒng)的全部功能。由于在該方案中集成了處理器，這樣僅僅是在一個坐標方向上就節(jié)省了至少四片ic。對于三坐標系統(tǒng)，這種方法的優(yōu)點更加明顯，它將三個坐標

44、軸的四細分部分、辨向部分、正反向計數(shù)部分及電路控制、通訊等功能電路集成實現(xiàn)在一片可定制微控制器中，不但減少了連線數(shù)，大大降低了印制版制作的復雜度，使系統(tǒng)的穩(wěn)定性大大提高，而且大量減少了所用元器件，降低了成本。加之實現(xiàn)了硬件設計軟件化，因而易于功能擴展及增強系統(tǒng)的可移植能力，提高了系統(tǒng)的升級能力和可移植性。所以基于可定制微控制器的設計為最佳的設計方案，本次設計所采用的就是這種方式。下面將對邏輯電路的設計過程作詳細說明。對于光柵尺輸出信號a ,b，存在著以下關系：（1）當光柵尺正向移動時，輸出的a相信號的相位超前b相信號90°，則在一個周期內(nèi)，兩相信號共有4次相對變化：001011010

45、0。這樣，如果每發(fā)生一次變化，可逆計數(shù)器實現(xiàn)一次加計數(shù)，則一個周期內(nèi)共可實現(xiàn)4次加計數(shù)，從而實現(xiàn)正向的四倍頻計數(shù)。.（2）當光柵尺反向移動時,輸出的a相信號的相位滯后于b相信號90°，則在一個周期內(nèi)兩相信號也有4次相對變化：0001111000。同理，如果每發(fā)生一次變化，可逆計數(shù)器實現(xiàn)一次減計數(shù)，則在一個周期內(nèi)共可實現(xiàn)4次減計數(shù)，就實現(xiàn)了反向的四倍頻計數(shù)。（3）當線路受到干擾或出現(xiàn)故障時，可能出現(xiàn)其他狀態(tài)轉換過程，此時計數(shù)器不進行計數(shù)操作。綜合上述分析，可以作出處理模塊狀態(tài)轉換圖（見圖3.2），其中“ + ”、“ - ”分別表示計數(shù)器加/減1，“0”表示計數(shù)器不動作。 圖3.2 信號

46、處理狀態(tài)轉換圖考慮到光柵尺輸出信號的這些特性，選擇采用如下圖所示的四細分與辨向邏輯電路。圖3.3 四細分與辨向電路使光柵尺輸出信號a、b先后通過兩級d觸發(fā)器，可以對其進行整形，從而消除信號中尖脈沖帶來的影響。原信號經(jīng)第一級d觸發(fā)器后變?yōu)?、信號，再?jīng)過第二級d觸發(fā)器變?yōu)?、信號。這樣在后續(xù)倍頻電路中可以不再使用原始信號a、b，進而提高系統(tǒng)的抗干擾性能。兩級d觸發(fā)器之間鎖存的信號，相差一個時鐘周期，當前后兩個周期的狀態(tài)不發(fā)生變化時，（）和（）的邏輯狀態(tài)相同。對于d觸發(fā)器，每當其時鐘控制信號上升沿到來時，輸出端q從輸入端d讀入邏輯信號，并保持到下一個時鐘上升沿到來。由于d觸發(fā)器的時鐘控制信號是由外部有

47、源晶振提供的，所以當其頻率遠高于a、b波形變化的頻率時，可以認為，d觸發(fā)器的輸出端能夠跟蹤輸入端的變化。如圖3.3所示，對、信號取反處理后得到四路信號，與取反前的四路信號共同組成八路信號。選取這八路信號中的三路進行邏輯與處理，分別進行八次，得到新的八路信號。如果用s1、s2、s3、s8來表示圖中自上而下的這八路信號，則它們與原來的八路信號之間的對應關系為： s1=，s2=，s3=，s4=，s5=，s6=， s7=，s8=。 將s1、s2、s3、s4信號輸入或非門得到信號add，將s5、s6、s7、s8信號輸入或非門得到信號subb。或非門的特點是只有當輸入信號邏輯全為0時才會輸出1。從信號s1

48、到s8的表達式可以看出，當前后兩個時鐘周期的信號狀態(tài)不發(fā)生變化時，由于（）和（）的邏輯狀態(tài)相同，所以這8路信號的輸出全為0，即信號add,subb將保持輸出1。當光柵尺正向運動時，在一個周期內(nèi)，兩相信號共有4次相對變化：0010110100。每次相對變化發(fā)生時，由于兩級d觸發(fā)器之間鎖存的信號，相差一個時鐘周期，即當（）變化時，（）還未來得及作出相應的變化，需要經(jīng)過一個時鐘周期后，才能和（）保持一致。這將導致add,subb信號輸出的變化，解析如下：（1）0010=1，=0，=0則八路信號除了s1=1外均為0，故add輸出0，subb輸出1；（2）1011=1，=1，=0則八路信號除了s2=1外

49、均為0，故add輸出0，subb輸出1；（3）1101=0，=1，=1則八路信號除了s3=1外均為0，故add輸出0，subb輸出1；（4）0100=0，=0，=1則八路信號除了s4=1外均為0，故add輸出0，subb輸出由上可見，在光柵尺正向運動的一個周期內(nèi)，從add信號端輸出四次計數(shù)脈沖，而subb端無信號輸出。同理，當光柵尺反向運動時，將從subb信號端輸出四次計數(shù)脈沖，而add端無信號輸出，從而實現(xiàn)對光柵信號的四細分。由add和subb信號組成的基本rs觸發(fā)器電路可產(chǎn)生信號dira，dirb，用來指示光柵尺移動的方向。因為對于下圖所示的基本rs觸發(fā)器，具有這樣的性質(zhì)，dira與dir

50、b輸出相位相反，當add信號為1，subb信號為0時，dira輸出為0，dirb輸出為1，此時對應于光柵尺在正向移動時計數(shù)脈沖到來的情況；當add信號為0，subb信號為1時，dira輸出為1，dirb輸出為0，此時對應于光柵尺在反向移動時計數(shù)脈沖到來的情況；當add、subb信號均為1時，dira輸出將保持原有狀態(tài)不變，此時對應于光柵尺在做任意方向的移動時沒有計數(shù)脈沖到來的情況；當add、subb信號均為0時，輸出不穩(wěn)定，這種情況不允許出現(xiàn)，而光柵尺在實際工作中是不會發(fā)生這種情況的。從上述內(nèi)容可以看出，基本rs觸發(fā)器電路的作用是當光柵尺計數(shù)脈沖到來的時候，對其移動方向進行判定后輸出，并將輸出

51、值一直保持到下一次計數(shù)脈沖到來的時刻，如果移動方向不發(fā)生變化，則輸出值也將一直保持下去。圖3.4 rs觸發(fā)器電路四細分后的信號，經(jīng)計數(shù)器計數(shù)后轉化為相對位移量。計數(shù)過程一般有兩種實現(xiàn)方法：一種是由微處理器內(nèi)部定時計數(shù)器實現(xiàn)計數(shù)，另一種是由可逆計數(shù)器實現(xiàn)對正反向脈沖的計數(shù)。本次設計選擇第二種方式。將add和subb信號相與后作為可逆計數(shù)器的計數(shù)脈沖信號clk，用之前的辨向信號dira作為可逆計數(shù)器的方向信號updown，讀出該計數(shù)器的值便可得出光柵移動的位置。將d觸發(fā)器的清零信號（低電平有效）取反后作為可逆計數(shù)器的清零信號（高電平有效），這樣可以同時實現(xiàn)二者的清零。圖3.5 可逆計數(shù)器及74ls

52、373鎖存器電路由于本次設計中所選用的可逆計數(shù)器為24位的，而單片機只能接收/發(fā)送8位的數(shù)據(jù)，所以當單片機同fpga芯片間進行數(shù)據(jù)的傳遞時，需要使用3個74ls373芯片作為鎖存器，在對數(shù)據(jù)進行鎖存后，按高8位，中8位，低8位3組，對相應位上的數(shù)進行傳遞，同時，需要利用單片機控制鎖存器的控制使能端和輸出使能端。這部分的邏輯電路如上圖所示。3.1.2 邏輯電路仿真結果以quartus ii為平臺，設計完成邏輯電路后，對其進行仿真處理，得到結果如下：圖3.6 光柵尺正向移動邏輯電路時序圖圖3.7 光柵尺反向移動邏輯電路時序圖從圖3.6、3.7中可以看出，在輸出信號一個周期的時間里，與移動方向相對應

53、的計數(shù)脈沖出現(xiàn)了四次。可以肯定的是，每個計數(shù)脈沖所對應的時間寬度為一個時鐘周期。因為本次設計中所采用的對光柵信號四細分處理的方法，是利用了電路中兩級d觸發(fā)器之間鎖存一個時鐘周期的信號的性質(zhì)，兩相信號在一個周期里共有4次相對變化。當變化發(fā)生時，兩級d觸發(fā)器的輸出信號會有所不同，通過邏輯電路對它們進行處理，可以得到相應的計數(shù)脈沖信號，當下一個時鐘周期到來的時候，兩級d觸發(fā)器的輸出信號歸于一致，計數(shù)脈沖信號結束。 圖3.8 光柵尺正向移動計數(shù)脈沖時序圖圖3.9 光柵尺反向移動計數(shù)脈沖時序圖如圖3.9、3.10所示，24位可逆計數(shù)器接收到來自四倍頻及辨向電路的計數(shù)脈沖信號和移動方向信號后，將作對應的計

54、數(shù)操作。計數(shù)器初值設定為24位全0，當光柵尺移動方向為正向時，作加計數(shù)，反向時，作減計數(shù)。3.2 通訊程序設計要將可逆計數(shù)器的數(shù)據(jù)傳送給單片機，除了需要相應的硬件配置電路外，還要在一定的通訊程序控制下進行。該程序所應當完成的任務是：對單片機的串行通信進行初始化配置，將可逆計數(shù)器傳回的24位二進制數(shù)轉化為十進制數(shù)輸出。源程序及相關注釋如下：#include <stdio.h> /* 頭文件 */#include <stdlib.h>#include <math.h>#include <intrins.h>#include <reg52.h&g

55、t;sbit p10=p10 ; /* 用p00p07代表p0口第1位第7位，用p10代表p1口第0位 */sbit p00=p00 ;sbit p01=p01 ;sbit p02=p02 ;sbit p03=p03 ;sbit p04=p04 ;sbit p05=p05 ;sbit p06=p06 ;sbit p07=p07 ;init_com() /* 初始化串口程序 */ scon=0x50; /* 串行口工作方式1，允許接收數(shù)據(jù) */ tmod=0x21; /* 定時器1工作在方式2,定時器0工作在方式1 */ th0=0; /* 設定時器0定時初值為0 */ tl0=0;pcon=0x00; /* 設定smod=0 */ th1=0xfd; /* 波特率設置為9600 b/s */tl1=0xfd;ip=0x08; /* 定時器t1定義為高優(yōu)先級中斷 */ et0=1; /* 允許定時器t0溢出中斷 */ tr0=1; /* 開定時器t0運行控制位 */ tr1=1; /* 開定時器t1運行控制位 */ ti=1; /* 喚