基于DSP的數(shù)據(jù)采集卡硬件設(shè)計

1、 畢 業(yè) 論 文 （科 學(xué) 研 究 報 告）題 目基于dsp的數(shù)據(jù)采集卡硬件設(shè)計院(系)別機電及自動化學(xué)院專 業(yè)測控技術(shù)與儀器級 別2009 學(xué) 號 姓 名 指導(dǎo)老師 教授 華 僑 大 學(xué) 教 務(wù) 處 2013年6月摘 要隨著工業(yè)生產(chǎn)過程的機械化、精密化，對于加工環(huán)境的監(jiān)測就顯然成為了減少或者杜絕設(shè)備故障以提高可靠性和安全性的重要手段。加工環(huán)境的監(jiān)測大都是以上位機的檢測系統(tǒng)為基礎(chǔ)，所以首先要進行數(shù)據(jù)采集。加工環(huán)境檢測系統(tǒng)設(shè)計上一般采用模塊化結(jié)構(gòu)，針對精密加工時對加工參數(shù)和加工過程進行監(jiān)控，需要實現(xiàn)對多種傳感器信號的實時采集，與多種不同接口的子系統(tǒng)進行數(shù)據(jù)交互等。其中，數(shù)據(jù)采集卡主要實現(xiàn)了針對信

2、息數(shù)據(jù)的采集、存儲和處理。而當(dāng)前市面上可供選擇的數(shù)據(jù)采集卡并不能滿足多種數(shù)據(jù)源或者用戶的多樣性需求，所以，本設(shè)計所要研制的數(shù)據(jù)采集卡需要同時高速采集8個通道的數(shù)據(jù)，而且需要所有通道的數(shù)據(jù)保持同步。同時，數(shù)據(jù)采集的分辨率需要大于18位，采集速率大于100k/s。針對這些要求，本論文設(shè)計了一個基于數(shù)字信號處理器dsp的高精度數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)由軟硬件子系統(tǒng)分別構(gòu)成。本論文主要介紹硬件設(shè)計中的各個模塊。以tms320f2809作為板載cpu，實現(xiàn)了數(shù)據(jù)的高速實時傳輸與處理，相比較采用mcs-51系列單片機作為處理器，dsp具有指令執(zhí)行速度快、總線帶寬高和對于算法的獨到的處理優(yōu)勢。對于數(shù)據(jù)采集，首先

3、是對輸入信號的采樣，利用對共模噪聲有較好的抑制能力的差分形式的放大調(diào)理電路，對輸入信號進行前期的放大和調(diào)理。8路信號經(jīng)采樣后送模數(shù)轉(zhuǎn)換器進行編碼和量化，隨后，模數(shù)轉(zhuǎn)換器與dsp芯片通過spi口進行數(shù)據(jù)通信，數(shù)據(jù)到達dsp后，由軟件控制，實現(xiàn)通過rs232數(shù)據(jù)總線(串行通信接口sci)進行數(shù)據(jù)傳輸，以及通過can口總線實現(xiàn)數(shù)據(jù)的通信，與其他子系統(tǒng)進行數(shù)據(jù)交互。該設(shè)計中，差分信號輸入電路一共有8路，達到設(shè)計要求，所用模數(shù)轉(zhuǎn)換器具有8通道同步采樣能力，而且其分辨率理論值達到了24位，完全符合設(shè)計標(biāo)準(zhǔn)，采集速率更是達到了128k/s。本論文在確定硬件系統(tǒng)設(shè)計框圖后，定下所用元器件，對每個模塊進行分別設(shè)

4、計，運用軟件cadence中orcad capture cis組件進行電路原理圖的設(shè)計。設(shè)計完成后，運用pcb editor組件進行pcb板的設(shè)計，最終完成整塊集成電路板卡的設(shè)計，最后交由工廠打樣后進行自行焊接貼片元件等細(xì)節(jié)。pcb板完成后，與軟件設(shè)計者完成硬件調(diào)試工作，并且改正設(shè)計過程中的錯誤，提出改進方案。關(guān)鍵詞：dsp，數(shù)據(jù)采集，模數(shù)轉(zhuǎn)換abstractwith the mechanize and precise of the industrial process, the monitoring of the processing environment has apparently b

5、ecome an important means to reduce or eliminate equipment failures in order to improve the reliability and security. processing environment monitoring is largely based on the detection system in the host computer, so we should do data collection firstly. the design of processing environment detectio

6、n system generally uses the modular structure. it monitors processing parameters and the processing in precision machining. it needs to acquire real-time data from a variety of sensor signals and exchange data with a variety of subsystems which has different interfaces. among them, the data acquisit

7、ion card works on the data collection, storage and processing. however, the data acquisition cards which are available in the market lastly do not meet the needs of the diversity of multiple data sources or users. the data acquisition card in this design is meant to acquire 8 channel high-speed data

8、 at the same time. the data rate of the resolution should be greater than 18 and the sampling rate should be greater than 100k/s. in response to these requirements, the thesis has designd a precision data acquisition system based on digital signal processor (dsp). the system consists of hardware and

9、 software subsystems constituting. this thesis mainly introduces the various modules in the hardware design. with the tms320f2809 as the on-board cpu, high-speed real-time data transmission and processing becomes true. compared with the boards which use mcs-51 series single-chip as the processor, ds

10、p has the advantages in high speed instruction execution, high bus bandwidth and unique algorithm. for data acquisition, the first step is the sampling of the input signal. we should use the differential form of an enlarged conditioning circuit which has a better ability to inhibit common mode noise

11、. after sampling, the 8-channel signal should be sent to analog-to-digital converter for encoding and quantization. then, the analog-to-digital converter and dsp communicate data through the spi port. after the data arrives dsp, the data is transferred to other subsystem via the rs232 bus (serial co

12、mmunication interface sci) and the can interface bus. the differential signal input circuit is a total of 8 which meets the design requirements. the analog-to-digital converter has 8-channel simultaneous sampling capability at the same time; the theoretical value of resolution is up to 24 bits and t

13、he sampling rate is 128k/s, which totally meets the design requirements.after determining the diagram of the hardware system design, author chooses the components need to use and design each module separately. i design the circuit diagram with the software named orcad capture cis which is a part of

14、cadence. after that, the other part of cadence whose name is pcb editor is used to do the design of pcb layout. finally, i complete the entire integrated circuit chip design. at last, i hand it over to the factory for proofing and then weld chip components by myself. after the completion of the pcb

15、board, i do hardware debugging with software designers. during the period of time, we correct errors in the design process and propose improvement program. keywords：dsp data acquisition analog-to-digital conversion目 錄 第一章 緒論11.1 dsp的發(fā)展歷程和數(shù)據(jù)采集基本理論11.2數(shù)據(jù)采集卡在工業(yè)控制中的應(yīng)用21.3本論文的主要工作和現(xiàn)實意義2第二章 基于tms320f2809的

16、數(shù)據(jù)采集卡的硬件設(shè)計42.1 硬件設(shè)計總體方案42.2 cpu的選型42.2.1 基于mcu、arm或fpga的數(shù)據(jù)采集卡的局限性42.2.2 基于dsp處理器的數(shù)據(jù)采集卡的優(yōu)越性42.2.3 tms320f2809的硬件特征52.3高性能硬件設(shè)計開發(fā)軟件cadence62.4硬件設(shè)計流程72.4.1設(shè)計流程說明72.4.2板級電路設(shè)計流程82.4.3 pcb設(shè)計流程82.5數(shù)據(jù)采集卡所用元器件及各模塊設(shè)計介紹82.5.1差分信號輸入模塊82.5.2模數(shù)轉(zhuǎn)換adc模塊102.5.3數(shù)據(jù)傳輸can模塊122.5.4數(shù)據(jù)傳輸rs232模塊132.5.5 dsp芯片電源抗干擾模塊132.5.6 ds

17、p芯片復(fù)位電路模塊142.5.7調(diào)試與測試jtag口模塊152.5.8插卡連接器goldhand模塊152.6 pcb設(shè)計162.6.1焊盤與元器件封裝制作162.6.2 pcb建立與設(shè)計規(guī)則設(shè)置172.6.3元器件布局覆銅與布線172.7 pcb后期設(shè)計172.8光繪文件詳細(xì)介紹172.9硬件設(shè)計內(nèi)容小結(jié)20第三章 基于tms320f2809的數(shù)據(jù)采集卡的硬件調(diào)試213.1 dsp開發(fā)軟件介紹ccs 3.3213.1.2 軟件介紹213.1.2 軟件使用213.2 硬件調(diào)試設(shè)備介紹與調(diào)試過程分析213.3 根據(jù)調(diào)試結(jié)果分析并改進硬件和軟件233.4 調(diào)試最終結(jié)果記錄23第四章 總結(jié)與改進24

18、4.1 本論文(設(shè)計)的主要工作總結(jié)244.2 本論文(設(shè)計)的不足和發(fā)展方向24第五章 結(jié)束語25致謝參考文獻附錄第一章 緒論1.1 dsp的發(fā)展歷程和數(shù)據(jù)采集基本理論 要追溯dsp技術(shù)的起源，就不得不談到1978年誕生的著名玩具產(chǎn)品speak&spell。這個在當(dāng)時來看富有創(chuàng)意的小玩意兒迅速成為美國歷史上著名的拼寫玩具。這項當(dāng)初并不是公司正式產(chǎn)品計劃的設(shè)計工作采用的單芯片語音合成器正是ti的首款dsp。在dsp出現(xiàn)之前數(shù)字信號處理只能依靠mpu（微處理器）來完成。但mpu較低的處理速度無法滿足高速實時的要求。因此，70年代有人提出了dsp的理論和算法基礎(chǔ)。而dsp僅僅停留在教科書上

19、，即便是研制出來的dsp系統(tǒng)也是由分立組件組成的，其應(yīng)用領(lǐng)域僅局限于軍事、航空航天部門。隨著大規(guī)模集成電路技術(shù)的發(fā)展，1982年世界上誕生了首枚dsp芯片。這種dsp器件采用微米工藝nmos技術(shù)制作，雖然功耗和尺寸稍大，但運算速度卻比mpu快了幾十倍，尤其在語音合成和編碼解碼器中得到了廣泛應(yīng)用。dsp芯片的問世標(biāo)志著dsp應(yīng)用系統(tǒng)由大型系統(tǒng)向小型化邁進了一大步。隨著cmos技術(shù)的進步與發(fā)展，第二代基于cmos工藝的dsp芯片應(yīng)運而生，其存儲容量和運算速度成倍提高，成為語音處理、圖像硬件處理技術(shù)的基礎(chǔ)。80年代后期，第三代dsp芯片問世，運算速度進一步提高，其應(yīng)用于范圍逐步擴大到通信、計算機領(lǐng)域

20、。90年代dsp發(fā)展最快，相繼出現(xiàn)了第四代和第五代dsp器件?，F(xiàn)在的dsp屬于第五代產(chǎn)品，它與第四代相比，系統(tǒng)集成度更高，將dsp芯核及外圍組件綜合集成在單一芯片上。這種集成度極高的dsp芯片不僅在通信、計算機領(lǐng)域大顯身手，而且逐漸滲透到人們?nèi)粘ＯM領(lǐng)域，前景十分可觀。下面就是數(shù)據(jù)采集基本理論的一些概述：數(shù)據(jù)采集(daq)，是指從傳感器和其它待測設(shè)備等模擬和數(shù)字被測單元中自動采集非電量或者電量信號,送到上位機中進行分析，處理。數(shù)據(jù)采集系統(tǒng)是結(jié)合基于計算機或者其他專用測試平臺的測量軟硬件產(chǎn)品來實現(xiàn)靈活的、用戶自定義的測量系統(tǒng)。數(shù)據(jù)采集，又稱數(shù)據(jù)獲取，是利用一種裝置，從系統(tǒng)外部采集數(shù)據(jù)并輸入到系統(tǒng)

21、內(nèi)部的一個接口。數(shù)據(jù)采集技術(shù)廣泛引用在各個領(lǐng)域。比如攝像頭，麥克風(fēng)，都是數(shù)據(jù)采集工具。被采集數(shù)據(jù)是已被轉(zhuǎn)換為電訊號的各種物理量，如溫度、水位、風(fēng)速、壓力等，可以是模擬量，也可以是數(shù)字量。采集一般是采樣方式，即隔一定時間（稱采樣周期）對同一點數(shù)據(jù)重復(fù)采集。采集的數(shù)據(jù)大多是瞬時值，也可是某段時間內(nèi)的一個特征值。準(zhǔn)確的數(shù)據(jù)量測是數(shù)據(jù)采集的基礎(chǔ)。數(shù)據(jù)量測方法有接觸式和非接觸式，檢測元件多種多樣。不論哪種方法和元件，均以不影響被測對象狀態(tài)和測量環(huán)境為前提，以保證數(shù)據(jù)的正確性。數(shù)據(jù)采集含義很廣，包括對連續(xù)物理量的采集。在計算機輔助制圖、測圖、設(shè)計中，對圖形或圖像數(shù)字化過程也可稱為數(shù)據(jù)采集，此時被采集的是幾

22、何量（或包括物理量，如灰度）數(shù)據(jù)。數(shù)據(jù)采集系統(tǒng)的一般組成框圖如圖1.1所示。圖1.1數(shù)據(jù)采集系統(tǒng)的一般組成框圖其中，前置放大器、濾波電路、主放大器及相關(guān)電路通常稱為信號調(diào)理電路。信號調(diào)理電路主要是將實際存在的電壓、電流、聲音、圖像、溫度、壓力等連續(xù)變化模擬信號進行放大、濾波、調(diào)理等處理，以盡量減小干擾信號的影響，將微弱的信號放大或衰減到后續(xù)a/d轉(zhuǎn)換器的工作范圍內(nèi)。采樣，保持后，a/d轉(zhuǎn)換器件將進行量化，編碼兩個步驟。信號經(jīng)過a/d轉(zhuǎn)換器后將數(shù)據(jù)送到處理器做后續(xù)處理，這樣就完成了對數(shù)據(jù)的采集。1.2數(shù)據(jù)采集卡在工業(yè)控制中的應(yīng)用 伴隨著現(xiàn)代工業(yè)技術(shù)的迅速發(fā)展，生產(chǎn)的高速化，自動化以及生產(chǎn)規(guī)模不斷

23、進步與壯大，現(xiàn)代工業(yè)已經(jīng)形成了一個具有相互依賴性的整體，所以，一旦出現(xiàn)個別工序或設(shè)備的故障，將會對整個生產(chǎn)線造成影響，對與機器設(shè)備或者環(huán)境物理量的監(jiān)測與診斷。這種監(jiān)測與診斷的技術(shù)大都需要pc機作為上位機對所監(jiān)測到的量進行分析與判斷，而直接進行物理量采集的就是數(shù)據(jù)采集卡了，所以，數(shù)據(jù)采集卡是整個系統(tǒng)的基礎(chǔ)。數(shù)據(jù)采集卡通過采集傳感器所得到的電信號，對與數(shù)字信號，可以直接發(fā)送給上位機，而對于模擬信號，可以經(jīng)過模擬數(shù)字轉(zhuǎn)換器后發(fā)送給上位機。上位機對信號進行分析，進而采取進一步的措施。1.3 本論文的現(xiàn)實意義和主要工作 本論文對于工業(yè)加工環(huán)境的數(shù)據(jù)采集領(lǐng)域的研究狀況，有以下幾點意義：國內(nèi)的數(shù)據(jù)采集系統(tǒng)運

24、用dsp器件作為主要的數(shù)字信號處理運算單元的比較少，大多采用的是價格低廉的mcu或者arm，他們相對于具有專業(yè)的數(shù)據(jù)處理能力的dsp來說都顯得力不從心。本論文中采用的是ti公司的tms320f2809作為板載數(shù)字信號處理芯片，相比其他大眾化的系統(tǒng)，系統(tǒng)的效率和實時性能有了極大的提高。本論文中采用的硬件設(shè)計軟件cadence，在pcb設(shè)計領(lǐng)域可以說是旗艦級產(chǎn)品，其功能強大，囊括了完整的pcb設(shè)計流程，包括電路圖輸入，pcb編輯及布線，pcb板級系統(tǒng)電源完整性及信號完整性分析，pcb設(shè)計制造分析以及pcb的制造輸出。在本設(shè)計中運用該軟件，高速、有效的完成了電路原理圖的設(shè)計、pcb板layout設(shè)計

25、和實際板卡輸出。本論文中采用的dsp開發(fā)軟件，是ti公司自身設(shè)計開發(fā)出的針對不同cpu的軟件驅(qū)動開發(fā)平臺。其良好的兼容性，易用性，人機交互性和軟、硬件燒錄的仿真調(diào)試功能，彌補了以往費時費力的系統(tǒng)整體調(diào)試的不足之處。本論文(設(shè)計)主要完成了下面的工作：以ti公司的數(shù)字信號處理器tms320f2809作為板載cpu，采用8通道差分輸入輸出形式的運算放大器作為前端數(shù)據(jù)采集口，采用獨立的24位精度模數(shù)轉(zhuǎn)換器，利用板載cpu的自身的ecan和rs232總線接口，最終實現(xiàn)了數(shù)據(jù)的采集，編碼，量化，發(fā)送與接收。硬件設(shè)計方面，本論文利用世界排名前列的著名eda設(shè)計軟件cadence中的orcad captur

26、e cis繪制出硬件板卡的電路原理圖，運用pcb editor組件完成pcb板的布局布線等一系列制版工作。硬件調(diào)試方面，本論文用ti公司提供的dsp開發(fā)軟件ccs3.3編制數(shù)據(jù)采集卡的軟件驅(qū)動程序，利用硬件仿真jtag接口燒錄并進行硬件調(diào)試，測試結(jié)果表明，所設(shè)計的硬件板卡已完全達到預(yù)期的要求。 第二章 基于tms320f2809的數(shù)據(jù)采集卡的硬件設(shè)計2.1硬件方案總體設(shè)計本系統(tǒng)的硬件系統(tǒng)設(shè)計簡介如下：以ti公司dsp芯片tms320f2809作為系統(tǒng)核心，通過數(shù)據(jù)采集模塊，ad轉(zhuǎn)換模塊對數(shù)據(jù)進行采集，編碼和量化，通過can口和rs232對所采集數(shù)據(jù)進行硬件調(diào)試時的檢測，電源通過金手指插槽將電源

27、卡提供的電源進行輸入，jtag口用于硬件調(diào)試時的程序燒寫。硬件系統(tǒng)總體設(shè)計方案如圖2.1所示。圖2.1 硬件系統(tǒng)總體設(shè)計2.2 cpu的選型2.2.1基于mcu、arm或fpga的數(shù)據(jù)采集卡的局限性 mcu采用的是馮諾依曼結(jié)構(gòu)，數(shù)據(jù)空間和存儲空間共用一個存儲器空間，通過一組總線（地址總線和數(shù)據(jù)總線）連接到cpu，很顯然，在運算處理能力上遠(yuǎn)不如dsp；arm是advanced risc(精簡指令集)machines的縮寫，是面向低預(yù)算市場的risc微處理器，arm具有比較強的的事務(wù)管理功能，適合用來跑界面，操作系統(tǒng)等，其優(yōu)勢主要體現(xiàn)在控制方面，而dsp的優(yōu)勢是其強大的數(shù)據(jù)處理能力和較高的運行速度

28、，多數(shù)用與數(shù)據(jù)處理。fpga是field programmable gate array(現(xiàn)場可編程門陣列)的縮寫，它是在pal、gal、pld等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物，是專用集成電路中集成度最高的一種。使用fpga來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減少pcb面積，提高系統(tǒng)可靠性。而且它的硬件功能可以像軟件一樣通過編程來修改，靈活性強，不過，其價格過于昂貴。2.2.2基于dsp處理器的數(shù)據(jù)采集卡的優(yōu)越性本設(shè)計中采用dsp芯片作為主芯片來說是毫無疑問的，考慮到dsp的強大的數(shù)據(jù)能力，運算速度以及片內(nèi)容量等，用于數(shù)據(jù)采集和處理是再合適不過 ，而且其現(xiàn)在的市場價格也是易于接受的。選用

29、dsp芯片作為板卡主芯片具有很高的性價比。2.2.3 tms320f2809的硬件特征 本論文采用ti公司的tms320c2000系列高性能32位定點dsp tms320f2809。tms320f2809系統(tǒng)組成包括：時鐘電路、3.3v電源電壓電路、cpu、片內(nèi)存儲器、中斷管理模塊、片內(nèi)集成外圍設(shè)備。tms320f2809是專門為控制應(yīng)用而設(shè)計的，處理速度快，且片內(nèi)含有豐富的硬件資源，大大減少外圍設(shè)備，簡化了系統(tǒng)，為使用者帶來了巨大的方便。tms320f2809共有100個引腳，采用bga封裝。其功能框圖如圖2.2。tms320f2809的主要性能和片內(nèi)硬件資源如下：1、采用高性能靜態(tài)coms

30、技術(shù)，指令周期為10ns（100hz），最低內(nèi)核供電電壓為1.8v，i/o口供電電壓為3.3v。2、高性能32位中央處理器cpu?？蓪崿F(xiàn)16位×16位、32位×32位的乘和累加操作，16位×16位的兩個乘加單元（mac）；哈佛總線結(jié)構(gòu)；強大的操作能力，快速的中斷處理機制，統(tǒng)一的內(nèi)存存儲模式，支持原子操作，高的代碼效率（兼容c/c+或匯編語言）；與其他c2000處理器兼容。3、片上存儲器：flash存儲器高達128kb×16。rom存儲器高達2kb×16，1kb×16的opt rom，l0、l1兩個4kb×16的saram，h

31、0一個8kb×16的saram，m0、m1兩個1kb×16的saram。4、4kb×16的引導(dǎo)只讀存儲器（boot rom）：具有軟件引導(dǎo)模式和標(biāo)準(zhǔn)的數(shù)學(xué)庫。通過sci、 spi、can、i2c和并行i/o實現(xiàn)。5、串行端口外設(shè)，有4個spi模塊、2個sci（uart）模塊和2個can模塊、和1個i2c總線。6、3個32位的cpu定時器。3個外部中斷。外圍設(shè)備中斷擴展（pie)塊支持所有43種外圍中斷。7、加強的控制外圍設(shè)備，16個pwm輸出、6個hrpwm輸出、4個捕獲輸入、2個正交編碼器接口和6個32位、6個16位定時器。8、內(nèi)置16通道12位的adc：有2個

32、8通道輸入多路轉(zhuǎn)換器、2個采樣保持電路，可以實現(xiàn)單一或者同時進行轉(zhuǎn)換。轉(zhuǎn)換速率高達160 ns/6.25 msps。9、34個獨立的可編程、多用途通用輸入/輸出（gpio）引腳。10、支持jtag邊界掃描。11、開發(fā)工具：ansic/c+編譯器/連接器；支持tms320c24/240x指令；dsp/bios；代碼集成開發(fā)環(huán)境；jtag掃描控制器；廣泛的第三方數(shù)字電機控制支持。12、低功耗模式和節(jié)能模式：空閑，待機，省電模式支持；13、先進的仿真性能，分析和斷點功能可通過硬件實時調(diào)試等。圖2.2 tms320f2809 功能框圖本設(shè)計所選cpu為tms320f2809，其與外部設(shè)備連線電路圖請見

33、附錄1。2.3高性能硬件設(shè)計開發(fā)軟件cadence candece新一代allegro spb16.5系統(tǒng)互連設(shè)計平臺優(yōu)化并加速了高性能、高密度的互連設(shè)計，建立了從ic制造、封裝和pcb的一整套完整的設(shè)計流程。功能強大的布局，布線設(shè)計工具allegro pcb是業(yè)界領(lǐng)先的pcb設(shè)計系統(tǒng)。allegro pcb是一個交互的環(huán)境，用于建立和編輯復(fù)雜的多層pcb。allegro pcb豐富的功能可以滿足當(dāng)今世界設(shè)計和制造的需求。cadence allegro系統(tǒng)互連平臺能夠跨集成電路、封裝和pcb系統(tǒng)設(shè)計高性能互連。應(yīng)用cadence allegro平臺的協(xié)同設(shè)計方法，工程師可以迅速優(yōu)化i/o緩沖器

34、之間，或者跨集成電路、封裝和pcb的系統(tǒng)互連，從而避免硬件設(shè)計返工，并降低硬件成本和縮短設(shè)計周期。約束驅(qū)動的allegro流程可以用于設(shè)計捕捉、信號完整性和物理實現(xiàn)。由于它還得到cadence encounter與virtuoso平臺的支持，allegro協(xié)同設(shè)計方法使得高效的設(shè)計鏈協(xié)同成為現(xiàn)實。cadence公司的allegro spb 16.5軟件針對pcb板級的電路系統(tǒng)設(shè)計流程包括原理圖的輸入，數(shù)字、模擬及混合電路仿真，fpga可編程邏輯器件設(shè)計，自動布局、布線，及生產(chǎn)制造數(shù)據(jù)輸出，以及針對高速pcb的信號完整性分析與電源完整性分析等提供了完整的輸入、分析、版圖編輯和制造的全線eda輔助

35、設(shè)計工具。2.4 硬件設(shè)計流程 2.4.1設(shè)計流程說明 整個pcb的設(shè)計流程可分為以下三個步驟。第一步開始pcb設(shè)計之前的準(zhǔn)備工作。 原理圖設(shè)計。設(shè)計者根據(jù)設(shè)計要求用orcad capture cis軟件繪制電路原理圖。 創(chuàng)建網(wǎng)絡(luò)表。對繪制好的原理圖進行drc（電器規(guī)則檢查），經(jīng)檢查無誤后，生成可以送往allegro的網(wǎng)絡(luò)表。網(wǎng)絡(luò)表包含3個部分：pstxnet.dat、pstxprt.dat和pstchip.dat。 建立元器件封裝庫。在創(chuàng)建網(wǎng)絡(luò)表前，每個元器件都必須有封裝。由于實際元器件的封裝是多種多樣的，如果元器件的封裝庫中沒有所需的封裝，就必須自己動手創(chuàng)建元器件封裝，并將其存放在指定目錄

36、下。 創(chuàng)建機械設(shè)計圖。設(shè)置pcb外框及高度限制等相關(guān)信息，產(chǎn)生新的機械圖文件（mechanical drawing），并存儲到指定目錄下。第二步整個pcb設(shè)計中最重要的部分。 讀取原理圖的網(wǎng)絡(luò)表。將創(chuàng)建好的網(wǎng)絡(luò)表導(dǎo)入allegro軟件，取得元器件的相關(guān)取得元器件的相關(guān)信息。 擺放機械圖和元器件。首先擺放創(chuàng)建好的機械圖，其次擺放比較重要的或較大的元器件(如i/o端口器件，集成電路)，最后擺放小型的元器件(如電阻、電容等)。 設(shè)置pcb的層面。對于多層的pcb，需要添加pcb的層面，如添加vcc, gnd層等。 進行布線(手工布線和自動布線)。手工布線可以考慮到整個pcb的布局，使布線最優(yōu)化，但缺

37、點是布線時間較長; 自動布線可以使布線速度加快，但會使用較多的導(dǎo)通孔。有時自動布線的路徑不一定是最佳的，故經(jīng)常需要把這兩種方法結(jié)合起來使用。 放置測試點。放置測試點的目的是檢查該pcb能否正常工作。第三步該部分是pcb設(shè)計中最后的工作。 文字面處理。為了使繪制的電路圖清晰易懂，需要對整個電路圖的元器件序號進行重新排列，并使用回注(back annotation)命令，使修改的元器件序號在原理圖中也得到更新。 底片處理。設(shè)計者必須設(shè)定每一張底片是由哪些設(shè)計層面組合而成的，再將底片的內(nèi)容輸出至文件，然后再將這些文件送至pcb生產(chǎn)車間制作pcb。 報表處理。產(chǎn)生該pcb的相關(guān)報表，以便給后續(xù)的工廠工

38、作人員提供必要的信息。常用的報表有元器件報表(bill of material report )、元器件坐標(biāo)報表(component location report）、信號線接點報表( net list report )、測試點報表(testpin report)等。2.4.2 板級電路設(shè)計流程如圖2.3，為板級電路設(shè)計的流程圖，從邏輯設(shè)計到印制電路板設(shè)計，最后是設(shè)計輸出。2.4.3 pcb設(shè)計流程作為板級設(shè)計中最重要的一塊，印制電路板設(shè)計，即pcb設(shè)計流程如圖2.4板級電路layout設(shè)計流程所示。2.5數(shù)據(jù)采集卡各模塊設(shè)計介紹2.5.1差分信號輸入模塊作為模數(shù)轉(zhuǎn)換的前期信號調(diào)理電路，模數(shù)轉(zhuǎn)

39、換adc模塊包括了8路以差分形式接收輸入信號的電路。差分放大器ths4521雖然比單端輸入信號系統(tǒng)要復(fù)雜，但差分信號系統(tǒng)的優(yōu)點是明顯的。第一，差分信號對外部電磁干擾（emi）是高度免疫的。一個干擾源對差分信號對的每一端影響都是相同的。因為由電壓差來決定信號，兩邊的干擾相抵，信號便不會有大幅的變化。第二，差分信號有利于識別微小信號。在差分信號系統(tǒng)中，基準(zhǔn)點是由使用者來確定的，可以選擇兩輸入端的平均信號作為基準(zhǔn)點，這就減小了信號的擺動范圍。第三，單端輸入系統(tǒng)的信號要依靠虛地，而差分信號就不需要這樣一個虛地，增加了雙極型信號的保真度和穩(wěn)定性。第四，差分信號的時序定位精確。差分信號受工藝和環(huán)境溫度的影

40、響小，可降低時序上的誤差。所以，選擇差分放大器來驅(qū)動模數(shù)轉(zhuǎn)換器。其中一路的差分輸入輸出電路原理如圖2.5。 圖2.4 板級電路layout設(shè)計流程圖 圖2.5 差分放大信號調(diào)理電路ths4521是一款超低功耗、全差分運算放大器，具有軌至軌輸出和一個包括負(fù)電源軌的輸入共模范圍。ths4521具有準(zhǔn)確的輸出共模抑制能力，可在驅(qū)動模數(shù)轉(zhuǎn)換器時實現(xiàn)dc耦合，這種控制能力與一個低于負(fù)電源軌的輸入共模范圍以及軌至軌輸出相結(jié)合，可以在單端接地參考信號源之間實現(xiàn)簡易型連接。下面介紹差分放大器ths4521的主要性能特點： 全差分架構(gòu) 帶寬：145 mhz 轉(zhuǎn)換速率：490 v/s hd2: 133dbc，在1

41、0khz (1 vrms, rl = 1 k) hd3: 140dbc，在10khz(1 vrms, rl = 1 k) 輸入電壓噪聲：4.6nv/(f = 100 khz) 負(fù)軌輸入 軌至軌輸出 輸出共模控制（具有低失調(diào)及低漂移） 電源： 電壓：2.5 v (±1.25 v) 至 5.5v (±2.75v) 電流：每通道 1.4 ma 斷電能力：20 µa（典型值） 2.5.2模數(shù)轉(zhuǎn)換adc模塊數(shù)據(jù)采集卡，顧名思義，就是對外界所需要的數(shù)據(jù)信息進行采集的板卡。而對于所采集到的模擬信號量，就必須對其進行模擬數(shù)字轉(zhuǎn)換。在選擇a/d轉(zhuǎn)換器件之前，首先要明確幾個a/d轉(zhuǎn)換

42、器的指標(biāo)概念:(1)轉(zhuǎn)換時間:a/d轉(zhuǎn)換器完成一次轉(zhuǎn)換所需要的時間為a/d轉(zhuǎn)換時間。轉(zhuǎn)換時間與a/d原理密切相關(guān)，雙積分型adc轉(zhuǎn)換速度較慢，而逐次漸進型adc比較快。(2)轉(zhuǎn)換精度:通常用分辨率和轉(zhuǎn)換誤差來描述轉(zhuǎn)換精度。分辨率以輸出二進制數(shù)或十進制數(shù)的位數(shù)來表示，它表明a/d轉(zhuǎn)換器對輸入信號的分辨能力。從理論上講，n位二進制數(shù)字輸出的a/d轉(zhuǎn)換器應(yīng)能區(qū)分輸入模擬電壓的2n個不同等級大小，能區(qū)分輸入電壓的最小差異為滿量程的1/2n。轉(zhuǎn)換誤差通常以輸出的誤差最大值的形式給出，它表示實際輸出的數(shù)字量和理論上應(yīng)有的輸出數(shù)字量之間的差別，一般多以最低有效位的倍數(shù)給出。下面就是對adc一些主要的模塊的分

43、別介紹：模塊一：包含模數(shù)轉(zhuǎn)換器ads1278的模數(shù)轉(zhuǎn)換主模塊。模數(shù)轉(zhuǎn)換adc模塊主要包含了1個模數(shù)轉(zhuǎn)換器件ads1278.模數(shù)轉(zhuǎn)換電路如圖2.6。下面介紹模數(shù)轉(zhuǎn)換器件ads1278的主要性能特點： 8通道同步采樣 最高128ksps的采樣速率 交流特性：70khz的帶寬，111db snr(高分辨率模式)，-108db thd 直流精度：0.8v/補償漂移，1.3ppm/增益漂移 線性相位數(shù)字濾波器 spi或同步幀串行接口 低采樣孔隙誤差 調(diào)制器輸出可選(旁路數(shù)字濾波器) 模擬電源：5v，數(shù)字內(nèi)核：1.8v，i/o供電：1.8到3.3v圖2.6 模數(shù)轉(zhuǎn)換主要原理圖ads1278是八通道24位模

44、數(shù)轉(zhuǎn)換器，其采樣速率可達每秒144k(sps)的（-）模數(shù)轉(zhuǎn)換器(adcs)，允許八通道同步采樣。傳統(tǒng)上，工業(yè)級的模數(shù)轉(zhuǎn)換器使用具有大通帶陡度的數(shù)字濾波器以提供較好的漂移特性。其結(jié)果是具有有限帶寬并且適用于直流測量。高分辨率的模數(shù)轉(zhuǎn)換器在音頻應(yīng)用中有著大的可用帶寬，但偏移量和漂移顯著小于同類工業(yè)產(chǎn)品。ads1278結(jié)合了三種類型的轉(zhuǎn)換器，非常好的適合直流與交流指標(biāo)的高精度工業(yè)測量。模塊二：為模數(shù)轉(zhuǎn)換器件提供穩(wěn)定參考電壓的電壓轉(zhuǎn)換模塊除開模數(shù)轉(zhuǎn)換模塊中主要器件ads1278外，還有為模數(shù)轉(zhuǎn)換模塊提供穩(wěn)定參考電壓的模塊，利用ref5025芯片作為模塊主芯片，其電路圖如圖2.7。圖2.7 穩(wěn)定參考電

45、壓模塊所選擇的ref5025有如下特性： 低溫度漂移 高精確度： 低噪聲：3vpp/v 高輸出電流：±10ma 工作溫度范圍廣：零下40攝氏度至125攝氏度2.5.3數(shù)據(jù)傳輸can模塊can總線憑借高可靠性，良好的實時性在工業(yè)現(xiàn)場控制、航空航天、電力、通信等領(lǐng)域有著廣泛的應(yīng)用。而且，can總線有著很強的抗干擾能力。本設(shè)計中所用芯片為供電電壓3.3v的can口數(shù)據(jù)收發(fā)芯片sn65hvd230qd。本模塊的電路原理圖見圖2.8。圖2.8 can總線接口電路圖下面介紹該芯片一些主要的特點： 3.3v的供電電壓 370微安(典型值)的低電流待機模式 0.1微安(典型值)的低電流睡眠模式 信號

46、傳輸速率高達1mbps在can口傳輸模塊中，還使用了psm712靜電保護芯片，見圖2.8。tvs保護管psm712專門為非對稱保護點的系統(tǒng)提供保護。主要保護設(shè)備免受靜電放電，電壓快速瞬變等帶來的損害。其特點如下： 耐壓:-7+12v 低容值:75pf 低鉗位電壓 12a（8/20的）額定浪涌電流2.5.4數(shù)據(jù)傳輸rs232模塊rs232模塊作為數(shù)據(jù)通信的主要模塊，在本設(shè)計中使用了2個rs232口進行數(shù)據(jù)通信，由于rs232接口標(biāo)準(zhǔn)的信號線電壓邏輯為：邏輯“1”為-5-15v，邏輯“0”為+5+15v，而本設(shè)計所用dsp芯片tms320f2809的sci接口是cmos電平，即“邏輯1：電平電壓接

47、近于電源電壓(f2809為3.3v)，邏輯0：電平接近于0v”，所以，需要使用電平轉(zhuǎn)換電路將cmos電平轉(zhuǎn)換為rs232的標(biāo)準(zhǔn)負(fù)邏輯電平。本設(shè)計所用電平轉(zhuǎn)換芯片為maxim公司的max3224芯片，其3.3v的供電電壓，相比于5v供電的芯片，其功耗較低。max3224包含了2個收發(fā)器，其數(shù)據(jù)傳輸速率為250kbps，而且其配備了增強型自動關(guān)斷功能。其電路原理圖見圖2.9。圖2.9 串口通信rs232電路原理圖2.5.5 dsp芯片電源抗干擾模塊dsp芯片作為整個系統(tǒng)的核心存在，進行數(shù)據(jù)的收集、處理以及發(fā)送等工作。作為中央處理器，供電時的抗干擾設(shè)計是必不可少的，穩(wěn)定供電設(shè)計已經(jīng)作為完整的一個部分

48、由其他設(shè)計者設(shè)計完成了，可以直接通過插卡連接器引入。dsp芯片與外圍設(shè)備的連接詳細(xì)信息請見附錄1。供電時的抗干擾設(shè)計如圖2.10。因為電容一般具有隔離直流信號，導(dǎo)通交流信號，所以，供電時在電源與地之間并聯(lián)多個電容有助于濾除交流高次諧波。圖2.10 電源抗干擾設(shè)計電路圖2.5.6 dsp芯片上電復(fù)位電路模塊上電復(fù)位電路設(shè)計如圖2.11。圖2.11 復(fù)位電路原理圖tps3306-18q的兩個輸入電壓（sense1和sense2）正是dsp系統(tǒng)的工作電壓。由于系統(tǒng)在上電時電壓可能存在不穩(wěn)定的現(xiàn)象，對于此時的系統(tǒng)，必須對某些寄存器或者空間進行清空，即復(fù)位操作。該芯片詳細(xì)參見下面的介紹。所用上電復(fù)位芯片

49、tps3306-18q產(chǎn)生復(fù)位信號的真值表見表2.1。表2.1 tps3306-18q復(fù)位信號真值表sense1>vit1sense2>vit200l01l10l11h當(dāng)sense1>vit1（3.3v）和sense2>vit2（1.8v）同時成立，即dsp工作電壓不低于3.3v和1.8v時，不產(chǎn)生復(fù)位信號，系統(tǒng)正常工作。只要有一個電壓低于標(biāo)準(zhǔn)值，將通過5號引腳產(chǎn)生復(fù)位信號，因此可以起到上電復(fù)位的功能。2.5.7 調(diào)試與測試專用jtag口模塊jtag的全稱是joint test action group，即聯(lián)合測試行動小組。目前，jtag已成為一種國際標(biāo)準(zhǔn)測試協(xié)議，主要

50、用于各類芯片的內(nèi)部測試?，F(xiàn)在大多數(shù)高級器件（包括fpga、mcu、dsp以及arm等）都支持jtag協(xié)議。標(biāo)準(zhǔn)的jtag接口是4線接口：tms、tck、tdi以及tdo，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出信號線。jtag最初是用來對芯片進行測試的，基本原理是在器件內(nèi)部定義一個tap（test access port，測試訪問口端口），通過專用的jtag測試工具對進行內(nèi)部節(jié)點進行測試。對于目標(biāo)板級的調(diào)試接口，所有的f28xx/f28xxx芯片都采用5個1149.11990ieee標(biāo)準(zhǔn)協(xié)議和ieee標(biāo)準(zhǔn)的測試接口和邊界掃描結(jié)構(gòu)的jtag信號接口，以及ti兩個擴展接口(emu0和emu1)。j

51、tag電路如圖5.6所示。連接頭需要的信號不止5個jtag信號和兩個ti擴展口，還需要測試時鐘返回（tck_ret），電源信號vcc以及地gnd。tck_ret是掃描控制器測試的時鐘輸出和目標(biāo)系統(tǒng)的時鐘輸入。程序燒錄接口jtag口設(shè)計如圖2.12。圖2.12 程序燒錄jtag口2.5.8插卡連接器goldhand模塊本設(shè)計題為“加工環(huán)境監(jiān)測系統(tǒng)”，所以，數(shù)據(jù)采集卡只是該系統(tǒng)中的一部分，與之配合工作的板卡有“電源卡”、“多功能接口卡”等，這些板卡通過插卡連接器來進行電力供應(yīng)，信號傳輸?shù)?。與本數(shù)據(jù)采集卡所適配的插槽的原理圖為圖2.13。圖2.13 插卡連接器電路原理圖如圖2.13所示，從上到下依次

52、為can口共2路、串口rs232共2路、差分輸入口共計8路的信號傳輸線，從71號開始就是各級電壓和地信號線。2.6 pcb設(shè)計2.6.1焊盤與元器件封裝制作利用pcb editor組件進行pcb設(shè)計時，最首要的工作就是完成最微小的單元焊盤的制作，通過焊盤和其他的外框等完成每一個元器件的封裝制作。焊盤的制作主要有以下幾個類型的焊盤：表貼類焊盤、有鉆孔的通孔焊盤、孔隙類通孔焊盤、flash焊盤等。封裝類型主要有：表貼類封裝、bga類型封裝、soic類型封裝、qfp類型封裝、非電器引腳零件封裝等。2.6.2 pcb建立與設(shè)計規(guī)則設(shè)置創(chuàng)建pcb首先是繪制電路板外框線，然后繪制允許布線區(qū)域，允許零件擺放

53、區(qū)域，接著添加安裝孔以及光學(xué)定位孔，在手工創(chuàng)建的電路板操作中必須手動設(shè)置層疊結(jié)構(gòu)。這些設(shè)置完成后，可以將由電路原理圖生成的網(wǎng)絡(luò)表導(dǎo)入到pcb設(shè)計中。隨后，就需要設(shè)置設(shè)計規(guī)則了，通過約束管理器將可以進行間距約束、物理約束以及相同網(wǎng)絡(luò)間距設(shè)置。間距約束決定元器件、線段、引腳和其他的布線層保持多遠(yuǎn)的距離，物理約束決定使用多寬的線段和在布線中采用什么類型的貫穿孔，相同網(wǎng)絡(luò)約束設(shè)置網(wǎng)絡(luò)之間的約束規(guī)則。2.6.3元器件布局覆銅與布線元器件的布局是后面布線操作的基礎(chǔ)，將會直接影響布線的效果。布局方式采用在自動布局的基礎(chǔ)上的交互式布局方式。合理決定pcb尺寸，然后確定特殊元器件的位置，最后，根據(jù)電路的功能單元

54、，對電路的全部元器件進行布局。對特殊元器件布局時，要遵守特殊元器件的布局位置原則。對全部元器件進行布局時，也要符合特定原則。布局完成后，要進行嚴(yán)格的檢查。在pcb設(shè)計中，布線是整個設(shè)計最重要的步驟，前面所有的工作都是為它做準(zhǔn)備。印制電路板(pcb)設(shè)計的好壞對整個系統(tǒng)抗干擾能力影響很大，因此，在進行布線時，必須符合抗干擾的設(shè)計要求，使得電路板能有最好的性能。2.7 pcb后期設(shè)計pcb后期設(shè)計主要是從元器件序號重新命名開始，然后回注到原理圖中去，調(diào)整pcb設(shè)計中文字信息位置。然后，建立絲印層，孔位圖，鉆孔文件，建立artwork文件，最后輸出光繪文件。下面，列出了pcb板中各層的光繪圖。由于本

55、設(shè)計為6層板設(shè)計，所以，光繪文件共包含以下共13個文件(由于底層絲印層無絲印文字，故未列出)。2.8 光繪文件詳細(xì)介紹光繪文件作為需要輸送給印制電路板廠商的必須文件，其詳細(xì)介紹如下：本設(shè)計為6層板設(shè)計，包括top層、power層、gnd層、bottom層、sig1層和sig2層。 其光繪圖一共包括14個需要出光繪的圖形。圖2.14為頂層光繪，圖2.15為底層光繪。 圖2.14 top層光繪圖 圖2.15 bottom層光繪圖電源層和接地層則如圖2.16和圖2.17。電源層為power，接地層為gnd。 圖2.16 power層光繪圖 圖2.17 gnd層光繪圖下面是比較重要的信號層的光繪文件了，作為整個系統(tǒng)的信號傳輸?shù)妮d體，這兩層用負(fù)片格式出光繪。這兩層的光繪文件如圖2.18和2.19。. 圖2.18 gnd層光繪圖 圖2.19 gnd層光繪圖下面是鉆孔文件的光繪圖，鉆孔文件光繪圖包括鉆孔的圖和鉆孔的數(shù)據(jù)信息。鉆孔的光繪圖如圖2.20和圖2.21。 圖2.20 drill_dra