惠州學院數電時序邏輯電路PPT課件

1、一、時序邏輯電路的結構特點：X(x1，x2，xi) 輸入信號Y(y1，y2，yj) 輸出信號Z (z1，z2，zk) 存儲電路的輸入信號Q(q1，q2，qL) 存儲電路的輸出信號1.時序電路包含組合電路和存儲電路兩個組成部分，而存儲電路必不可少。2.存儲電路的輸出狀態(tài)必須反饋到輸入端，與輸入信號一起共同決定組合電路的輸出組組合合邏邏輯輯電電路路存存儲儲電電路路x1x2xiy1y2yjz1zkq1qL第1頁/共92頁Y(tn) = FX(tn)，Q(tn) 輸出方程Q(tn+1) = GZ(tn)，Q(tn) 狀態(tài)方程Z(tn) = HX(tn)，Q(tn) 驅動方程（激勵方程）tn，tn+1表

2、示相鄰的兩個離散時間；q1，q2，, qL為狀態(tài)變量，代表存儲器的輸出狀態(tài)，Q為狀態(tài)向量組組合合邏邏輯輯電電路路存存儲儲電電路路x1x2xiy1y2yjz1zkq1qL第2頁/共92頁1.按照存儲單元狀態(tài)變化的特點，時序電路可以分成同步時序電路和異步時序電路兩大類。 在同步時序電路中，所有觸發(fā)器的狀態(tài)變化都是在同一時鐘信號作用下同時發(fā)生的。 而在異步時序電路中，各觸發(fā)器狀態(tài)的變化不是同時發(fā)生，而是有先有后。異步時序電路根據電路的輸入是脈沖信號還是電平信號，又可分為：脈沖異步時序電路和電平異步時序電路。一、時序邏輯電路的分類：第3頁/共92頁2.按照輸出信號的特點，時序電路可分為米里型（meal

3、y）和摩爾型（moore）兩種。 mealy型電路的輸出狀態(tài)不僅與存儲電路有關，而且與輸入也有關，其輸出函數Y為：Y(tn) = FX(tn)，Q(tn) moore型電路的輸出狀態(tài)僅與存儲電路的狀態(tài)有關而與輸入無關，其輸出函數Y為：Y(tn) = FQ(tn)第4頁/共92頁三、時序機：用輸入信號和電路狀態(tài)（狀態(tài)變量）的邏輯函數去描述時序電路邏輯功能的方法也叫做時序機（狀態(tài)機）。 時序電路的典型電路有：寄存器，移位寄存器，計數器等，其分析方法比組合電路更復雜些，要引進一些新方法。第5頁/共92頁 只要能寫出給定邏輯電路的輸出方程、狀態(tài)方程、驅動方程，就能表示其邏輯功能，可據此求出在任意給定輸

4、入變量和電路現狀態(tài)下電路的次態(tài)和輸出。第6頁/共92頁寫各觸發(fā)器的驅動方程寫電路的輸出函數寫觸發(fā)器的狀態(tài)方程及時鐘條件作狀態(tài)轉換表及狀態(tài)轉換圖作時序波形圖得到電路的邏輯功能同步時序電路的分析方法輸入端的表達式，如T、J、K、D。組合電路的輸出把驅動方程代入特性方程描述輸入與狀態(tài)轉換關系的表格畫出時鐘脈沖作用下的輸入、輸出波形圖第7頁/共92頁1.從給定的邏輯圖中，寫出每個觸發(fā)器的驅動方程，時鐘方程和電路的輸出方程。2.求電路的狀態(tài)方程。把驅動方程代入相應觸發(fā)器的特性方程，可求出每個觸發(fā)器的次態(tài)方程。即電路的狀態(tài)方程，并標出時鐘條件。一般步驟：3.列出完整的狀態(tài)轉換真值表（包括檢查電路能否自啟動

5、）。畫出狀態(tài)轉換圖或時序圖。依次假設初態(tài)，代入電路的狀態(tài)方程，輸出方程，求出次態(tài)。（對n個觸發(fā)器來說，應包括2n個狀態(tài)）及輸出，列出完整的狀態(tài)轉換真值表，簡稱狀態(tài)轉換表。4.確定時序電路的邏輯功能。第8頁/共92頁例:做出下圖此時序邏輯電路的狀態(tài)轉換表,狀態(tài)轉換圖和時序圖 J1=Q2nQ3n ，K1=1 J2=Q1n ，K2=Q1n Q3n J3=Q1n Q2n ，K3=Q2nYC11J1KQF1C11J1KQF2C11J1KQF3&CP&1根據圖可寫出電路的驅動方程：第9頁/共92頁將驅動方程代入JK觸發(fā)器的特征方程Qn+1=JQn + KQn中，得狀態(tài)方程為： Q1n+1=

6、Q2Q3 Q1 Q2n+1=Q1 Q2 + Q1Q3 Q2 Q3n+1=Q1Q2Q3 + Q2Q3寫出輸出方程為：Y=Q2Q3第10頁/共92頁 由于電路每一時刻的狀態(tài)都和電路的歷史情況有關的緣故,所以我們有必要將在一系列時鐘信號操作下電路狀態(tài)轉換的全部過程找出來,則電路的邏輯功能便可一目了然。 狀態(tài)轉換表：若將任何一組輸入變量及電路初態(tài)的取值代入狀態(tài)方程和輸出方程，即可算得電路次態(tài)和輸出值; 以得到的次態(tài)作為新的初態(tài)，和這時的輸入變量取值一起，再代入狀態(tài)方程和輸出方程進行計算，又可得到一組新的次態(tài)和輸出值。如此繼續(xù)，將結果列為真值表形式，便得到狀態(tài)轉換表。第11頁/共92頁Q1n+1= 0

7、0 0 =1 1=1Q2n+1= 0 0 + 0 0 0=0Q3n+1= 0 0 0 + 0 0=0 Y=0 0=0例題中電路無輸入變量，次態(tài)和輸出只取決于電路的初態(tài)，設初態(tài)為Q3Q2Q1=000，代入其狀態(tài)方程及輸出方程，得：又以001為初態(tài)，代入得 Q1n+1= 0 0 1 =0Q2n+1= 1 0 + 1 0 0=1Q3n+1= 1 0 0 + 0 0=0 再以010為初態(tài)，代入得如此繼續(xù)，依次得到100，101，110，000，又返回最初設定的初態(tài)，列出其狀態(tài)轉換表。Q1n+1= 1 0 0 =0 0=1Q2n+1= 0 1 + 0 0 1=1Q3n+1= 0 1 0 + 1 0=0

8、第12頁/共92頁CP Q3Q2Q1Y00000100102010030110410005101061101700000111110000每經過七個時鐘觸發(fā)脈沖以后輸出端Y從高電平跳變?yōu)榈碗娖?，且電路的狀態(tài)循環(huán)一次。所以此電路具有對時鐘信號進行計數的功能，且計數容量等于七，稱為七進制計數器。若電路初態(tài)為111，代入方程得：Q3Q2Q1=000，Y=1狀態(tài)轉換圖：更形象表示時序電路的邏輯功能。代表轉換方向，輸入變量取值寫出斜線之上，輸出值寫在斜線之下。000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1代表狀態(tài)第13頁/共92頁時序圖：在時鐘脈沖序列作用下

9、電路狀態(tài)，輸出狀態(tài)隨時間變化的波形圖叫做時序圖。tQ1tQ2tQ3tYtCP第14頁/共92頁例：例：已知某同步時序電路的邏輯圖，分析電路的邏輯功能。解：1.寫出各觸發(fā)器的驅動方程和電路的輸出方程。驅動方程：T1= XQ1nXT2= XQ1n輸出方程:XQ1nQ2nZ = XQ2nQ1n2.寫狀態(tài)方程T觸發(fā)器的特性方程為：nn1nQTQT Q nQT將T1n、 T2n代入則得到兩個觸發(fā)器的特性方程nn11QXQX n1QX nn1n22222QTQTQnnnn2121QXQQXQ nn1n11111QTQT Q第15頁/共92頁3.作出電路的狀態(tài)轉換表及狀態(tài)轉換圖描述輸入與狀態(tài)轉換關系的表格現

10、 入X現 態(tài)Q2n Q1n現控制入T2 T1次 態(tài)Q2n+1 Q1n+1現輸出Z輸入：輸入信號、觸發(fā)器的輸入及現態(tài)量輸出：觸發(fā)器的次 態(tài)及組合輸出Z填表方法：0 00 100001 01 111110 00 11 01 10 000 0T1= XT2n = XnQ1nZ = XQ2nQ1nX Q2n Q1n 所有組合求T1T2Z由狀態(tài)方程求Q2 n+1 Q1 n+1T1 = XT2 = XQ1n0 1Z = XQ2nQ1n00 10 10 001 00 001 10 001 01 001 11 100 00 01第16頁/共92頁現 入X=現 態(tài)Q2n Q1n現控制入T2 T1次 態(tài)Q2n+1

11、 Q1n+1現輸出Z0 00 100001 01 111110 00 11 01 10 000 00 100 10 10 001 00 001 10 001 01 001 11 100 00 01由狀態(tài)表繪出狀態(tài)圖電路狀態(tài)轉換條件轉換方向000110111/11/01/0X/Z1/00/00/00/00/0第17頁/共92頁由狀態(tài)圖得電路的邏輯功能：電路是一個可控4進制計數器。 X端是控制端，時鐘脈沖作為計數脈沖輸入。X=1 初態(tài)為00時，實現4進制加計數加計數;X=0時 保持原態(tài)。 電路屬于米萊型、可控4進制計數器。輸出不僅取決于電路本身的狀態(tài)，而且也與輸入變量X有關。000110111/1

12、1/01/0X/Z1/00/00/00/00/0第18頁/共92頁4.作時序波形圖初始狀態(tài)Q2nQ1n為00，輸入X 的序列為1111100111。X=1，4進制加計數X=0保持原態(tài)010010111000010010001010X=1，4進制加計數第19頁/共92頁6.3常用的時序電路分析6.3.1寄存器和移位寄存器 在數字系統(tǒng)中，常需要將一些數碼暫時存放起來，這種暫時存放數碼的電路就叫寄存器。一個觸發(fā)器可以寄存1位二進制數碼，要寄存幾位數碼，就應具備幾個觸發(fā)器。此外，寄存器還應具有由門電路構成的控制電路，以保證信號的接收和清除。 移位寄存器除了具有寄存數碼的功能外，還具有移位功能，即在移位

13、脈沖作用下，能夠把寄存器中的數依次向右或向左移。它是一個同步時序邏輯電路。第20頁/共92頁6.3 常用時序邏輯電路6.3.1寄存器和移位寄存器寄存器和移位寄存器雙雙2位寄存器位寄存器74LS75 定義：定義：在數字電路中，用來在數字電路中，用來存放二進制數據或代碼的電路。存放二進制數據或代碼的電路。 當當CP= 1時，送到數據輸入時，送到數據輸入端的數據被存入寄存器，當端的數據被存入寄存器，當 CP=0時，存入寄存器的數據將時，存入寄存器的數據將保持不變。保持不變。 并行輸入、并行輸出并行輸入、并行輸出雙雙2位寄存器位寄存器74LS75（1）寄存器）寄存器第21頁/共92頁6.3 常用時序邏

14、輯電路 該寄存器具有異步清零功該寄存器具有異步清零功能，當能，當RD=0時，觸發(fā)器全部清時，觸發(fā)器全部清零；當零；當RD=1，僅在上升沿，送，僅在上升沿，送到數據輸入端的數據被存入寄到數據輸入端的數據被存入寄存器，實現送數功能。由于此存器，實現送數功能。由于此寄存器是由邊沿觸發(fā)器構成，寄存器是由邊沿觸發(fā)器構成，所以其抗干擾能力很強。所以其抗干擾能力很強。4位寄存器位寄存器74LS175 4位寄存器位寄存器74LS175第22頁/共92頁 單拍工作方式寄存器，其接收數碼時所有數碼都是同時讀入的，而且觸發(fā)器中的數據是并行地出現在輸出端的，因此稱此種輸入、輸出方式為并行輸入、并行輸出方式。1DC1Q

15、0Q0D0CP1DC1Q1Q1D11DC1Q3Q3D31DC1Q2Q2D274ls175邏輯圖第23頁/共92頁二二. 移位寄存器移位寄存器 所謂所謂“移位移位”，就是將寄存器所存各，就是將寄存器所存各位位 數據，在每個移位脈沖的作用下，向左數據，在每個移位脈沖的作用下，向左或向右移動一位。根據移位方向，常把它或向右移動一位。根據移位方向，常把它分成分成左移寄存器左移寄存器、右移寄存器右移寄存器 和和 雙向移雙向移位寄存器位寄存器三種：三種：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器雙向雙向移位移位(c)第24頁/共92頁 根據移位數根據移位數據的輸入輸據的輸入輸出方式，

16、又可出方式，又可將它分為將它分為串串行行輸輸入入串串行輸行輸出出、串串行輸行輸入入并并行輸行輸出出、并并行輸行輸入入串串行輸行輸出出和和并并行行輸輸入入并并行輸行輸出出四種電路結四種電路結構：構：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出第25頁/共92頁從CP上升沿開始到輸出新狀態(tài)的建立需要經過一段傳輸延遲時間，所以當CP上升沿同時作用于所有觸發(fā)器時，它們輸入端的狀態(tài)都未改變。于是，FF1按Q0原來的狀態(tài)翻轉， FF2按Q1原來的狀態(tài)翻轉， FF3按Q2原來的狀態(tài)翻轉，同時，輸入端的代碼存入FF0，總的效果

17、是寄存器的代碼依次右移一位。例如在四個CP周期內輸入代碼依次為1011，移位情況如狀態(tài)表。 DI 1D FF0 C1 1D FF1 C1 1D FF2 C1 1D FF3 C1 CP 串行串行 輸入輸入 移位移位 脈沖脈沖 串行串行 輸出輸出 DO Q0 Q1 Q2 Q3 并并 行行 輸輸 出出 CP VIQ0Q1Q2Q30000001110002001003110104111016.3 常用時序邏輯電路u 4位右移移位寄存器位右移移位寄存器第26頁/共92頁 可見，經過4個CP信號后，串行輸入的四位代碼全部移入了移位寄存器，并在四個輸出端得到并行輸出代碼。利用移位寄存器可實現代碼的串行并行轉

18、換。 如果首先將4位數據并行地置入移位寄存器的4個觸發(fā)器中，然后連續(xù)加入4個移位脈沖，則移位寄存器中的4位代碼將從串行輸出端D0依次送出，從而實現數據的并行串行轉換。tCP0tQ01tQ11tQ2tQ3tVI1第27頁/共92頁用JK觸發(fā)器構成的移位寄存器,功能和上面電路相同DI1JFF0C11JFF0C11JFF0C11JFF0C1CP串串 行行輸輸 入入移移 位位脈脈 沖沖串串 行行輸輸 出出DOQ0Q1Q2Q3 并并 行行 輸輸 出出1K11K1K1K第28頁/共92頁為便于擴展邏輯功能和增加使用的靈活性，在定型生產的移位寄存器集成電路上有的又附加了左、右移控制、數據并行輸入、保持、異步

19、置零（復位）等功能。如74LS194A是一個4位雙向移位寄存器。 第29頁/共92頁雙向移位寄存器74LS194A的功能表:RDS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入第30頁/共92頁6.3 常用時序邏輯電路雙向移位寄存器雙向移位寄存器74LS194 (a) 引腳排列圖 16 15 14 13 12 11 10 9 74LS194 1 2 3 4 5 6 7 8 VCC Q0 Q1 Q2 Q3 CP M1 M0 CR DSR D0 D1 D2 D3 DSL GND 第31頁/共92頁用兩片74LS194A接成8位雙向移位寄存器:DIRD0D1D2D3DIL74L

20、S194Q0Q1Q2Q3S1S0CPRDDIRD0D1D2D3DIL74LS194Q0Q1Q2Q3S1S0CPRDS1S0 右移右移串行輸入串行輸入 左移左移串行輸入串行輸入CPRD第32頁/共92頁6.3 常用時序邏輯電路74LS194應用舉例應用舉例P276 例例6.3.1第33頁/共92頁6.3.2計數器 用于對時鐘脈沖計數，還可用于定時、分頻、產生節(jié)拍脈沖和脈沖序列、進行數字運算等。1.按計數器中的觸發(fā)器是否同時翻轉分類，可把計數器分為同步和異步兩類。在同步計數器中，當時鐘脈沖輸入時觸發(fā)器的翻轉是同時發(fā)生的。而在異步計數器中，觸發(fā)器的翻轉有先有后，不同時翻轉。2.按計數過程中計數器中的

21、數字增減分類：加法計數器：減法計數器：做依次遞減計數可逆計數器：計數過程可增可減隨計數脈沖的輸入而做依次遞增計數第34頁/共92頁3.按計數器中數字的編碼方式分：二進制計數器、二十進制計數器、循環(huán)碼計數器等4.按計數容量分類：有十進制計數器、 十二進制計數器、六十進制計數器等等。一、同步計數器：1.同步二進制計數器a). 同步二進制加法計數器： 同步計數器既可用T觸發(fā)器構成，也可以用T觸發(fā)器構成。第35頁/共92頁1J1KC1Q0T0=1FF01J1KC1Q1T1FF1CP1J1KC1Q2T2FF21J1KC1Q3T3FF3&G12G2&C計計數數脈脈沖沖用T觸發(fā)器構成的同步二

22、進制加法計數器 驅動方程： T0=1 T1=Q0 T2=Q0Q1 T3= Q0Q1Q2第36頁/共92頁 Q0n+1 = Q0 Q1n+1 = Q0Q1+ Q0Q1 Q2n+1 = Q0Q1Q2+ Q0Q1Q2 Q3n+1 = Q0Q1Q2Q3 + Q0Q1Q2Q3電路的狀態(tài)方程：電路的輸出方程：C = Q0Q1Q2Q3第37頁/共92頁狀態(tài)轉換表Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 0

23、1 15 50 06 60 01 11 10 06 60 07 70 01 11 11 17 70 08 81 10 00 00 08 80 09 91 10 00 01 19 90 010101 10 01 10 010100 011111 10 01 11 111110 012121 11 10 00 012120 013131 11 10 01 113130 014141 11 11 10 014140 015151 11 11 11 115151 116160 00 00 00 00 00 0計數順序計數順序電路狀態(tài)電路狀態(tài)等效十進制數等效十進制數 進位輸出進位輸出C第38頁/共92頁

24、0010/0/0/0/0/0/0/100110001000001000101011001111000/0/01010/0/0/0/0100110111100/0111111101101/0/0Q3Q2Q1Q0/C電路的狀態(tài)轉換圖每輸入16個計數脈沖計數器工作一個循環(huán)，并在輸出端產生一個進位輸出信號，所以又把這個電路叫十六進制計數器。第39頁/共92頁電路的時序圖由時序圖上可以看出，若計數輸入脈沖的頻率為f0，則Q0、 Q1、 Q2、 和Q3端輸出脈沖的頻率將依次為f0/2、 f0/4、 f0/8、和f0/16。針對計數器的這種分頻功能，也把它叫做分頻器。 C P t Q0 t Q1 t Q2

25、t Q3 t C t 第40頁/共92頁4位同步二進制計數器74161的邏輯圖具有二進制加法計數功能之外,還具有預置數、保持和異步置零等附加功能。LD 為預置數控制端，RD為異步置零端，D0D3為數據輸入端，C為進位輸出端，EP和ET為工作狀態(tài)控制端。第41頁/共92頁74161的功能表如下:CPRDLDEPET工作狀態(tài)X0XXX置零10XX預置數X1101保持X11X0保持(但C =0 )1111計數74LS161的功能和引腳排列和74161相同。第42頁/共92頁 四位二進制同步計數器四位二進制同步計數器74LS16174LS161 四個主從J-K觸發(fā)器構成(1) 邏輯符號D A:高位低位

26、（預置數）CLK: 時鐘輸入CLR: 異步清零，低電平有效。LOAD: 同步預置，低電平有效。QD QA:高位低位ENP、ENT：使能端，多片級聯。QA14QB13QC12QD11RCO15A3B4C5D6ENP7ENT10LOAD9CLR1CLK2U174LS161DRCO：進位。第43頁/共92頁b). 同步二進制減法計數器：用T觸發(fā)器接成的同步二進制減法計數器第44頁/共92頁Q3Q2Q1Q00 00 00 00 00 00 01 11 11 11 11 11 115150 02 21 11 11 10 014140 03 31 11 10 01 113130 04 41 11 10 0

27、0 012120 05 51 10 01 11 111110 06 61 10 01 10 010100 07 71 10 00 01 19 90 08 81 10 00 00 08 80 09 90 01 11 11 17 70 010100 01 11 10 06 60 011110 01 10 01 15 50 012120 01 10 00 04 40 013130 00 01 11 13 30 014140 00 01 10 02 20 015150 00 00 01 11 10 016160 00 00 00 00 01 1計數順序計數順序電路狀態(tài)電路狀態(tài)等效十進制數等效十進制數

28、借位輸出借位輸出B同步二進制減法計數器的狀態(tài)轉換真值表第45頁/共92頁 有些應用場合要求計數器既能進行遞增計數又能進行遞減計數，這就需要做成加/減（可逆）計數器。 74LS191和74LS193是具有異步預置數功能的同步二進制加/減法計數器。 b). 同步二進制加/減法計數器：第46頁/共92頁單時鐘同步十六進制加/減計數器74LS191LD 為預置數輸入端，D0D3為數據輸入端，U/D為加減技術控制端，C/B為進位/借位輸出端輸出端，CP0為串行時鐘輸出端。電路只有一個時鐘信號輸入端，電路的加、減由U/D的電平決定，所以稱這種電路結構為單時鐘結構。第47頁/共92頁74191的功能表CPS

29、LD U/D工作狀態(tài)X11X保持XX0X預置數010加法計數011減法計數74191的時序圖：CP0是串行時鐘輸出端。當C/B=1的情況下，在下一個CPI上升沿到達前CPO端有一個負脈沖輸出第48頁/共92頁雙時鐘同步十六進制加/減計數器74LS193加法計數脈沖和減法計數脈沖來自兩個不同的脈沖源。當CPU端有計數脈沖輸入時，計數器做加法計數；當CPD有計數脈沖輸入時，計數器做減法計數。加到CPU和CPD上的計數脈沖在時間上應該錯開。74193也具有異步置零和預置數功能。第49頁/共92頁2. 同步十進制計數器a)同步十進制加法計數器T0=1T1=Q0Q3T2=Q0Q1T3=Q0Q1Q2+Q0

30、Q3Q0n+1=Q0Q1n+1=Q0Q3Q1+Q0Q3Q1Q2n+1=Q0Q1Q2+Q0Q1Q2Q3n+1=(Q0Q1Q2+Q0Q3)+ (Q0Q1Q2+Q0Q3)Q3狀態(tài)方程：驅動方程：由T觸發(fā)器構成，在二進制加法計數器基礎上改造得到第50頁/共92頁Q3Q2Q1Q00 00 00 00 00 00 00 01 10 00 00 01 11 10 02 20 00 01 10 02 20 03 30 00 01 11 13 30 04 40 01 10 00 04 40 05 50 01 10 01 15 50 06 60 01 11 10 06 60 07 70 01 11 11 17 7

31、0 08 81 10 00 00 08 80 09 91 10 00 01 19 91 110100 00 00 00 00 00 00 01 10 01 10 010100 01 11 10 01 11 111111 12 20 01 11 10 06 60 00 01 11 10 00 012120 01 11 11 10 01 113131 12 20 01 10 00 04 40 001110140111111512001020計數順序計數順序電路狀態(tài)電路狀態(tài)等效十進制數等效十進制數 進位輸出進位輸出C狀態(tài)轉換表：第51頁/共92頁 0010 0011 0001 0000 0100 0

32、101 0110 0111 1000 1010 1001 1011 1100 1111 1110 1101 Q3Q2Q1Q0 電路的狀態(tài)轉換圖第52頁/共92頁同步十進制加法計數器74LS160的邏輯圖74160的功能表與74161的功能表相同，不同的只是進制。LD 為預置數控制端，RD為異步置零端，D0D3為數據輸入端，C為進位輸出端，EP和ET為工作狀態(tài)控制端。第53頁/共92頁b)同步十進制減法計數器從同步二進制減法計數器基礎上演變而來，其驅動方程和狀態(tài)方程如下：T0=1T1=Q0 (Q1Q2Q3)T2=Q0Q1(Q1Q2Q3)T3=Q0Q1Q2Q0n+1=Q0Q1n+1=Q0 (Q2+

33、Q3) Q1+Q0 Q1Q2n+1=(Q0Q1Q3)Q2+(Q0+Q1) Q2Q3n+1=(Q0Q1Q2)Q3+ (Q0+Q1+Q2)Q3第54頁/共92頁Q3Q2Q1Q00 00 00 00 00 00 00 01 11 10 00 01 11 10 02 21 10 00 00 02 20 03 30 01 11 11 13 30 04 40 01 11 10 04 40 05 50 01 10 01 15 50 06 60 01 10 00 06 60 07 70 00 01 11 17 70 08 80 00 01 10 08 80 09 90 00 00 01 19 91 11010

34、0 00 00 00 00 00 00 01 11 11 11 115150 01 11 11 11 10 014140 02 21 11 10 01 113130 03 31 11 10 00 012120 04 41 10 01 11 111110 05 51 10 01 10 010100 06100190計數順序計數順序電路狀態(tài)電路狀態(tài)等效十進制數等效十進制數 進位輸出進位輸出B狀態(tài)轉換表：第55頁/共92頁單時鐘同步十進制可逆計數器74LS190的邏輯圖當加減控制信號U/D=0時做加法計數；當U/D=1時做減法計數LD 為預置數輸入端，D0D3為數據輸入端，U/D為加減技術控制端，C

35、/B為進位/借位輸出端輸出端，CP0為串行時鐘輸出端。74LS190的功能表與74LS191的功能表相同，不同的只是進制。第56頁/共92頁二、異步計數器：1異步二進制計數器：采用從低位到高位逐位進位的方式工作。11JFF0C11JFF1C11JFF2C1CP0Q0Q1Q21K1K1K由T觸發(fā)器構成，只需將低位觸發(fā)器的Q端接至高位觸發(fā)器的時鐘輸入端就行了。由時序圖可見，觸發(fā)器輸出端狀態(tài)的建立要比CP下降沿滯后一個傳輸延遲時間。第57頁/共92頁用上升沿觸發(fā)的T觸發(fā)器同樣可以組成異步二進制加法計數器，但每一級觸發(fā)器的進位脈沖應改由Q端輸出。由T觸發(fā)器組成的異步二進制減法計數器11JFF0C11J

36、FF1C11JFF2C1CP0Q0Q1Q21K1K1K第58頁/共92頁異步二進制減法計數器異步二進制加法和減法計數器都是將低位觸發(fā)器的一個輸出端接到高位觸發(fā)器的時鐘輸入端而構成。采用下降沿動作的T觸發(fā)器時，加法計數器以Q端為輸出端，減法計數器以Q端為輸出端。而在采用上升沿動作的T 觸發(fā)器時，情況正好相反，加法計數器以Q端為輸出端，減法計數器以Q端為輸出端。第59頁/共92頁2異步十進制計數器1JFF0C11JFF1C1CP0Q0Q1Q21K1JFF2C11K1K1JFF3C11K&Q3J0=K0=1J1=Q3 , K2=1J2=K2=1J3=Q1Q2驅動方程：狀態(tài)方程與時鐘條件：Q0

37、n+1=Q0 (CP0)Q1n+1=Q3Q1 (CP1=Q0)Q2n+1=Q2 (CP2=Q1)Q3n+1=Q1Q2Q3 (CP3=Q0)第60頁/共92頁C PtQ0Q1Q2Q3tttt異步十進制加法計數器的時序圖和同步計數器相比，異步計數器具有結構簡單的優(yōu)點。但異步計數器也存在兩個明顯的缺點：一個是工作頻率比較低，因為異步計數器的各級觸發(fā)器是以串行進位方式連接的；第二個是在電路狀態(tài)譯碼時存在競爭冒險現象。第61頁/共92頁二五十進制異步計數器74LS290F1和F3的CP端從CP1端單獨引出。若以CP0為計數脈沖輸入端、Q0為輸出端，即得到二進制計數器（或二分頻器）；若以CP1作為計數脈沖

38、輸入端、Q3為輸出端，則得到五進制計數器（或五分頻器）；若將CP1與Q0相連，同時以CP0為計數脈沖輸入端、Q3為輸出端，則得到十進制計數器（或十分頻器）。1JFF0C11JFF1C1CP0Q0Q1Q21K1JFF2C11K1K1JFF3C11K&Q3SR1 R1 RRS&S91S92&R01R02CP1第62頁/共92頁三、任意進制計數器的構成方法：目前常見的計數器芯片在計數進制上只做成應用較廣的幾種類型，如十進制、十六進制、7位二進制、12位二進制、14位二進制等。在需要其它任意一種進制的計數器時，只能用已有的計數器產品經外電路的連接方式得到。假定已有的是N進制計數

39、器，而需要得到M進制計數器。1當MN時：必須用多片N進制計數器組合構成，連接方式可分為串行進位方式、并行進位方式、整體置零方式和整體置數方式幾種。例1：試用兩片同步十進制計數器接成百進制計數器。進進位位輸輸出出D0D1D2D3CLDRDQ0Q1Q2Q3EPETCP1D0D1D2D3CLDRDQ0Q1Q2Q3EPETCPCP11并行進位的連接方式第66頁/共92頁例2.試用兩片同步十進制計數器74160接成二十九進制計數器D0D1D2D3CLDRDQ0Q1Q2Q3EPETCPCP11進進位位輸輸出出D0D1D2D3CLDRDQ0Q1Q2Q3EPETCP111串行進位的連接方式D0D1D2D3CL

40、DRDQ0Q1Q2Q3EPETCPCP1進進位位輸輸出出D0D1D2D3CLDRDQ0Q1Q2Q3EPETCP11&G2第67頁/共92頁四移位寄存器型計數器環(huán)形計數器D01DFF0C11DFF0C11DFF0C11DFF0C1CPQ0Q1Q2Q31000010000010010000011111010010111000110100100111110011111011011將移位寄存器首尾相接，即D0=Q3，在連續(xù)不斷地輸入時鐘信號時寄存器里的數據將循環(huán)右移。環(huán)形計數器的狀態(tài)轉換圖：取由1000、0100、0010和0001所組成的狀態(tài)循環(huán)為所需要的有效循環(huán)，那么同時還存在著其他幾種無

41、效循環(huán)。可見，一旦脫離有效循環(huán)之后，電路將不會自動返回有效循環(huán)中去，所以此種環(huán)形計數器時不能自啟動的。為確保它能正常工作，必須首先通過串行輸入端或并行輸入端將電路置成有效循環(huán)中的某個狀態(tài)，然后再開始計數。第68頁/共92頁D01DFF0C11DFF1C11DFF2C11DFF3C1CPQ0Q1Q2Q311000010000010010000011111010010111000110100100111110011111011011能自啟動的環(huán)形計數器電路狀態(tài)方程： Q0n+1=Q0+Q1+Q2 Q1n+1=Q0 Q2n+1=Q1 Q3n+1=Q2通過在輸出與輸入之間接入適當的反饋邏輯電路，可以將

42、不能自啟動的電路修改為能夠自啟動的電路。第69頁/共92頁2扭環(huán)形計數器D01DFF0C11DFF0C11DFF0C11DFF0C1CPQ0Q1Q2Q31000010000010010000011111010010111000110100100111110011111011011有效循環(huán)無效循環(huán)若將反饋邏輯函數取為：D0=Qn-1則得到扭環(huán)形計數器，也稱為約翰遜計數器。顯然，圖中所示的扭環(huán)形計數器不能自啟動。用n位移位寄存器構成的扭環(huán)形計數器可以得到含2n個有效狀態(tài)的循環(huán)，狀態(tài)利用率較環(huán)形計數器提高了一倍。從狀態(tài)循環(huán)圖中可看到由于電路在每次狀態(tài)轉換時只有一位觸發(fā)器改變狀態(tài)，因而在將電路狀態(tài)譯碼

43、時不會產生競爭冒險現象。第70頁/共92頁D01DFF0C11DFF1C11DFF2C11DFF3C1CPQ0Q1Q2Q3&1000000100001111110000111110011110101011010001100010010110011101能自啟動的扭環(huán)形計數器電路令D0=Q1Q2+Q3第71頁/共92頁6.3.4順序脈沖發(fā)生器給出一組在時間上有先后順序的脈沖，再用這組脈沖形成所需要的各種控制信號。由計數器和譯碼器兩部分電路構成。用環(huán)形計數器作順序脈沖發(fā)生器D01DFF0C11DFF1C11DFF2C11DFF3C1CPQ0Q1Q2Q31tCPtQ0tQ1tQ2tQ3當環(huán)形

44、計數器在每個狀態(tài)中只有一個1的循環(huán)狀態(tài)時，它就是一個順序脈沖發(fā)生器。當CP端不斷輸入系列脈沖時，Q0 Q3端將依次輸出正脈沖，并不斷循環(huán)。第72頁/共92頁用計數器和譯碼器構成的順序脈沖發(fā)生器C11DFF0&C11DFF1C11DFF2CP&P0P1P2P3P4P5P6P7計計數數器器譯譯碼碼器器計數器采用移位寄存型計數器可從根本上消除競爭冒險現象.第73頁/共92頁CPP0P1P2P3P4P5P6PP7順序脈沖發(fā)生器的電壓波形圖第74頁/共92頁6.3.5序列信號發(fā)生器產生序列信號（一組特定的串行數字信號）的電路稱為序列信號發(fā)生器。一、用計數器和數選器組成的序列信號發(fā)生器產生

45、一個8位序列信號：00010111連續(xù)加cp信號到計數器上， Q2(A2)、Q1(A1)、Q0(A0)的狀態(tài)按計數順序不斷循環(huán)，可在輸出端得到不斷循環(huán)的序列信號00010111。第75頁/共92頁二、采用帶反饋邏輯電路的移位寄存器構成序列信號發(fā)生器D0的卡諾圖移位寄存器端輸出的串行輸出信號就是序列信號輸出。根據要求產生的序列信號，即可列出移位寄存器應具有的狀態(tài)轉換表，再由此得到輸入端D0取值的卡諾圖，化簡得： D0 = Q2 Q1 Q0 + Q2 Q1 + Q2 Q0第76頁/共92頁6.4時序邏輯電路的設計方法一、設計原則與步驟：根據給出的具體邏輯問題，設計時序電路圖來完成這一邏輯功能。要求

46、電路最簡。最簡標準：觸發(fā)器和門電路數目最少，其輸入端最少。步驟：一、邏輯抽象，得出狀態(tài)轉換圖（表）分析因果關系，確定輸入變量，輸出變量確定電路的狀態(tài)數定義邏輯狀態(tài)含意，將電路狀態(tài)之間的轉換關系找出來二、狀態(tài)化簡：在狀態(tài)轉換圖中有兩個以上狀態(tài)，它們輸入相同，輸出相同。轉換到的次態(tài)也相同，則可稱它們?yōu)榈葍r狀態(tài)。多個等價狀態(tài)可合并為一個狀態(tài)。狀態(tài)化簡的目標是建立最小的狀態(tài)轉換圖。第77頁/共92頁三、狀態(tài)分配：確定觸發(fā)器的數目n，取2n-1N 2n，N為狀態(tài)轉換圖中的有效狀態(tài)，給電路的每個狀態(tài)分配一個二進制代碼，又稱狀態(tài)編碼，編碼方案以組合電路是否最簡為標準。四、選定觸發(fā)器類型，求出輸出方程，狀態(tài)方

47、程和驅動方程。五、根據求出的輸出方程和驅動方程畫出邏輯電路圖。六、檢查設計的邏輯電路是否具有自啟動能力。若不能自啟動應采取措施解決。例.設計一個帶進位輸出端的十三進制計數器解：分析：計數器無輸入邏輯信號，只有進位輸出信號，屬于摩爾型電路。C進位信號，C1為有進位輸出，C0為無進位輸出十三進制計數器應有13個狀態(tài)：S2S3S1S4S5S6S7S9S0S8S11S10S12/0/0/0/0/0/0/0/0/0/0/0/0/1第78頁/共92頁由于23N24 , 所以取n=4, 用4個觸發(fā)器取0000 1100 為 S0 S12 的編碼Q3Q2Q1Q0S00 00 00 00 00 00 0S10

48、00 00 01 10 01 1S20 00 01 10 00 02 2S30 00 01 11 10 03 3S40 01 10 00 00 04 4S50 01 10 01 10 05 5S60 01 11 10 00 06 6S70 01 11 11 10 07 7S81 10 00 00 00 08 8S91 10 00 01 10 09 9S101 10 01 10 00 01010S111 10 01 11 10 01111S121 11 10 00 01 11212狀態(tài)順序狀態(tài)順序狀態(tài)編碼狀態(tài)編碼進位輸出進位輸出C 等效十進制數等效十進制數第79頁/共92頁畫出表示次態(tài)邏輯函數和

49、進位輸出函數的卡諾圖:Q1Q0Q3Q20001/00010/00100/00011/00101/00110/01000/00111/00000/1 XXXX/X XXXX/X XXXX/X1001/01010/01100/01011/00001111000011011可分解為5個卡諾圖 , 經化簡得: Q3n+1=Q2Q1Q0 + Q3Q2 Q2n+1=Q2Q1Q0 + Q3Q2Q1 + Q3Q2Q0 Q1n+1=Q1Q0 + Q1Q0 Q0n+1=Q3Q0 + Q3Q2Q0 C = Q3Q2第80頁/共92頁若選用JK觸發(fā)器,則將狀態(tài)方程轉換為 Qn+1=JQ+KQ 標準形式.Q3n+1=(

50、Q2Q1Q0+Q2 )Q3+( Q2Q1Q0)Q3Q2n+1=(Q3Q1+Q3Q0)Q2 + Q2Q1Q0Q1n+1=Q1Q0 + Q1Q0Q0n+1=(Q3 + Q3Q2 )Q0C=Q3Q2得:J3=Q2Q1Q0，K3=Q2J2=Q1Q0，K2=Q3Q1Q0J1=Q0，K1=Q0J0=Q3Q2，K0=1JKF0C1JKF1C1JKF2C1JKF3C11CP&1C第81頁/共92頁例2：設計一個串行數據檢測器，要求：連續(xù)輸入三個或三個以上的1時輸出為1，其它輸入情況下輸出為0 為驗證電路的邏輯功能是否正確,可將0000作為初始狀態(tài)代入狀態(tài)方程依次計算,所得結果應與以上所列的狀態(tài)轉換表相

51、同。 最后應檢查電路的自啟動。將3個無效狀態(tài)1101、1110和1111分別代入狀態(tài)方程計算，所得次態(tài)分別為0010、0010和0000，故電路能自啟動。解：分析:電路應至少有4個不同狀態(tài),即 S0 沒輸入1之前狀態(tài) S1 輸入1個1后的狀態(tài) S2 輸入2個1后的狀態(tài) S3 輸入3個1或3個以上1后的狀態(tài)S0S1S3S20/01/00/01/01/11/11/00/0sn+1/YSnS0/0S1/0S0/0S2/0S0/0S3/0S0/1S3/101S0S1S2S3X第82頁/共92頁可看出，S2與S3兩個狀態(tài)在同樣的輸入條件下它們轉換到同樣的次態(tài)，且轉換后得到同樣的輸出。所以，S2與S3為等價狀態(tài)，可合并為一個狀態(tài)，得出最簡狀態(tài)轉換圖。S0S1S20/01/00/01/01/10/0狀態(tài)數 N=3 2n-1N 2n所以，n=2觸發(fā)器位數為2對狀態(tài)進行編碼：可使S0=00，S1=01，S2=10電路次態(tài)和輸出卡諾圖：Q1Q0X00/000/0XX/X00/001/010/0XX/X10/10100011110格內填寫的內容為Q1n+1Q0n+1/Y化簡后得： Q1n+1=XQ0n + XQ1n Q0n+1=XQ1Q0 Y=XQ1采用下降沿JK觸發(fā)器構成電路，驅動方程為：J0=XQ1，K0=1J1=XQ0，K1=XQ0+X=X第83頁/共92頁畫