數電課設八位智能搶答器

1、30武漢理工大學數字電子技術基礎課程設計任務書學生姓名： 李董帥 專業(yè)班級： 通信1301 指導教師： 黃錚 工作單位： 武漢理工大學 題 目: 智能搶答器的設計與實現初始條件： 本設計既可以選用集成電路：74LSl48，74LS279，74LS48，74LSl92，NE555，74LS00，74LSl21和其它器件等，實現八路定時搶答功能；又可以使用單片機系統構建多路數字定時搶答器。要求用蜂鳴器和光電二極管作聲光報警器件，工作電源Vcc為+5V。 要求完成的主要任務: （包括課程設計工作量及技術要求，以及說明書撰寫等具體要求）1、課程設計工作量：1周。2、技術要求：1）可同時供8名選手（或代

2、表隊）參賽，其編號分別是0到7，各用一個搶答按鈕，按鈕的編號與選手的編號相對應；給節(jié)目主持人設置一個控制開關，用來控制系統的清零(編號顯示數碼管滅燈)和搶答的開始。2）搶答器具有數據鎖存和顯示的功能。搶答開始后，若有選手按動搶答按鈕，編號立即鎖存，并在LED數碼管上顯示出選手的編號，同時揚聲器給出音響提示。此外，要封鎖輸入電路，禁止其它選手搶答。優(yōu)先搶答選手的編號一直保持到主持人將系統清零為止。3）搶答器具有定時搶答的功能，且一次搶答的時間可以由主持人設定(如30秒)。當節(jié)目主持人啟動“開始”鍵后，要求定時器立即進行減計時，并用顯示器進行顯示，同時揚聲器發(fā)出短暫的聲響，聲響持續(xù)時間0.5秒左右

3、。4）參賽選手在設定的時間內進行搶答，搶答有效，定時器停止工作，顯示器上顯示選手的編號和搶答時刻的時間，并保持到主持人將系統清零為止。5）如果定時搶答的時間已到，卻沒有選手搶答時，本次搶答無效，系統進行短暫的報警，并封鎖輸入電路，禁止選手超時后搶答，定時顯示器上顯示00。3、查閱至少5篇參考文獻。按武漢理工大學課程設計工作規(guī)范要求撰寫設計報告書。全文用A4紙打印，圖紙應符合繪圖規(guī)范。時間安排：1、 年 月 日，布置課設具體實施計劃與課程設計報告格式的要求說明。2、 年 月 日至 年 月 日，方案選擇和電路設計。3、 年 月 日至 年 月 日，電路調試和設計說明書撰寫。4、 年 月 日，上交課程

4、設計成果及報告，同時進行答辯。指導教師簽名： 年 月 日系主任（或責任教師）簽名： 年 月 日目錄摘要3Abstract41設計任務及系統功能簡介51.1設計任務51.2基本功能61.3擴展功能62方案設計與論證62.1方案論證與比較62.2方案選擇62.3具體方案72.3.1方案一72.3.2方案二82.4方案選擇83設計及原理83.1總體方案設計83.1.1方案思路83.1.2總電路框圖93.2重要芯片的功能與原理93.2.1七段數碼管器件93.2.1 74LS48譯碼驅動器103.2.2 RS觸發(fā)器113.2.3 74LS148優(yōu)先編碼器133.2.4 74LS129 十進制可逆同步計數

5、器143.2.5 555定時器173.3各模塊設計方案及原理說明183.3.1搶答電路183.3.3蜂鳴器報警電路214電路仿真224.1搶答電路仿真225實驗結果分析256收獲、體會和建議277元器件清單28主要參考文獻29摘要 搶答器作為一種工具，已經廣泛應用于各種智力和知識競賽場合。本設計以八路智力競賽搶答器為基本概念，從實際應用出發(fā),利用電子設計自動化( EDA)技術,用數字、模擬電子器件設計具有擴充功能的搶答器。該搶答器的設計利用Multisim11完成了原理圖設計和電路仿真，具有數字顯示、倒計時顯示、編碼譯碼功能，應用效果良好。關鍵詞: 電子設計自動化；數字電子技術；搶答器；仿真

6、AbstractResponder is a tool that has been widely used in various intelligence and knowledge competitions occasions. The design to eight-way quiz Responder basic concepts, from the practical application, the use of electronic design automation (EDA) technology, with digital, analog electronics design

7、 extension of the answering device. The design of the Responder use Multisim11 completed the schematic design and circuit simulation, with digital display, countdown shows, coding and decoding functions, with good results. Key words: EDA; digital electronic technology; Responder; Simulation 1設計任務及系統

8、功能簡介1.1設計任務 利用各種器件設計一個八路智力競賽搶答器。了解電路設計流程，掌握智力搶答器的工作原理及其設計方法，進行搶答器主體電路、可預置時間的定時電路、時序控制等電路的分析與設計。畫出定時搶答器的整機邏輯電路圖，并能對其在電路中的作用進行分析。1.2基本功能 在許多比賽活動中，為了準確、公正、直觀地判斷出第一搶答者，通常設置一臺搶答器，通過數顯、燈光或音響等多種手段指示出第一搶答者。 （1）設計制作一個可容納8組參賽的數字式搶答器，每組設置一個搶答按鈕供搶答者使用。 （2）電路具有第一搶答信號的鑒別和鎖存功能。在主持人系統發(fā)出搶答指令后，若參賽者按搶答開關，則該組指示燈亮并用組別顯示

9、電路顯示出搶答者的組別，同時指示燈(發(fā)光二極管)亮。此時，電路應具備自鎖存功能，使別組的搶答開關不起作用。 （3）若超時仍無人搶答，則報警指示燈熄滅。1.3擴展功能（1） 若有選手按動搶答按鈕，編號立即鎖存，并在LED數碼管上顯示出選手的編號，同時揚聲器給出音響提示。（2） 搶答器具有定時搶答的功能，且一次搶答的時間可以由主持人設定(如30秒)。當節(jié)目主持人啟動“開始”鍵后，要求定時器立即進行減計時，并用顯示器進行顯示，同時揚聲器發(fā)出短暫的聲響，聲響持續(xù)時間0.5秒左右。（3） 如果定時搶答的時間已到，卻沒有選手搶答時，本次搶答無效，系統進行短暫的報警，并封鎖輸入電路，禁止選手超時后搶答，定時

10、顯示器上顯示00。2方案設計與論證2.1方案論證與比較 與普通搶答器相比，本作品有以下幾方面優(yōu)勢： 1、具有清零裝置和搶答控制，可由主持人操縱，避免有人在主持人說“開始”前提前搶答而違反規(guī)則。 2、具有定時功能，在30秒內無人搶答表示所有參賽選手獲參賽隊對本題棄權。2.2方案選擇根據系統方框圖的原理有兩種設計方案可供選擇。 1、選手觸摸按鈕后的信號首先進入RS觸發(fā)器， CP脈沖控制鎖存效果，然后輸出再進行編碼，譯碼顯示。 2、可以用單片機編程實現，其實使用單機做最簡單。2.3具體方案2.3.1方案一 (1) 本方案定時搶答器的總體框圖如下圖所示，它由主體電路和擴展電路兩部分組成。主體電路完成基

11、本的搶答功能，即開始搶答后，當選手按動搶答鍵時，能顯示選手的編號，同時能封鎖輸入電路，禁止其他選手搶答，擴展電路完成定時搶答的功能 (2) 定時搶答器的工作過程是：接通電源時，節(jié)目主持人將開關置于“消除”位置，搶答器處于禁止工作狀態(tài)，編號顯示器滅燈，定時器倒計時，當定時時間到，卻沒有選手搶答時，系統報警，并封鎖輸入電路，禁止選手超時后搶答。當選手在定時時間內按動搶答鍵時，搶答器要完成以下四項工作：優(yōu)先編碼電路立即分辨出搶答者的編號，并由鎖存器進行鎖存，然后由譯碼顯示電路顯示編號；揚聲器發(fā)出短暫的聲響，提醒節(jié)目主持人注意；控制電路要對輸入編碼電路進行封鎖，避免其他選手再次進行搶答；控制電路要使定

12、時器停止工作，時間顯示器上顯示剩余的搶答時間，并保持到主持人將系統消零為止，當選手將問題回答完畢，主持人操作控制開關，使系統回復到禁止工作狀態(tài)，以便進行下一輪搶答。鎖存器顯示電路譯碼電路優(yōu)先編碼器搶答電路報警電路主持人控制開關控制電路秒脈沖產生電路顯示電路譯碼電路定時電路圖1方案一流程圖2.3.2方案二本方案完成的功能如圖 所示，當主持人宣布搶答開始的時候，按下開始按鈕，此時電路進 入搶答狀態(tài)，選手的輸入采用了掃描式的輸入，之后把相應的信息送往單片機，再由單片機 輸出到顯示輸出電路中。此時有人第一按下相應的搶答按鈕，經過單片機的控制選擇，在八 段顯示器上顯示相應的號碼，并鎖存，同時禁止其他按鈕

13、的輸入。輸出鎖存顯示鎖存單片機控制控制輸入搶答輸入圖2方案二流程圖2.4方案選擇基于以上兩種方案做以簡要分析，第一種方案電路較為復雜，但無需進行軟件設計，直接進行線路的連接就可以運行。第二種方案電路較為簡單，需要進行復雜的軟件設計，并需要進行很長時間調試，費工費時。說以決定選擇第一種方案.3設計及原理3.1總體方案設計3.1.1方案思路 本題的根本任務是準確判斷出第一搶答者的信號并將其鎖存。實現這一功能可選擇使用觸發(fā)器或鎖存器等。在得到第一信號之后應立即將電路的輸入封鎖，即使其他組的搶答信號無效。同時還必須注意，第一搶答信號應該在主持人發(fā)出搶答命令之后才有效。 當電路形成第一搶答信號之后，用編

14、碼、譯碼及數碼顯示電路顯示出搶答者的組別，也可以用發(fā)光二極管直接指示出組別。在主持人沒有按下開始搶答按鈕前，參賽者的搶答開關無效；當主持人按下開始搶答按鈕后，開始進行30秒倒計時，此時，若有組別搶答，顯示該組別并使搶答指示燈亮表示“已有人搶答”；當計時時間到，仍無組別搶答，則計時指示燈滅表示“時間已到”，主持人清零后開始新一輪搶答。3.1.2總電路框圖圖3總電路框圖3.2重要芯片的功能與原理3.2.1七段數碼管器件 半導體數碼管將十進制數碼分成七個字段，每段為一發(fā)光二極管。 七段字劃a、b、c、d、e、f、g是用條形發(fā)光二極管做成的。共陰極數碼管是將各發(fā)光二極管陰極連在一起接低電平，陽極分別有

15、譯碼器輸出端來驅動。當譯碼輸出某段碼為高電平時，相應的發(fā)光二極管就導通發(fā)光，顯示相應的數碼。共陰極接線圖 共陽級接線圖半導體顯示器管腳排列圖 圖4七段顯示器原理圖圖5七段數字顯示器發(fā)光段組合3.2.1 74LS48譯碼驅動器 4LS48芯片是一個十進制（BCD）譯碼器，可用來驅動共陰極的發(fā)光二極管顯示器。74LS48的內部有升壓電阻，因此無需外接電阻（可直接與顯示器相連接）。74LS48其引腳圖如下圖，其功能表如下表。 圖5 74LS引腳圖功能或數字輸 入輸 出顯示字型 a b c d e f g滅 燈試 燈動態(tài)滅零× ×0 ×0 0× × &

16、#215; ×× × × ×0 0 0 00（輸入）100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 0滅燈8滅燈01234567891 11 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×1 ×0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0

17、11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 1012345678974LS48的功能表如下表所示。其中，A3A2A1A0為8421BCD碼輸入端，ag為7段譯碼輸出端。圖6 74LS48功能表 本設計用到的共陰極顯示器和74LS48。74LS48可以驅動共陰極的發(fā)光顯示器，其內部有升壓電阻，無需外接電阻（可以直接與顯示器相連接）。 為試燈輸入：當 =0時，/=1時，若七段均完好，顯示字形是“8”，該輸入端常用于檢查74LS48顯示器的好壞; 當 =1時，譯碼

18、器方可進行譯碼顯示。用來動態(tài)滅零，當 =1時， 且=0，輸入A3A2A1A0=0000時，則/=0使數字符的各段熄滅； /為滅燈輸入/滅燈輸出，當 =0時不管輸入如何, 數碼管不顯示數字；/ 為控制低位滅零信號,當=1時, 說明本位處于顯示狀態(tài);若 =0, 且低位為零, 則低位零被滅。3.2.2 RS觸發(fā)器1. 保持狀態(tài)。當輸入端接入=1的電平時，如果基本SR觸發(fā)器現態(tài)=1、=0，則觸發(fā)器次態(tài)=1、=0；若基本SR觸發(fā)器的現態(tài)=0、=1，則觸發(fā)器次態(tài)=0、=1。即=1時，觸發(fā)器保持原狀態(tài)不變。2. 置0狀態(tài)。當=1，=0時，如果基本SR觸發(fā)器現態(tài)為=1、=0，因=0，會使=1，而=1與=1共同

19、作用使端翻轉為0；如果基本SR觸發(fā)器現態(tài)為=0、=1，同理會使=0，=1。只要輸入信號=1，=0，無論基本SR觸發(fā)器的輸出現態(tài)如何，均會使輸出次態(tài)置為0態(tài)。3. 置1狀態(tài)。當=0、=1時，如果觸發(fā)器現態(tài)為=0、=1，因=0，會使G1的輸出端次態(tài)翻轉為1，而=1和=1共同使G2的輸出端=0；同理當=1、=0，也會使觸發(fā)器的次態(tài)輸出為=1、=0；只要=0、=1，無論觸發(fā)器現態(tài)如何，均會將觸發(fā)器置1。4. 不定狀態(tài)。當=0時，無論觸發(fā)器的原狀態(tài)如何，均會使=1，=1。當脈沖去掉后，和同時恢復高電平后，觸發(fā)器的新狀態(tài)要看G1 和G2兩個門翻轉速度快慢，所以稱=0是不定狀態(tài)，在實際電路中要避免此狀態(tài)出現

20、?；綬S觸發(fā)器的邏輯圖、邏輯符號和波形圖如圖7-9所示。 8 邏輯符號 9 波形圖7邏輯圖 &&Q QG1G2 R SS R R S QQ R SQ置0置1保持輸 入輸 出1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X01111111100100111111111101圖10RS基本觸發(fā)器74LS148的真值表4LS148的輸入端和輸出端低電平有效。是輸入信號，為三位二進制編碼輸出信號，1時，編碼

21、器禁止編碼，當0時，允許編碼。是技能輸出端，只有在0，而均無編碼輸入信號時為0。為優(yōu)先編碼輸出端，在0而的其中之一有信號時，0。各輸入端的優(yōu)先順序為：級別最高，級別最低。如果0（有信號），則其它輸入端即使有輸入信號，均不起作用，此時輸出只按編碼，000。優(yōu)先編碼被廣泛用于計算機控制系統中，當有多個外設申請中斷時，優(yōu)先編碼器總是給優(yōu)先級別高的設備先編碼。3.2.3 74LS148優(yōu)先編碼器 74LS148是一個8線-3線優(yōu)先級編碼器。它允許多個輸入信號同時有效，但只對一個優(yōu)先級最高的輸入信號進行編碼。圖（4）所示為其的引腳排列圖和邏輯功能示意圖。圖11 74LS148邏輯功能示意 圖12 74L

22、S148真值表 YEX=1時，則不論輸入 I0I7八個端為何種狀態(tài)，Y2Y1Y0 都為高電平，且ST=1，YS=1（此時編碼器處于不工作狀態(tài)） YEX=0時，a. I0I7均為高電平，YS=1時Y2Y1Y0=111為非編碼輸出（工作，但無有效輸入請求）。這種情況ST=0，此時它可與另一片同樣的器件的EI連接，以便組成更多輸入端的優(yōu)先編碼器。 只有I0=0（優(yōu)先級別最低位有低電平輸入時）YS=0，Y2Y1Y0=111為編碼輸出。 允許同時在幾個輸入端有輸入信號，編碼器按輸入信號排定的優(yōu)先順序，只對同時輸入的幾個信號中優(yōu)先權最高的一個進行編碼。 在優(yōu)先編碼器電路中，允許同時輸入兩個以上編碼信號。不

23、過在設計優(yōu)先編碼器時，已經將所有的輸入信號按優(yōu)先順序排了隊。在同時存在兩個或兩個以上輸入信號時，優(yōu)先編碼器只按優(yōu)先級高的輸入信號編碼，優(yōu)先級低的信號則不起作用。3.2.4 74LS129 十進制可逆同步計數器1) 統計輸入脈沖個數的功能稱為計數，具有計數功能的電路稱為計數器。按觸發(fā)方式分，計數器有異步和同步兩種；按計數容量分，計數器有二進制計數器和非二進制計數器兩種；按計數增減趨勢分，有加法計數器、減法計數器和既能加法又能減法的可逆計數器三種。計數器74LS192屬于十進制可逆同步計數器。2) 十進制可逆同步計數器74LS192，它具有雙時鐘輸入，并具有清除和置數等功能，在八路數字搶答器的定時

24、電路中，可預置時間的電路選用74LS192進行設計，定時電路中用到兩塊74LS192實現減法計數。3) 計數器74LS192有兩個計數脈沖輸入端UCP和DCP,當UCP有脈沖輸入時做加法計數，當DCP有脈沖輸入時做減法計數。計數器74LS192是靠時鐘脈沖來控制計數器的加減計數，在八路數字搶答器中，計數器74LS192在定時電路中做減法計數。4) 計數器74LS192的引腳排列和邏輯符號如下圖所示，圖中：PL為置數輸入端，UCP為減計數輸入端，DCP為減計數輸入端，UTC為非同步進位輸出端，DTC為非同步借位輸出端，P0、P1、P2、P3為計數器輸入端，MR為清除端，Q0Q1Q2Q3為數據輸出

25、端。圖13 74LS192引腳排列和邏輯符號圖14 74LS192真值表CP為加計數時鐘輸入端，DCP為減計數時鐘輸入；LD為預置輸入控制端，異步預置； CR為復位輸入端，高電平有效，異步清除；CO為進位輸出：1001狀態(tài)后負脈沖輸出； BO為借位輸出：0000狀態(tài)后負脈沖輸出端。圖15 74LS129時序圖3.2.5 555定時器 1) 555定時器是一種廣泛應用的中規(guī)模集成電路，根據其內部組成的不同，可分為雙極型（如NE555）和CMOS型（C755）兩類。兩種類型的定時器各有所長。雙極型定時器具有較大的驅動能力，其輸出電流可達200mA,可直接驅動發(fā)光二極管、揚聲器、繼電器等負載而CMO

26、S型定時器的輸入阻抗高、功率低。故在搶答電路中選用NE555定時器。圖16 555定時器內部結構 它含有兩個電壓比較器，一個基本RS觸發(fā)器，一個放電開關T，比較器的參考電壓由 三只5K的電阻器構成分壓，它們分別使高電平比較器C1同相比較端和低電平比較器C2的反相輸入端的參考電平為2/3Vcc和1/3Vcc 。C1和C2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關狀態(tài)。當輸入信號輸入并超過2/3Vcc 時，觸發(fā)器復位，555的輸出端3腳輸出低電平，同時放電，開關管導通；當輸入信號自2腳輸入并低于1/3Vcc 時，觸發(fā)器置位，555的3腳輸出高電 平，同時放電，開關管截止。 D是復位端，當其為0時，55

27、5輸出低電平。平時該端開路或接Vcc。 Vco是控制電壓端（5腳），平時輸出2/3Vcc 作為比較器A1的參考電平，當5腳外接一個 輸入電壓，即改變了比較器的參考電平，從而實現對輸出的另一種控制，在不接外加電壓時，通常接一個0.01uF的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。 T為放電管，當T導通時，將給接于腳7的電容器提供低阻放電電路。 555電路的引腳功能：圖17 555定時器功能表3.3各模塊設計方案及原理說明3.3.1搶答電路 圖18搶答電路仿真 此部分電路主要完成的功能是實現8路選手搶答并進行鎖存，同時有相應發(fā)光二極管點亮和數碼顯示。使用優(yōu)先編碼器 74LS

28、148 和鎖存器 74LS297 來完成。該電路主要完成兩個功能：一是分辨出選手按鍵的先后，并鎖存優(yōu)先搶答者的編號，同時譯碼顯示電路顯示編號（顯示電路采用七段數字數碼顯示管）；二是禁止其他選手按鍵，其按鍵操作無效。工作過程：開關S 置于"清除"端時，RS 觸發(fā)器的 R、S 端均為0，4 個觸發(fā)器輸出置0，使74LS148 的優(yōu)先編碼工作標志端 0，使之處于工作狀態(tài)。當開關S 置于"開始"時，搶答器處于等待工作狀態(tài)，當有選手將搶答按鍵按下時（如按下S5），74LS148 的輸出經RS 鎖存后，CTR=1,RBO =1, 七段顯示電路74LS48 處于工作狀

29、態(tài)，4Q3Q2Q=101,經譯碼顯示為“5”。此外，CTR 1，使74LS148 優(yōu)先編碼工作標志端，處于禁止狀態(tài)，封鎖其他按鍵的輸入。當按鍵松開即按下時，74LS148 的 此時由于仍為CTR1，使優(yōu)先編碼工作標志端1， 5 所以74LS148 仍處于禁止狀態(tài)，確保不會出二次按鍵時輸入信號，保證了搶答者的優(yōu)先性。只要有一組選手先按下搶答器，就會將編碼器鎖死，不再對其他組進行編碼。通過74LS48譯碼器使搶答組別數字顯示0-7。如有再次搶答需由主持人將S 開關重新置“清除”然后再進行下一輪搶答。3.3.2倒計時電路圖19倒計時仿真電路該部分主要由555 定時器秒脈沖產生電路、十進制同步加減計數

30、器74LS192 減法計數電路、74LS48 譯碼電路和 2 個 7 段數碼管即相關電路組成。完成的功能是當主持人按下開始搶答按鈕后，進行30s倒計時，到0s時倒計時指示燈亮。當有人搶答時，計時停止。兩塊74LS192 實現減法計數，通過譯碼電路 74LS48 顯示到數碼管上，其時鐘信號由時鐘產生電路提供。74LS192 的預置數控制端實現預置數30s，計數器的時鐘脈沖由秒脈沖電路提供。按鍵彈起后，計數器開始減法計數工作，并將時間顯示在共陰極七段數碼顯示管上，當有人搶答時，停止計數并顯示此時的倒計時時間；如果沒有人搶答，且倒計時時間到時， 輸出低電平到時序控制電路，控制報警電路報警，同時以后選

31、手搶答無效。3.3.3蜂鳴器報警電路B端A端圖20蜂鳴器報警電路仿真 當主持人按下競答開始鍵報警模塊會報警一次，當搶答選手按下搶答鍵報警模塊也會報警一次。 具體原理： 當裁判處在“清除狀態(tài)”時，A端處于一個高電平端，Q2三極管處于導通狀態(tài)，Q1三極管處于截止狀態(tài)，使蜂鳴器不能工作，極性電容C3開始充電，之后極性電容C3兩端具有一定的電壓；當裁判將開關扳到“可以搶答”時，A端變成低電平，Q2三極管處于截止狀態(tài)，Q1三極管導通，極性電容C3開始對負載蜂鳴器放點，蜂鳴器開始工作，當電容放點完成后，蜂鳴器結束工作。蜂鳴器在當主持人按下競答按鍵后，只響一次。 當選手沒有搶答時，B端處于一個高電平端，Q3

32、三極管處于導通狀態(tài)，Q1三極管處于截止狀態(tài)，使蜂鳴器不能工作，極性電容C4開始充電，之后極性電容C4兩端具有一定的電壓；當裁判將開關扳到“可以搶答”時，B端變成低電平，Q3三極管處于截止狀態(tài)，Q4三極管導通，極性電容C4開始對負載蜂鳴器放點，蜂鳴器開始工作，當電容放點完成后，蜂鳴器結束工作。蜂鳴器在當主持人按下競答按鍵后，只響一次。4電路仿真4.1搶答電路仿真圖21搶答電路仿真當第6路搶答器搶答后的顯示，同時發(fā)光二極管指示燈發(fā)光，同時蜂鳴器會響起。這時的B端的電勢變化圖為：圖22當主持人按下競答開始鍵和當搶答選手按下搶答鍵時，A端和B端的電壓變化圖23計時器仿真電路5實驗結果分析 1,當裁判把

33、開關處于“清除”狀態(tài)時，選手搶答，不會有任何反應。但是計時器可以在這個狀態(tài)下進行時間的設定，時間設定為“00”到“99”，時間設定好，指示燈會亮。 2，當裁判把開關處于“搶答”狀態(tài)時會有報警器進行提醒，選手可以進行搶答，若有選手搶答成功后，顯示器顯示選手的代表號碼，并會有報警提示，這時計時器停止計時。若選手沒在設定時間內搶答，計時器指示燈滅，選手不能再搶答。實物：圖24 搶答器實物圖25計時器電路實物圖6收獲、體會和建議通過研究并在設計后發(fā)現，采用數字電路技術設計的搶答器與目前常用的搶答器相比，首先，電路連接簡單，因為大多數功能單元都能通過數字電路完成，第二，工作性能可靠，抗千擾能力優(yōu)于目前搶

34、答器。所以本研究是一個實用的工程設計，具有創(chuàng)新性。搶答器是一種應用非常廣泛的設備，在各種競賽、搶答場合中，它能迅速、客觀地分辨出最先獲得發(fā)言權的選手。早期的搶答器只由幾個三極管、可控硅、發(fā)光管等組成，能通過發(fā)光管的指示辯認出選手號碼?，F在大多數搶答器均使用單片機或數字集成電路，并增加了許多新功能，如選手號碼顯示、搶按前或搶按后的計時、選手得分顯示等功能。搶答器作為一種電子產品，早已廣泛應用于各種智力和知識競賽場合，但目前所使用的搶答器有的電路較復雜不便于制作,可靠性低，實現起來很困難；有的則用一些專用的集成塊 ,而專用集成塊的購買又很困難。而我所設計的多功能搶答器簡易邏輯數字搶答器具有電路簡單

35、，元件普通 ,易于購買等優(yōu)點,很好地解決了制作者制作困難和難于購買的問題。在國內外已經開始了普遍的應用。轉眼間兩周數字電子課程設計轉眼就結束了，通過這次課程設計，我學會了許多課本上學不到的東西，同時也加強了我的動手、思考和解決問題的能力，受益匪淺。為了弄懂74LS系列芯片的功能，我從圖書館里借來了好幾本書，同時也在網上找了資料再到邏輯功能，經過一番努力終于解決啦，還有其它的芯片的功能也要慢慢的去琢磨。而在課程設計過程中，我覺得是對課本知識的鞏固和加強，由于課本上的知識太多，同時平時課間又沒有好好的運用額理解個個元件的功能，而且考試的內容有限，所以在這次課程設計過程中，我們了解很多元件的功能，對其在電路中的使用有更多的認識。從前的學習過程過于浮淺，只是流于表面的理解，而現在要做課程設計，就不得不要求我們對所用到的知識有更深層次的理解。因為課程設計的內容比及書本中的理論知識而言，更接近于現實生活，而理論到實踐的轉化往往是一個艱難的過程，它猶如一只攔路虎，橫更在我們的面前。但是我們毫不畏懼，因為我們相信我們能行。前幾天的主要任務是設計和仿真出主