高精度導(dǎo)航系統(tǒng)中的低相位噪聲、低雜散鎖相環(huán)頻率合成器

1、高精度導(dǎo)航系統(tǒng)中的低相位噪聲、低雜散鎖相環(huán)頻率合成器李森1，江金龍2,3，周細(xì)鳳1，劉江華11理學(xué)院,武漢大學(xué),中國 武漢,4300722.測繪科學(xué)技術(shù)研究中心,武漢大學(xué),中國武漢,4300723.蘇州研究所,武漢大學(xué),中國蘇州,215123摘要: 低相位噪聲、低雜散鎖相環(huán)頻率合成器被用在全球?qū)Ш较到y(tǒng)的想法已經(jīng)被提出了.為了得到一個小的雜散,頻率監(jiān)測器的對稱結(jié)構(gòu)產(chǎn)生四個控制信號,同時可以到達(dá)電荷泵,并且可以實現(xiàn)一種改進的CP最小化電荷共享和電荷注入和使電流匹配.此外, 可編程的相位頻率監(jiān)測器可控制延遲,所以電荷泵的死區(qū)可以消除. 電壓控制振蕩器的輸出頻率可以精確地不斷調(diào)整,通過使用一個可編程L

2、C-TANK. 通過調(diào)節(jié)適當(dāng)?shù)慕饘傺趸锇雽?dǎo)體大小可以降低壓控振蕩器的相位噪聲.計劃的鎖相環(huán)頻率合成器是在18的混合信號cmos工藝中被制造出來.在頻率為時測量的相位噪聲距離中心頻率的偏移量為,參考雜散是.關(guān)鍵字:鎖相環(huán)頻率合成器;相位噪聲;雜散; 相位頻率監(jiān)測器;電荷泵;電壓控制振蕩器DOI: 10.1088/1674-4926/35/1/015004EEACC: 25701 介紹高精度導(dǎo)航系統(tǒng)接收器,在現(xiàn)代社會便攜式數(shù)字視頻廣播設(shè)備和通信系統(tǒng)發(fā)揮了重要作用. 鎖相環(huán)頻率合成器是這些儀器的一個關(guān)鍵的部分, 而且它的屬性和行為對系統(tǒng)的性能有很大的影響. 雜散和相位噪聲是鎖相環(huán)頻率合成器的兩個關(guān)

3、鍵性能指標(biāo).所以,帶有低噪聲和小雜散的鎖相環(huán)頻率合成器的設(shè)計和實現(xiàn)對于設(shè)計者來說是一項有挑戰(zhàn)性的困難工作.為了實現(xiàn)鎖相環(huán)頻率合成器的低相位噪聲和低水平雜散,許多方法都被曾經(jīng)被提出來,然而,這些方法并不能避免相位噪聲和雜散二者在設(shè)計中的權(quán)衡.更重要的是電路結(jié)構(gòu)很難理解并且很復(fù)雜.為了減少不理想因素并且提升性能,這篇論文聚焦的是鎖相環(huán)頻率合成器的新結(jié)構(gòu).一個新的相位頻率監(jiān)測器被設(shè)計出以提供四個控制信號和消除死區(qū).電荷泵以一種新的方式實現(xiàn)來獲得一個匹配的電流,并且最小化小雜散下的電荷共享與電荷注入.通過使用一個可編程時鐘,電壓控制振蕩器的輸出頻率可以精確不斷調(diào)整.另一方面,電壓控制振蕩器由于使用適當(dāng)

4、的MOS器件的大小有著低相位噪聲.文章的其他章節(jié)的布局如下:第二章節(jié)介紹了鎖相環(huán)頻率合成器的結(jié)構(gòu). 頻率合成器電路的所有塊的細(xì)節(jié)在第三節(jié)設(shè)計.然后,第四節(jié)介紹了模擬和測量實驗獲得的結(jié)果.最后,第五節(jié)對于所有的工作做了總結(jié).2 鎖相環(huán)頻率合成器的結(jié)構(gòu)鎖相環(huán)頻率合成器的一般結(jié)構(gòu)在圖1中被展示出來.這里有五個主要的模塊: 頻率監(jiān)測器;電荷泵;低通濾波器,電壓控制振蕩器,分頻器.鎖相環(huán)頻率合成器檢測參考時鐘和反饋時鐘之間的相位和頻率差異.根據(jù)差異,頻率監(jiān)測器產(chǎn)生向上和向下的開關(guān)脈沖.電荷泵的輸出電流由向上和向下的脈沖給低通濾波器的電容充放電來實現(xiàn)開關(guān)的關(guān)斷和導(dǎo)通,并且電容的輸出電壓是電壓控制振蕩器的控

5、制信號。電壓控制振蕩器的輸出電壓在分頻器分頻之后被輸送回頻率監(jiān)測器。圖1鎖相環(huán)頻率合成器的簡化結(jié)構(gòu)許多不同的方法都被采用來實現(xiàn)鎖相環(huán)頻率合成器的電路模塊部分。圖2展示了一個典型的鎖相環(huán)頻率合成器的線性模型。圖2鎖相環(huán)頻率合成器的線性模式正如在圖2中展示的，相位頻率監(jiān)測器擁有的增益，低通濾波器有著的傳輸函數(shù)，電壓控制振蕩器有的增益。所以，總的開環(huán)增益可以表示為在這篇文章中，參考信號有一個芯片外的石英振蕩器產(chǎn)生頻率為。為了減小芯片的面積，低通濾波器構(gòu)建在芯片外的其他元件中。分頻器的分頻率為96。3 具體電路的描述3.1相位頻率監(jiān)測器和電荷泵中的非理想結(jié)果在電路的實踐試驗中，MOS開關(guān)和其他元器件帶

6、來了電荷注入、電荷共享和其他影響。這些不理想的行為造成了一個參考雜散，大概的數(shù)值為 N是分頻器的分頻系數(shù)。是環(huán)路帶寬，是低通濾波器的零點頻率.是相位誤差,計算式為 ,式子中是電荷泵的輸出電流,是泄漏電流.是參考周期時間.是相位頻率監(jiān)測器的開啟時間.和分別是失調(diào)電流和分別時間差.方程(2)展示了雜散可以被降低通過減小,或等自變量.在本文中,只有被調(diào)節(jié)來滿足條件.方程(3)中的可以被忽略,因為。由芯片外的石英振蕩器控制.所以通過最小化,和選擇合適的減小雜散等方法可實現(xiàn)的動態(tài)調(diào)節(jié)。和是電荷泵里的不理想因素,然而和是相位頻率監(jiān)測器的不完全效果.所以本文只是簡要的介紹相位頻率監(jiān)測器.3.2頻率相位檢測器

7、頻率相位監(jiān)測器可以迅速和有效地檢測兩個輸入信號的相位差.電路架構(gòu)在圖3中被給出. D型觸發(fā)器觸發(fā)邊緣(DFF)有著一個真正的信號相位時鐘(TSPC)結(jié)構(gòu),由比其他D觸發(fā)器更少的三極管組成,減小芯片的面積.另外的,它沒有靜態(tài)功耗,而且動態(tài)功耗非常低.3.2.1最優(yōu)化為了減小，一個完全對稱的結(jié)構(gòu)被提出展示在圖3中。虛線內(nèi)的電路是兩相非重疊時鐘。因為XOR2被用來當(dāng)做傳輸門，而且有著和XOR1（XOR4）完全統(tǒng)一的結(jié)構(gòu)，信號能夠同時到達(dá)NAND1和NAND2(NAND3和NAND4)。因此被優(yōu)化到可以忽略的等級。3.2.2最優(yōu)化在確保電壓泵可以在一個小相位差的雜散下開啟來避免死區(qū)的情況下,應(yīng)該被優(yōu)化

8、到盡可能低的水平.所以是和死區(qū)這兩個因素權(quán)衡后決定的.在圖4給出的,Q1-Q8由時間的延遲來控制開啟關(guān)斷.Q9-Q16是理想的MOS電容.在圖一中被闡述出來的,通過改變控制信號可以實現(xiàn)四種不同的時間延遲.因此,合適的可以選擇出來,在權(quán)衡和死區(qū)的情況下.3.3電荷泵是一個和功耗之間的折衷。此外, 是由電流不匹配,電荷共享和電荷泵的電荷注入引起的。所以在電荷泵的設(shè)計過程中這三個關(guān)鍵因素需要考慮。如圖5所示,該電荷泵包含三個部分:一個偏置電流,漲落電路、可控的漲落電路。過濾器是用來將轉(zhuǎn)化為電壓控制振蕩器的輸入電壓?？刂菩盘栐趫D5中展示出來.偏置電流采用了一個基本的級聯(lián)結(jié)構(gòu)以保證電流匹配。為了減少大型

9、結(jié)構(gòu)產(chǎn)生的噪音,Mp3-Mn6 MOS電容器各自被連接到偏置電流的輸出終端。當(dāng)電流流過,混合噪聲可以被過濾掉.在漲落電路中,Mp5( Mn7) 是一個開關(guān)。與傳統(tǒng)結(jié)構(gòu)相比,不同之處在于由Mp7-Mn10 MOS電容器組成的陣列被添加了。如果這些電容器沒被使用, 由于當(dāng)Mp5是關(guān)閉時源極漏極之間的寄生電容,漏極末端Mp5的電壓將提升到VDD,導(dǎo)致電荷共享。通過連接Mp7的一端到 Mp5的漏極和UP的另一端,Mp5的寄生電容和電容Mp7在 VDD和UP之間串聯(lián)連接。結(jié)果,漏極電壓被箝位在比VDD較低的電壓,減少電荷共享。此外,當(dāng)開關(guān)關(guān)閉時,電容器可以快速消耗溝道電荷來解決電荷注入這個問題。進一步抑

10、制雜散和噪聲可以通過在VDD和UP之間連接Mp8。泵送的兩個部分具有相同的工作原理?？刂齐娐泛捅秒娐肥强删幊痰母鶕?jù)開關(guān)信號控制的Cp < 0 >和Cp < 1 >。然而Mp11和Mp15必須在一個周期內(nèi)被開啟關(guān)斷，導(dǎo)致電荷共享與電荷注入。為了解決這個問題，Mp10和Mp11被使用。工作支路通過改變Cp<0>和 Cp<1>來決定，并且每個支路的電流都由設(shè)定Mp12和Mn13的W/L值來決定。低通濾波器可以把CP的輸出電流轉(zhuǎn)換成VCO的輸入電壓。R1與C2串聯(lián)連接來穩(wěn)定零點。C1用來減少紋波。從上面的分析可以看出,新結(jié)構(gòu)的PFD和CP能有效降低雜散。

11、低相位噪聲主要出現(xiàn)在VCO的設(shè)計中。 3.4VCO為了降低相位噪聲,大多數(shù)報道科技專注于采用大量組件的新結(jié)構(gòu)。然而,多個組件可能會導(dǎo)致更大的面積和更復(fù)雜的結(jié)構(gòu)。所以本文試圖改變設(shè)備降低相位噪聲的大小。特征頻率f t和門傳動 的關(guān)系函數(shù)可以由方程式(4)和(5)給出,分別為 可以看出和 增加當(dāng)W減少時。然而相位噪聲與和是成反比的。所以可以推導(dǎo)出當(dāng)W小的時候，相位噪聲減少。近似的，將NMOS的寬度從200減到20 總相位噪聲降低20分貝.此外，一個大的漏極電流也可以減少相位噪聲。電壓控制振蕩器采用圖6中的結(jié)構(gòu)。它包含四個部分：負(fù)阻電路，一個LC-TANK，一個電流偏置電路和一個緩沖電路。LC-TA

12、NK的詳細(xì)電路圖在虛線中展示出。一對交叉耦合有著很小的W/L值得MOS晶體管(MP1,MP2,MN1和MN2)被用作負(fù)阻來補償LC-TANK的損失。LC-TANK包含一個中心抽頭電感器和一個由4bit開關(guān)控制的電容陣列 。LC諧振頻率為 , 因此，頻率粗調(diào)控制是通過切換LC-TANK中的電容器陣列。此外，和 使頻率能準(zhǔn)確連續(xù)調(diào)整。為了減少功耗，K0被加在VDD和MP6的柵極之間。各種VCO的核心電流可以通過改變K3:0實現(xiàn)。因此,輸出電壓幅值的VCO可以修改。此外,相位噪聲和頻率偏差的惡化造成的PVT(過程、電壓和溫度)的變化可以最小化。所有開關(guān)K(7:0)通過大比率W/L的PMOS降低相位噪

13、聲。此外,為了減少VCO的聲音,C5、C6被添加到濾出PMOS晶體管和電源供應(yīng)。3.5其它構(gòu)件正如在圖7中給出的，分頻器的分頻比率為96。它包含一個高速二節(jié)分頻器，一個高速三節(jié)分頻器，和四個異步二節(jié)分頻器。在圖8中展示的，高速分頻器通過電流型邏輯(CML)結(jié)構(gòu)實現(xiàn)。因為CML結(jié)構(gòu)包括一個固定尾電流源和一個較小的輸入和輸出,這是更適合高頻應(yīng)用。此外,噪聲可以低于單端由于其微分結(jié)構(gòu)。4. 模擬和測量的鎖相環(huán)頻率合成器提出的鎖相環(huán)頻率合成器的是0.18 混合信號CMOS制作工藝，1.8V的電壓。芯片的總面積是1.2*0.9 .圖9展示了鎖相環(huán)頻率合成器的顯微鏡下的成像。這是利用Cadence Spe

14、ctre模擬和使用一個RSA3408A頻譜分析儀測量得到的。在常規(guī)工作環(huán)境下，VCO和分頻器的工作電流分別是2.3 和1。鎖相環(huán)頻率合成器的其他組件在1.8V工作電壓的情況下工作電流為0.7,所以整個鎖相環(huán)頻率合成器的功率為7.2 .圖11（a）顯示兩個單元的模擬延遲時間延遲，圖11(b)顯示了圖11（a）200 ns附近的放大圖。從11(b)和10(b)可以看出調(diào)整區(qū)間從1到5ns,每個單元延遲大約是0.6 ns。其次,充電泵和濾波器的仿真特性如圖12所示。第二部分的充電開關(guān)和放電開關(guān)都打開。請注意,濾波器的輸出電壓是一個平坦的線條，說明充電電流等于放電電流，所以約等于0. 此外,第一節(jié)的充

15、電過程和第三節(jié)中的放電過程中的斜率是常量。事實說明,電荷泵具有良好的匹配特征，不理想的因素對電荷泵幾乎沒有影響。 然后,模擬輸出的VCO除以2如圖13所示。注意1.45 -1.63 GHz頻段是在曲線的線性區(qū)域而且直線的斜率不是很大。低相位噪聲是由于小的 。鎖相環(huán)頻率合成器主要是為GNSS L1-band設(shè)計,所以頻段滿足該需求的范圍。最后,圖14顯示了測量輸出信號的頻譜在1.571 GHz處于鎖定狀態(tài)。圖15(a)表明,中心頻率為1.571 GHz，測量相位噪聲是-127.65 dBc /Hz當(dāng)偏離中心頻率1 MHz時。圖15(b)表明,模擬相位噪聲為-129.32 dBc /Hz當(dāng)偏離中心頻率1 MHz時。它們之間的差異主要來自于電容的寄生現(xiàn)象和溫度的變化。圖16顯示鎖相環(huán)頻率合成器輸出信號的雜散。所有這些模擬和測量結(jié)果表明,該電路對于有較低的相位噪聲和雜散的鎖相環(huán)頻率合成器是一個很好的選擇。該鎖相環(huán)頻率合成器和其他同類儀器之間的性能比較在表3中。 5.總結(jié)一個高精度導(dǎo)航系統(tǒng)的低相位噪聲、低雜散鎖相環(huán)頻率合成器在本文中被展示出來。一些新的電路架構(gòu)被采用來改善鎖相環(huán)頻率合成器的性能。首先,PFD有新的架構(gòu)來創(chuàng)建四個信號，可以更好地控制電荷泵和消除。和死區(qū)之間的權(quán)衡可以通過使用可編程延遲單元達(dá)到。第二,電荷共享和電荷注入一直在抑制電荷泵并以此