數(shù)字電子技術(shù)試卷及答案

1、姓名： _ _ 班級： _ 考號： _ 成績： _本試卷共 6 頁，滿分100 分；考試時間：90 分鐘；考試方式：閉卷題 號一二三四（ 1） 四（ 2） 四（ 3） 四（ 4）總 分得 分一、填空題（每空1 分，共 20分）1. 有一數(shù)碼，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)（） ，作為 8421bcd碼時，它相當(dāng)于十進(jìn)制數(shù)（） 。2. 三態(tài)門電路的輸出有高電平、低電平和（）3 種狀態(tài)。3ttl 與非門多余的輸入端應(yīng)接（） 。4ttl 集成 jk 觸發(fā)器正常工作時，其dr和ds端應(yīng)接（）電平。5. 已知某函數(shù)dcabdcabf，該函數(shù)的反函數(shù)f=（） 。6. 如果對鍵盤上108 個符號進(jìn)行二

2、進(jìn)制編碼，則至少要（）位二進(jìn)制數(shù)碼。7. 典型的 ttl 與非門電路使用的電路為電源電壓為（）v，其輸出高電平為（）v，輸出低電平為（）v， cmos電路的電源電壓為（） v 。8 74ls138 是3 線 8 線譯碼器，譯碼為輸出低電平有效，若輸入為a2a1a0=110 時，輸出01234567yyyyyyyy應(yīng)為（） 。9將一個包含有32768 個基本存儲單元的存儲電路設(shè)計16 位為一個字節(jié)的rom 。該rom有（）根地址線，有（）根數(shù)據(jù)讀出線。10. 兩片中規(guī)模集成電路10 進(jìn)制計數(shù)器串聯(lián)后，最大計數(shù)容量為（）位。11. 下圖所示電路中， y1（） ；y2（） ；y3（） 。12. 某計

3、數(shù)器的輸出波形如圖1 所示，該計數(shù)器是（）進(jìn)制計數(shù)器。13驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（）有效。二、單項選擇題（本大題共15 小題，每小題 2 分，共 30 分）（在每小題列出的四個備選項中只有一個是最符合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯選、多選或未選均無分。 ）1. 函數(shù) f(a,b,c)=ab+bc+ac的最小項表達(dá)式為( ) 。af(a,b,c)= m （0，2， 4） b. (a,b,c)= m （3，5，6，7）cf(a,b,c)= m （0，2， 3，4） d. f(a,b,c)=m （2， 4，6，7）28 線 3 線優(yōu)先編碼器的輸入為i0i7，當(dāng)優(yōu)先級別

4、最高的i7有效時，其輸出012yyy?的值是（） 。a111 b. 010 c. 000 d. 1013十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（）個。 a16 .2 c 4. 有一個左移移位寄存器，當(dāng)預(yù)先置入1011 后，其串行輸入固定接0，在 4 個移位脈沖cp作用下，四位數(shù)據(jù)的移位過程是（） 。 a. 00 b. 00 c. 11 d. 005已知74ls138 譯碼器的輸入三個使能端（e1=1， e2a = e2b=0）時，地址碼a2a1a0=011，則輸出 y7 y0是( ) 。a. b. 10111111 c. d. 6. 一只四輸入端或非門，使其輸出為1 的輸入變量取值組合有(

5、 )種。a15 b8 c7 d17. 隨機(jī)存取存儲器具有( )功能。a.讀 /寫 b.無讀 / 寫 c.只讀 d.只寫aby1y28n個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為( )的計數(shù)器。9某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量為( )a 八 b. 五 c. 四 d. 三10已知某觸發(fā)的特性表如下（a、b為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為( )。abqn+1說明00qn保持010置 0101置 111qn翻轉(zhuǎn)a qn+1a b. nn1nqaqaq c. nn1nqbqaq d. qn+1 b11 有一個 4 位的 d/a 轉(zhuǎn)換器， 設(shè)它的滿刻度輸出電壓為10v， 當(dāng)輸入數(shù)字量為110

6、1 時，輸出電壓為（）。a c. 函數(shù) f=ab+bc ，使 f=1的輸入 abc組合為 ( ) aabc=000 b abc=010 cabc=101 dabc=11013已知某電路的真值表如下，該電路的邏輯表達(dá)式為( )。acy b. abcy ccaby dccbyabcyabcy0000100000111011010011010111111114四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( )個有效狀態(tài)。 b. 6 c. 8 d. 16三、判斷說明題（本大題共2 小題，每小題5 分，共 10 分）（判斷下列各題正誤，正確的在題后括號內(nèi)打“”，錯誤的打“” 。 ）1、邏輯變量的取值，比大。（）2、

7、d/a 轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小（） 。3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8 個。 （）4、因為邏輯表達(dá)式a+b+ab=a+b 成立，所以ab=0成立。 （）5、利 用 反 饋 歸 零 法 獲 得 n 進(jìn) 制 計 數(shù) 器 時 ， 若 為 異 步 置 零 方 式 ， 則 狀 態(tài)sn 只是 短 暫 的 過 渡 狀 態(tài) ， 不 能 穩(wěn) 定 而 是 立 刻 變 為 0 狀 態(tài) 。 （）6在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（）7. 約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當(dāng)作1，也可當(dāng)作 0 。 （）8 時

8、序電路不含有記憶功能的器件。（）9 計數(shù)器除了能對輸入脈沖進(jìn)行計數(shù)，還能作為分頻器用。（）10優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼. （）四、綜合題（共 30 分）1對下列 z 函數(shù)要求：（ 1）列出真值表； （ 2）用卡諾圖化簡； （3）畫出化簡后的邏輯圖。 （8 分）z=cbacbaba?bc=0（）真值表（2 分） (2)卡諾圖化簡（ 2 分）000001010011100101110111(3) 表達(dá)式（2分）邏輯圖（ 2 分）2試用 3 線 8 線譯碼器74ls138和門電路實現(xiàn)下列函數(shù)。（8 分）z（a、b、c）=ab+ac 374ls161 是同步4 位二進(jìn)

9、制加法計數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計數(shù)器，并畫出其狀態(tài)圖。 （8 分）74ls161 邏輯功能表4觸發(fā)器電路如下圖所示，試根據(jù)cp及輸入波形畫出輸出端q1、q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“ 0”（ 6 分）。crldctpcttcpq3q2q1q001111011101010 0 0 0d3d2 d1d0q3q2q1q0q3q2q1q0加法計數(shù)stay7y5y6y4y3y2y1y0stcstba0a1a274ls138cr ld ctp ctt d3 d2 d1 d0q3 q2 q1 q0co74ls161cpcp&“1“1“1dcbadcab數(shù)字電子技術(shù)

10、a卷標(biāo)準(zhǔn)答案一、填空題（每空1 分，共 20 分）1. 147 ， 93 2. 高阻3 高電平或懸空 4高5. f= 6. 7 7. 5 ， ， 3 18 8 9 11 ，16 10. 100 11. y1a b； y2a b + a b ；y3a b13. 5 14低二、選擇題（共30 分，每題2 分）123456789101112131415accacaadbcadcdb三、判斷題（每題2 分，共 20 分）12345678910四、綜合題（共30 分，每題10 分）1解：（）真值表（2 分） (2)卡諾圖化簡（ 2 分） a b c z 0 0 0 0 0 0 1 1 0 1 0 1 0

11、 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1( 3 ) 表達(dá)式（ 2 分， ( 4 ) 邏輯圖（ 2 分） z=cbaba=ab+c bc=02 解： z（a、b、c） =ab+ac=ab(c+c)+ac（b+b）=abc+abc+abc+a bc= m1+ m3+ m6+ m7cpaq1q2=11zcba10bca010010111111stay5y6y4y3y2y1y0stba0a1a274ls138cba“ 1&z=7631mmmm?（4 分）（4 分）3解：1當(dāng) 74ls161 從 0000 開始順序計數(shù)到1010 時，與非門輸出“0” ，清零信號到來，

12、異步清零。（2分）2該電路構(gòu)成同步十進(jìn)制加法計數(shù)器。（2 分）3狀態(tài)圖（ 4 分）4q1、q2的波形各3 分。數(shù)字電子技術(shù)試卷姓名： _ _ 班級： _ 考號： _ 成績： _本試卷共 6 頁，滿分100 分；考試時間：90 分鐘；考試方式：閉卷題 號一二三四（ 1） 四（ 2）四（ 3） 四（ 4）總 分得 分一、填空題（每空1 分，共 20 分）1. 有一數(shù)碼，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)（） ，作為 8421bcd碼時，它相當(dāng)于十進(jìn)制數(shù)（） 。2. 三態(tài)門電路的輸出有高電平、低電平和（） 3 種狀態(tài)。3ttl與非門多余的輸入端應(yīng)接（） 。4ttl集成 jk 觸發(fā)器正常工作時，其d

13、r和ds端應(yīng)接（）電平。5. 已知某函數(shù)dcabdcabf，該函數(shù)的反函數(shù)f=（） 。6. 如果對鍵盤上108 個符號進(jìn)行二進(jìn)制編碼，則至少要（）位二進(jìn)制數(shù)碼。7. 典型的 ttl 與非門電路使用的電路為電源電壓為（）v，其輸出高電平為（）v，輸出低電平為（）v， cmos 電路的電源電壓為（） v 。874ls138 是 3 線 8 線譯碼器，譯碼為輸出低電平有效，若輸入為a2a1a0=110 時，輸出01234567yyyyyyyy應(yīng)為（） 。9將一個包含有32768 個基本存儲單元的存儲電路設(shè)計16 位為一個字節(jié)的rom 。該rom有（）根地址線，有（）根數(shù)據(jù)讀出線。10. 兩片中規(guī)模集

14、成電路10 進(jìn)制計數(shù)器串聯(lián)后，最大計數(shù)容量為（）位。11. 下圖所示電路中， y1（） ；y2（） ；y3（） 。12. 某計數(shù)器的輸出波形如圖1 所示，該計數(shù)器是（）進(jìn)制計數(shù)器。cr ld ctp ctt d3 d2 d1 d0q3 q2 q1 q0co74ls161cpcp&“1“1“ 10000000110011000101000110111001001010110010087654231910cpaq1q2aby1y213驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（）有效。二、單項選擇題（本大題共15 小題，每小題 2 分，共 30 分）（在每小題列出的四個備選項中只有一個是最符

15、合題目要求的，請將其代碼填寫在題后的括號內(nèi)。錯選、多選或未選均無分。 ）1. 函數(shù) f(a,b,c)=ab+bc+ac的最小項表達(dá)式為( ) 。af(a,b,c)= m （0，2，4） b. (a,b,c)=m （3，5，6，7）cf(a,b,c)= m （0，2，3，4） d. f(a,b,c)= m （2，4，6，7）28 線 3 線優(yōu)先編碼器的輸入為i0 i7，當(dāng)優(yōu)先級別最高的i7有效時，其輸出012yyy?的值是（） 。a111 b. 010 c. 000 d. 1013十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（）個。 a16 .2 c 4. 有一個左移移位寄存器，當(dāng)預(yù)先置入1011

16、 后，其串行輸入固定接0，在 4 個移位脈沖cp作用下，四位數(shù)據(jù)的移位過程是（） 。 a. 00 b. 00 c. 11 d. 005已知74ls138 譯碼器的輸入三個使能端（e1=1， e2a = e2b=0）時，地址碼a2a1a0=011，則輸出 y7 y0是( ) 。a. b. 10111111 c. d. 6. 一只四輸入端或非門，使其輸出為1 的輸入變量取值組合有( )種。a15 b 8 c7 d17. 隨機(jī)存取存儲器具有( )功能。a.讀/ 寫 b.無讀 / 寫 c.只讀 d.只寫8n個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進(jìn)制數(shù)）為( )的計數(shù)器。9某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計數(shù)的容量

17、為( )a 八 b. 五 c. 四 d. 三10已知某觸發(fā)的特性表如下（a、b為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為( )。abqn+1說明00qn保持010置 0101置 111qn翻轉(zhuǎn)a qn+1a b. nn1nqaqaq c. nn1nqbqaq d. qn+1 b11 有一個 4 位的 d/a 轉(zhuǎn)換器， 設(shè)它的滿刻度輸出電壓為10v，當(dāng)輸入數(shù)字量為1101 時，輸出電壓為（）。a c. 函數(shù) f=ab+bc ，使 f=1 的輸入 abc組合為 ( ) aabc=000 babc=010 cabc=101 dabc=11013已知某電路的真值表如下，該電路的邏輯表達(dá)式為( )。acy

18、 b. abcy ccaby dccbyabcyabcy0000100000111011010011010000010100111001011101110111111114四個觸發(fā)器組成的環(huán)行計數(shù)器最多有( )個有效狀態(tài)。 b. 6 c. 8 d. 16三、判斷說明題（本大題共2 小題，每小題5 分，共 10 分）（判斷下列各題正誤，正確的在題后括號內(nèi)打“”，錯誤的打“” 。 ）1、邏輯變量的取值，比大。（）2、d/a 轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越?。ǎ?。3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8 個。 （）4、因為邏輯表達(dá)式a+b+ab=a+b 成立，所以ab=0成

19、立。 （）5、利 用 反 饋 歸 零 法 獲 得n 進(jìn) 制 計 數(shù) 器 時 ， 若 為 異 步 置 零 方 式 ， 則 狀 態(tài)sn 只是 短 暫 的 過 渡 狀 態(tài) ， 不 能 穩(wěn) 定 而 是 立 刻 變 為0 狀 態(tài) 。 （）6在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號，語音信號不是數(shù)字信號。（）7. 約束項就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將約束項當(dāng)作1，也可當(dāng)作 0 。 （）8 時序電路不含有記憶功能的器件。（）9 計數(shù)器除了能對輸入脈沖進(jìn)行計數(shù)，還能作為分頻器用。（）10優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼. （）四、綜合題（共 30 分）1

20、對下列 z 函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡； （3）畫出化簡后的邏輯圖。 （8 分）z=cbacbaba?bc=0（）真值表（2 分） (2)卡諾圖化簡（2 分）(3) 表達(dá)式（ 2 分）邏輯圖（ 2 分）2試用 3 線 8 線譯碼器 74ls138 和門電路實現(xiàn)下列函數(shù)。（8 分）z（a、b、c）=ab+ac 374ls161 是同步4 位二進(jìn)制加法計數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計數(shù)器，并畫出其狀態(tài)圖。 （8 分）74ls161邏輯功能表stay7y5y6y4y3y2y1y0stcstba0a1a274ls138dcbadcab4觸發(fā)器電路如下圖所示，試根據(jù)

21、cp及輸入波形畫出輸出端q1、q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”（ 6 分）。數(shù)字電子技術(shù) a卷標(biāo)準(zhǔn)答案一、填空題（每空1 分，共 20 分）1. 147 ， 93 2. 高阻3 高電平或懸空 4高5. f= 6. 7 7. 5 ， ， 3 18 8 9 11 ，16 10. 100 11. y1a b； y2 a b + a b ；y3a b13. 5 14低二、選擇題（共30 分，每題2 分）crldctpcttcpq3q2q1q001111011101010 0 0 0d3d2 d1d0q3q2q1q0q3q2q1q0加法計數(shù)cpaq1q2cr ld ctp ctt d3 d2

22、 d1 d0q3 q2 q1 q0co74ls161cpcp&“1“1“112679101112131415acaabcadcdb三、判斷題（每題2 分，共 20 分）12345678910四、綜合題（共30 分，每題10 分）1解：（）真值表（2 分） (2)卡諾圖化簡（2 分） a b c z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1( 3 ) 表達(dá)式（ 2 分， ( 4 ) 邏輯圖（ 2 分） z=cbaba=a b+c bc=02 解： z（a、b、c）=ab+ac=ab(c+c)+ac（b+b）=a

23、bc+abc+abc+a bc= m1+ m3+ m6+ m7=7631mmmm?（ 4 分）（4 分）3解：1當(dāng) 74ls161從 0000 開始順序計數(shù)到1010 時，與非門輸出“0” ，清零信號到來，異步清零。（2 分）2該電路構(gòu)成同步十進(jìn)制加法計數(shù)器。（2 分）3狀態(tài)圖（ 4 分）4q1、q2的波形各 3 分。一、填空題：（每空 3 分，共 15 分）cr ld ctp ctt d3 d2 d1 d0q3 q2 q1 q0co74ls161cpcp&“1 “1“1=11zcba10bca010010111111stay4y3y2y1y0a0a1a274ls138cba&

24、z0000000110011000101000110111001001010110010087654231910cpaq1q21 邏輯函數(shù)有四種表示方法，它們分別是（真值表、） 、（邏輯圖式） 、（、 邏輯表達(dá)）和（卡諾圖） 。2將 2004 個“1”異或起來得到的結(jié)果是（） 。3由 555 定時器構(gòu)成的三種電路中，（）和（）是脈沖的整形電路。4ttl 器件輸入腳懸空相當(dāng)于輸入（）電平。5基本邏輯運(yùn)算有: （） 、 （）和（）運(yùn)算。6采用四位比較器對兩個四位數(shù)比較時，先比較（）位。7觸發(fā)器按動作特點可分為基本型、（） 、 （）和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用（） 觸發(fā)器9目前我們

25、所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（）電路和（）電路。10施密特觸發(fā)器有（）個穩(wěn)定狀態(tài). ，多諧振蕩器有（）個穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可分為、兩種；12兩二進(jìn)制數(shù)相加時，不考慮低位的進(jìn)位信號是（） 加器。13不僅考慮兩個_相加，而且還考慮來自_相加的運(yùn)算電路，稱為全加器。14時序邏輯電路的輸出不僅和_有關(guān)，而且還與_有關(guān)。15計數(shù)器按cp脈沖的輸入方式可分為_和_。16 觸發(fā)器根據(jù)邏輯功能的不同，可分為 _、 _、 _、 _、_等。17 根據(jù)不同需要，在集成計數(shù)器芯片的基礎(chǔ)上，通過采用_ 、 _、_等方法可以實現(xiàn)任意進(jìn)制的技術(shù)器。184. 一個 jk 觸發(fā)器有個穩(wěn)態(tài)，

26、它可存儲位二進(jìn)制數(shù)。19若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用電路。20 把 jk觸發(fā)器改成t 觸發(fā)器的方法是。21n個觸發(fā)器組成的計數(shù)器最多可以組成進(jìn)制的計數(shù)器。22基本 rs觸發(fā)器的約束條件是。23對于 jk 觸發(fā)器，若kj，則可完成 t 觸發(fā)器的邏輯功能；若kj，則可完成d 觸發(fā)器的邏輯功能。二數(shù)制轉(zhuǎn)換（5 分） ：1、 （）（）（）2、 （）（）（）3、 （）（）（）4、 （）原碼（）反碼=( )補(bǔ)碼5、 （）原碼（）反碼=( )補(bǔ)碼三函數(shù)化簡題： （5 分）1、 化簡等式y(tǒng)abcabcabccbacbaydcacbabadcy)(，給定約束條件為：2 用卡諾圖化簡函數(shù)為

27、最簡單的與或式（畫圖）。(0,2,8,10)ym四畫圖題：（5 分）1試畫出下列觸發(fā)器的輸出波形 ( 設(shè)觸發(fā)器的初態(tài)為0) 。 (12分) 1.2.3.2已知輸入信號x，y，z 的波形如圖3 所示，試畫出zyxyzxzyxxyzf的波形。圖 3 波形圖五分析題（30 分）1、分析如圖所示組合邏輯電路的功能。2試分析如圖3 所示的組合邏輯電路。 (15分)1）. 寫出輸出邏輯表達(dá)式；2）. 化為最簡與或式；3). 列出真值表；4). 說明邏輯功能。3. 七、分析如下時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖。 （）圖 4474161 組成的電路如題37 圖所

28、示，分析電路，并回答以下問題（1）畫出電路的狀態(tài)轉(zhuǎn)換圖（q3q2q1q0） ；（2）說出電路的功能。 （74161 的功能見表）a b cy & & & & 題 37 圖六設(shè)計題：（ 30 分）1要求用與非門設(shè)計一個三人表決用的組合邏輯電路圖，只要有2 票或 3 票同意，表決就通過（要求有真值表等） 。2. 試用 jk觸發(fā)器和門電路設(shè)計一個十三進(jìn)制的計數(shù)器, 并檢查設(shè)計的電路能否自啟動。(14 分)七（10 分）試說明如圖 5 所示的用 555 定時器構(gòu)成的電路功能，求出u t+ 、u t- 和 u t ，并畫出其輸出波形。（10 分）圖 5答案：一填空題1 真

29、值表、邏輯圖、邏輯表達(dá)式、卡諾圖；20；3施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器4高5與、或、非6最高7同步型、主從型；8積分型單穩(wěn)態(tài)9ttl 、 cmos ;10兩、 0 ；11功能擴(kuò)展電路、功能綜合電路；12半13本位（低位） ，低位進(jìn)位14該時刻輸入變量的取值，該時刻電路所處的狀態(tài)15同步計數(shù)器，異步計數(shù)器16rs觸發(fā)器，t 觸發(fā)器，jk 觸發(fā)器，t觸發(fā)器， d觸發(fā)器17反饋歸零法，預(yù)置數(shù)法，進(jìn)位輸出置最小數(shù)法18兩， 一19多諧振蕩器20j=k=t212n22rs=0二 數(shù)制轉(zhuǎn)換（） ：1、 （）（）（）2、（）（）（）3、 （）（）（）4、 （）原碼（）反碼=( )補(bǔ)碼5、 （）原碼（）反碼=( )補(bǔ)碼三化簡題：1、利用摩根定律證明公式反演律（摩根定律） ：2、畫出卡諾圖化簡得yacad四畫圖題：2五分析題20 分）11、寫出表達(dá)式2、畫出真值表3、當(dāng)輸入 a、b、c中有 2 個或 3個為 1 時，輸出 y 為 1，否則輸出y為 0。所以這個電路實際上是一種3 人表決用的組合電路：只要有2 票或 3 票同意，表決就通過。2（1）邏輯表達(dá)式cbaycbaaby21)(（2）最簡與或式：abccbacbacbaybcacaby21（3） 真值表aby1bcy2cay3cabcabya b