基于ADF4360-0的微波掃頻信號發(fā)生器設計(精編版)

1、基于 adf4360-0的微波掃頻信號發(fā)生器設計1、引言掃頻信號發(fā)生器能產生頻率隨時間作均勻變化、等幅的正弦信號作為被測網絡的測試信號1 。當?shù)确鶔哳l信號加于被測網絡或系統(tǒng)時,網絡或系統(tǒng)的輸出幅度將 按自身的幅頻特性變化。從而,能夠測出被測網絡或系統(tǒng)的幅 頻特性。傳統(tǒng)的掃頻信號源用分立元件實現(xiàn)。例如:在lc 振蕩器中采用壓控變容二極管、在rc振蕩器中采用壓 控電阻實現(xiàn)對振蕩頻率的控制。這類電路都存在控制精度低、 頻率穩(wěn)定性差的缺點。隨著集成壓控振蕩器(vco) 的出現(xiàn) , 窄帶掃頻信號源通常采用圖1 所示方案 2 。vco是電路中的核心器件,輸出方波信號 ,用低通濾波器 (lp) 提取其基波作

2、為所需正弦波掃頻信號。vco的輸出頻率由外部定時元 件 r 、c 控制 ,并由 d/a轉換器輸出的直流電壓進行小范圍調 整,單片機通過數(shù)字量控制d/a轉換器輸出的模擬電壓,實現(xiàn)對輸出頻率的控制。該電路的輸出頻率受vco定時元件的精度、熱穩(wěn)定性以及電源電壓穩(wěn)定性影響較大,即使可以通過反饋通道進行調整,也無法很好地保證輸出頻率的精度。除了精度達不到要求外，上面電路頻率只能達到k 數(shù)量級，很難滿足微波的要求。為了產生3ghz微波信號，本設計采用了adi公司的 adf4360-0芯片,并用 adi公司的 adspbf533平臺對其實施控制,最終用在某微波傳感器中。圖 1用壓控振蕩器vco實現(xiàn)的窄帶掃頻

3、信號發(fā)生器框圖2、adf4360-0芯片性能分析 3adf4360-0是一款高集成度 n 個合成器集成vco芯片，主要由數(shù)字鑒相器、 電荷泵、r 分頻器、 a, b計數(shù)器及雙模前置p/p+1分頻器等組成。 數(shù)字鑒相器對r 計數(shù)器與n 計數(shù)器的輸出信號進行相位比較， 得到一個誤差電壓。14bit可編程參考r 分頻器對外部晶振分頻后得到參考頻率。 該器件可以通過可編程6 位 a 計數(shù)器、13 位 b 計數(shù)器及雙模前置分頻器(p/p+1) 來共同完成主分頻比 n(n=bp+a)。因此,設計時只需外加環(huán)路濾波器,并選擇合適的參考值 ,即可獲得穩(wěn)定的頻率輸出,其輸出頻率為 :fo=fvco=n(fi/r

4、)(1式)式中,fi 為參考頻率 ,它可由高穩(wěn)定度晶體振蕩器提供。而其鑒相頻率 fr 為:fr=fi/r式(2)adf4360-0是美國 adi公司生產的高性能鎖相頻 率合成芯片 ,芯片內 vco可由數(shù)字信號控制， 這與傳統(tǒng)vco 用模擬信號控制不同，該器件的主要特點如下:(1) 該合成器的輸出頻率范圍為2400-2725mhz；并可選擇二分頻。選擇二分頻時 ,可輸出 1200-1365mhz的頻率信號；(2) 工作電壓為3-3.6v ；(3) 合成器的輸出信號的功率可控制范圍為 -13dbm - 6dbm ；(4) 可編程雙模前置分頻器的分頻比為16/17 、32/33(5) 能夠進行模擬和

5、數(shù)字等；(6) 芯片內部集成vco 。adf4360-0鎖定檢測；是一款雙模前置分頻型單環(huán)頻率合成器,該器件可在不改變頻 率分辨率的同時,有效地提高頻率合成器的輸出頻率。圖 2 所示是一個雙模前置型鎖相頻率合成器的工作原理方框圖4圖 2雙模前置型鎖相頻率合成器 結構原理圖在圖 2 所示的器件結構中,(p+1)/p為高速雙模前置分頻器 ,其分頻模數(shù)為p+1和 p,此外 ,系統(tǒng)中的 a 為脈沖吞咽可編程計數(shù)器；b 為主可編程計數(shù)器；mc為?？刂七壿嬰娐贰?雙模前置分頻器通常只有兩個計數(shù)工作模式,但工作時只要一個?？刂菩盘柧涂梢詫崿F(xiàn)簡單的換模計數(shù)工作, 而不需要采用類似可編程分頻器那樣復雜的預置操作

6、,因而其工作頻率可以做得像固定分頻器那樣高。事實上 ,雙模前置分頻器可以很好地解決固定前置分頻器提高輸出頻率f0 和降低頻率分辨率 f0的矛盾。 3、電路設計3.1設計要求 要求該信號發(fā)生器工作在2.4-2.7ghz的頻率范圍，在該頻 率范圍內電路輸出等幅信號，中心頻率為2.6ghz，電路總的輸出相位噪聲小于-100dbc/hz，電路相位輸出誤差小于15°。3.2 adf4360-0應用電路利用鎖相環(huán)頻率合成器設計的信號發(fā)生器能為后續(xù)電路提供良好的信號源。圖 3 所示是利用 adf460-0 芯片作為信號源的具體電路。 本電路用 adf4360-0 來產生 2.4g-2.7ghz 的

7、線性變化的微波信10mhz號。電路中的外部晶振為的高穩(wěn)定度有源晶體振蕩器。晶體振蕩器為adf4360-0提供參考頻率和時鐘。 由 dsp通過 spi串口控制adf4360-0芯片的鎖存器。使用時,晶振應接到 adf4360-0的參考時鐘輸入引腳clk_ref ，且其內部電荷泵輸出引腳cp (chargepump)與 vco輸出引腳vtune之間還應接入環(huán)路濾波電路。圖 3掃頻信號發(fā)生器電路原理圖圖 4三階環(huán)路濾波電路圖 4 是一個三階環(huán)路濾波電路,選擇fr=10mhz，r=2 ，所以頻率間隔fr/r為 5mhz 。這里的頻率間隔也就是鑒相器的鑒相頻率。鑒相頻率越高 ,頻率合成器的分頻數(shù)就越低

8、,則帶內相位噪聲就越少,但是可選的頻點也就 越少,設計時要將二者綜合考慮。同樣,開環(huán)帶寬的選擇需要 在雜散 (spur) 程度與鎖定時間(lock time)之間進行取舍。 在較小的回路帶寬情況下,雜散也較小 ,但是鎖定時間較慢。在較大的回路帶寬情況下,鎖定時間較快但雜散較高。事實上,在設計時 ,可以利用 adi公司提供的adisimpll工具計算出三階環(huán)路濾波器的元件參數(shù)如下:r1=1.13k，c1=534pf， c2=8.75nf， c3=269pf， r2=3k。 3.3電路的 pcb設計電路的 pcb設計同樣也很重要， 要注意以下幾點： 為了便于焊接，畫芯片封裝時，芯片引腳的焊盤要比實

9、際尺寸長 0.5mm,寬 0.05mm； 在射頻信號線、焊盤和芯片周圍應盡可能多添接地銅皮，并與主地相連。射頻信號線要盡可能的短； 為了減少時鐘信號的干擾，可以將時 鐘線進行包地處理； adf4360-0 射頻輸出線阻抗應為 50，減少信號反射。 3.4仿真結果使用 adisimpll 對該電路進行仿真。圖 5 是計算環(huán)路濾波器電阻電容參數(shù)時系統(tǒng)生成的原理圖，從圖上我們可以看到滿足我們設計的頻率要求時環(huán)路濾波器的器件參數(shù)。圖 5 環(huán)路濾波器參數(shù)仿真原理圖圖 6環(huán)路濾波器輸出相位誤差圖 6 是時域環(huán)路濾波器輸出相位誤差圖，從圖上我們可以看出大約在60 微秒后環(huán)路濾波器輸出相位誤差為0 ，符合設計

10、要求。圖 7相位噪聲頻域仿真圖圖 7 是相位噪聲的頻域仿真圖，包括環(huán)路濾波器、芯片本身、內部壓控振蕩器和總的相位噪聲與頻率在2.6ghz時的關系曲線。從圖上我們能夠看出頻率大于100mhz時所有的相位噪聲都在-160dbc/hz附近?？梢詽M足設計要求。圖 8環(huán)路濾波器圖 8 是環(huán)路濾波器在中心頻率為2.6ghz頻域響應時的頻域響應圖，包括幅度和相位與頻率的關系曲線。從圖中我們可以看出當頻率大于1mhz以后， 掃頻信號發(fā)生器輸出是等幅信號，相位不變，我們的工作頻率要求是2.4-2.7ghz， 從仿真結果來看能夠滿足設計要求。圖 9 是芯片時域和頻域的仿真環(huán)境和結果，從報告中可以看出中心頻率設是2.6ghz ，掃頻范圍是2.4-2.7ghz和輸出相位噪聲數(shù)據等信息。3.5實測結果在上述設計的基礎上,制作了一個微波掃頻信號發(fā)生器,實測結果如下 :·工作頻率:2400mhz 2725mhz,65個頻點可以選擇。·頻率間隔:5mhz 。·輸出功率:-11dbm 。·相位噪聲:-108dbc/hz (偏離中心頻率10khz處)。圖 9輸出報告3.6實驗結果及分析本設計中adf4360-0輸出掃頻信號的中心頻率設置為2.6ghz, adf4360-0的 r 計數(shù)器設為2，r 計數(shù)器