組合邏輯電路分析實用教案

1、會計學1組合組合(zh)邏輯電路分析邏輯電路分析第一頁，共20頁。第1頁/共20頁第二頁，共20頁。二極管門電路邏輯關系邏輯表達式電路組成邏輯功能簡述邏輯符號與Y=AB全1出1見0出0或Y=A+B全0出0見1出1非見0出1見1出0AY 第2頁/共20頁第三頁，共20頁。1.輸入電路的靜電保護 （1）所有與CMOS電路直接接觸(jich)的工具、儀表等必須可靠接地。 （2）存儲和運輸CMOS電路，最好采用金屬屏蔽層做包裝材料。 2多余的輸入端不能懸空。輸入端懸空極易產(chǎn)生感應較高的靜電電壓，造成器件的永久損壞。對多余的輸入端，可以按功能要求接電源或接地，或者與其它輸入端并聯(lián)使用。第3頁/共20頁第

2、四頁，共20頁。1多余或暫時不用的輸入端可以懸空(xunkng)，相當于高電平，如果不懸空(xunkng)可按以下方法處理：（1）與其它輸入端并聯(lián)使用。 （2）將不用的輸入端按照電路功能(gngnng)要求接電源或接地。 比如將與門、與非門的多余輸入端接電源，將或門、或非門 的多余輸入端接地。第4頁/共20頁第五頁，共20頁。 邏輯電路(lu j din l)組合(zh)邏輯電路時序(sh x)邏輯電路功能：輸出只取決于 當前的輸入。 組成：門電路，不存在記憶元件。功能：輸出取決于當前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件。組合邏輯電路概述 知識鏈接任務:組合邏輯電路的分析第5頁/共20

3、頁第六頁，共20頁。組合(zh)電路的研究內(nèi)容：分析(fnx)：設計(shj)：給定 邏輯圖得到邏輯功能分析 給定邏輯功能畫出 邏輯圖設計第6頁/共20頁第七頁，共20頁。 分析(fnx)的主要步驟： (1)由邏輯圖寫表達式； (2)化簡表達式； (3)列真值表； (4)描述邏輯功能。一、組合邏輯電路(lu j din l)的分析第7頁/共20頁第八頁，共20頁。例 分析下圖所示邏輯電路(lu j din l)的功能。解：(1)寫出輸出邏輯(lu j)函數(shù)式BAY 1CYY 1CBA ABCYY1YY1電路圖表達式化為最小項表達式ABCCBACBACBA CBACBA )(CBAY(2)返回(

4、fnhu)第8頁/共20頁第九頁，共20頁。111011101001110010100000YCBA輸出輸 入00000101001100111111ABCCBACBACBAY真值表返回(fnhu)第9頁/共20頁第十頁，共20頁。真值表確定(qudng)電路功能111011101001110010100000YCBA輸出輸 入00000101001100111111A、B、C 三個輸入變量中，有奇數(shù)個 1時，輸出為 1，否則輸出為 0。因此，圖示電路為三位判奇電路，又稱奇校驗電路。最后一步(y b)大功告成！返回(fnhu)第10頁/共20頁第十一頁，共20頁。ABCY&邏輯圖邏輯(

5、lu j)表達式 1 1 最簡與或表達式化簡 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABY從輸入(shr)到輸出逐級寫出ACBCABYYYY 321例：分析電路(dinl)邏輯功能。第11頁/共20頁第十二頁，共20頁。A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡與或表達式 3 真值表CABCABY 3 4 電路(dinl)的邏輯功能當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意(tngy)，表決就通過。 4 第12頁

6、/共20頁第十三頁，共20頁。&ABFBA ABA BBA BBAABAF BBAABA BBAABA ）（）（BABA 第13頁/共20頁第十四頁，共20頁。A B F 0 0 0 0 1 1 1 0 1 1 1 0 真值表特點(tdin)：輸入相同為“0”； 輸入不同為“1”。異或門BAF BABAF =1ABF第14頁/共20頁第十五頁，共20頁。練習：寫出如下(rxi)圖所示組合邏輯電路的輸出函數(shù)的最簡表達式，列出真值表，分析邏輯功能 第15頁/共20頁第十六頁，共20頁。第16頁/共20頁第十七頁，共20頁。任務技能(jnng)訓練一組合邏輯電路的功能測試 1鞏固組合邏輯電路的分析方法。2會用數(shù)電實驗箱測試(csh)典型的組合邏輯電路的邏輯功能。3會排除測試(csh)過程中出現(xiàn)的故障。4會編寫任務設計任務書。第17頁/共20頁第十八頁，共20頁。任務技能訓練(xnlin)一組合邏輯電路的功能測試 測試(csh)電路邏輯圖如下圖所示：任務(rn wu)要求： 按測試程序要求完成所有測試內(nèi)容，并