組合邏輯電路的設(shè)計(jì)和測(cè)試實(shí)用教案

1、會(huì)計(jì)學(xué)1組合組合(zh)邏輯電路的設(shè)計(jì)和測(cè)試邏輯電路的設(shè)計(jì)和測(cè)試第一頁(yè)，共24頁(yè)。上周實(shí)驗(yàn)(shyn)內(nèi)容：數(shù)據(jù)(shj)選擇器及其應(yīng)用根據(jù)實(shí)驗(yàn)及報(bào)告(bogo)情況進(jìn)行總結(jié)第1頁(yè)/共24頁(yè)第二頁(yè)，共24頁(yè)。第2頁(yè)/共24頁(yè)第三頁(yè)，共24頁(yè)。組合邏輯電路(lu j din l)設(shè)計(jì)步驟組合(zh)邏輯電路半加器全加器比較(bjio)器加法器第3頁(yè)/共24頁(yè)第四頁(yè)，共24頁(yè)。組合(zh)邏輯電路設(shè)計(jì)步驟組合(zh)邏輯電路半加器全加器比較(bjio)器 在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與先前狀態(tài)無(wú)關(guān)的邏輯電路。 通常使用中、小規(guī)模集成電路來(lái)設(shè)計(jì)組合最常見(jiàn)的邏輯電路電路。

2、加法器第4頁(yè)/共24頁(yè)第五頁(yè)，共24頁(yè)。組合邏輯電路設(shè)計(jì)(shj)步驟組合(zh)邏輯電路半加器全加器比較(bjio)器邏 輯 圖設(shè)計(jì)要求真值表邏輯表達(dá)式簡(jiǎn)化邏輯表達(dá)式卡 諾 圖加法器例第5頁(yè)/共24頁(yè)第六頁(yè)，共24頁(yè)。組合邏輯電路設(shè)計(jì)(shj)步驟組合(zh)邏輯電路半加器全加器比較(bjio)器加法器 在數(shù)字系統(tǒng)中，經(jīng)常需要進(jìn)行算術(shù)運(yùn)算，邏輯操作及數(shù)字大小比較等操作，實(shí)現(xiàn)這些運(yùn)算功能的電路是加法器。加法器是一種組合邏輯電路，主要功能是實(shí)現(xiàn)二進(jìn)制數(shù)的算術(shù)加法運(yùn)算。第6頁(yè)/共24頁(yè)第七頁(yè)，共24頁(yè)。組合(zh)邏輯電路設(shè)計(jì)步驟組合(zh)邏輯電路半加器全加器比較(bjio)器加法器 半加器完成

3、兩個(gè)一位二進(jìn)制數(shù)相加，而不考慮由低位來(lái)的進(jìn)位。半加器邏輯表達(dá)式為：nnnnnnnnnnSA BA BABCA B第7頁(yè)/共24頁(yè)第八頁(yè)，共24頁(yè)。11111111nnnnnnnnnnnnnnnnnnnnnnnnnnSA B CA B CA B CA B CCA B CA B CA B CA B C組合邏輯電路(lu j din l)設(shè)計(jì)步驟組合(zh)邏輯電路半加器全加器比較(bjio)器加法器 全加器是帶有進(jìn)位的二進(jìn)制加法器，全加器的邏輯表達(dá)式為：第8頁(yè)/共24頁(yè)第九頁(yè)，共24頁(yè)。組合(zh)邏輯電路設(shè)計(jì)步驟組合(zh)邏輯電路半加器全加器比較(bjio)器加法器1、一位數(shù)值比較器、一位數(shù)值

4、比較器2、多位數(shù)值比較器、多位數(shù)值比較器第9頁(yè)/共24頁(yè)第十頁(yè)，共24頁(yè)。 用“與非”門(mén)設(shè)計(jì)(shj)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為“1”時(shí)，輸出端才為“1”設(shè)計(jì)步驟：1.根據(jù)(gnj)題意列出真值表如右，再填入卡諾圖表中D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111 BC DA000111100001111111101第10頁(yè)/共24頁(yè)第十一頁(yè)，共24頁(yè)。ABDACDBCDABCABDACDBCDABCZ第11頁(yè)/共24頁(yè)第十二頁(yè)，共24頁(yè)。設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩

5、位無(wú)符號(hào)的二進(jìn)制數(shù)設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩位無(wú)符號(hào)的二進(jìn)制數(shù)進(jìn)行比較的電路進(jìn)行比較的電路 要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測(cè)試電路邏輯功能符合設(shè)計(jì)要求為止原理圖第12頁(yè)/共24頁(yè)第十三頁(yè)，共24頁(yè)。設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩位無(wú)符號(hào)的二進(jìn)設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩位無(wú)符號(hào)的二進(jìn)制數(shù)進(jìn)行比較的電路制數(shù)進(jìn)行比較的電路原理圖第13頁(yè)/共24頁(yè)第十四頁(yè)，共24頁(yè)。設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩位無(wú)符號(hào)的二進(jìn)制設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩位無(wú)符號(hào)的二進(jìn)制數(shù)進(jìn)行比較的電路數(shù)進(jìn)行比較的電路設(shè)計(jì)要求第14頁(yè)/共24頁(yè)第十五頁(yè)，共24頁(yè)。123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sh

6、eet of File:F:TUXINGZSW.ddbDrawn By :20A0S10B321374LS081474LS86145V5VCCU0C123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sheet of File:F:TUXINGZSW.ddbDrawn By :nCnSnCnBnAnCnBnS&nnnnnnnnnnSA BA BABCA B第15頁(yè)/共24頁(yè)第十六頁(yè)，共24頁(yè)。123456ABCD654321DCBATitleNum berRevisionSizeBDate:13-Dec-2003Sh

7、eet of File:F:TUXINGZSW.ddbDrawn By :nAnSnCnBnAnCnBnS1nC1nC&11111111nnnnnnnnnnnnnnnnnnnnnnnnnnSA B CA B CA B CA B CCA B CA B CA B CA B C第16頁(yè)/共24頁(yè)第十七頁(yè)，共24頁(yè)。返回(fnhu)第17頁(yè)/共24頁(yè)第十八頁(yè)，共24頁(yè)。 名名 稱稱 型型 號(hào)號(hào) 數(shù)數(shù) 量量數(shù)字電路實(shí)驗(yàn)數(shù)字電路實(shí)驗(yàn)(shyn)箱箱 THD-2 1臺(tái)臺(tái)函數(shù)信號(hào)發(fā)生器函數(shù)信號(hào)發(fā)生器 EE1652 1臺(tái)臺(tái)雙蹤示波器雙蹤示波器 XJ4316 1臺(tái)臺(tái)數(shù)字萬(wàn)用表數(shù)字萬(wàn)用表 DT9205 1臺(tái)

8、臺(tái)第18頁(yè)/共24頁(yè)第十九頁(yè)，共24頁(yè)。1、電源電壓的選取及位置；2、弄清各種邏輯芯片結(jié)構(gòu)特點(diǎn)，插接電路時(shí)注意每個(gè)插接點(diǎn)是否可靠；3、認(rèn)真看清(kn qn)插孔，防止誤插，形成短路第19頁(yè)/共24頁(yè)第二十頁(yè)，共24頁(yè)。第20頁(yè)/共24頁(yè)第二十一頁(yè)，共24頁(yè)。1、一位數(shù)值、一位數(shù)值(shz)比比較器：較器： ABBAFBAFBAFBABABA A B F0 F1 F2 A=B 0 0 1 0 0 1 1 1 0 0 AB 1 0 0 1 0 ABFAB1100A1B0100A1=B1A0B0010A1=B1A0=B000111110011110011110011110011001100()()()()()()()()()()A BA BA BFABABABA BABA BFABABABABABA BFABABABAB兩位數(shù)值(shz)比較邏輯圖第22頁(yè)/共24頁(yè)第二十三頁(yè)，共24頁(yè)。74L