第IO接口技術(shù)學習教案

1、會計學1第第IO接口技術(shù)接口技術(shù)第一頁，共40頁。2021/11/29數(shù)字：如二進制表示的字母數(shù)字：如二進制表示的字母(zm).BCD碼碼.ASC2碼碼或字符?；蜃址?。開關(guān)量：一些兩個開關(guān)量：一些兩個(lin )狀態(tài)的量。狀態(tài)的量。狀態(tài)信號：表示狀態(tài)信號：表示I/O裝置狀態(tài)的量。裝置狀態(tài)的量?？刂菩盘枺喝缈刂菩盘枺喝鏑PU發(fā)出的發(fā)出的R/W信號和從外設發(fā)來的中信號和從外設發(fā)來的中斷信號等。斷信號等。MPUI / O設置設置數(shù)據(jù)狀態(tài)控制第2頁/共40頁第1頁/共40頁第二頁，共40頁。2021/11/29第3頁/共40頁第2頁/共40頁第三頁，共40頁。2021/11/29Note:1.一個外設

2、與一個外設與CPU交換信息往往需要幾個端口：交換信息往往需要幾個端口： 數(shù)據(jù)數(shù)據(jù)(shj)端口端口 控制端口控制端口 狀態(tài)端口狀態(tài)端口有時可以(ky)合用第4頁/共40頁第3頁/共40頁第四頁，共40頁。2021/11/29 2.在微機系統(tǒng)中，每個端口在微機系統(tǒng)中，每個端口 分配有唯一的地址碼，稱之分配有唯一的地址碼，稱之 為為端口地址。端口地址。 3.CPU對外設的訪問實際對外設的訪問實際(shj)上是通過對上是通過對I/O端口的訪端口的訪問來實現(xiàn)的問來實現(xiàn)的-因為端口與設備是一一對應的關(guān)系因為端口與設備是一一對應的關(guān)系 4.I/O通道也就是可以傳送和暫存數(shù)據(jù)的實際通道也就是可以傳送和暫存數(shù)

3、據(jù)的實際(shj)通路通路,所以所以 I/O端口有時也稱作端口有時也稱作I/O通道。通道。第5頁/共40頁第4頁/共40頁第五頁，共40頁。2021/11/29ABDBCBCPUI/O接口接口(ji ku)I/O設備設備(shbi) 端口數(shù)據(jù)(shj)控制狀態(tài)CPU與外設通過與外設通過I/O接口通信示意圖接口通信示意圖：第6頁/共40頁第5頁/共40頁第六頁，共40頁。2021/11/29第7頁/共40頁第6頁/共40頁第七頁，共40頁。2021/11/292：特點：特點（1） 主存單元與主存單元與I/O端口一起編址。端口一起編址。（2） 據(jù)地址區(qū)分訪問是據(jù)地址區(qū)分訪問是I/O端口還是主存。端

4、口還是主存。（3） 系統(tǒng)中可以不設系統(tǒng)中可以不設I/O指令。指令。3：優(yōu)缺點：優(yōu)缺點（1）指令兼容性，存儲器指令也可用于）指令兼容性，存儲器指令也可用于I/O數(shù)據(jù)數(shù)據(jù)(shj)。（2）I/O接口有較大的編址空間。接口有較大的編址空間。（3）I/O部分的控制邏輯比較簡單。部分的控制邏輯比較簡單。但是，其指令功能不強，且處理機芯片有額外的對但是，其指令功能不強，且處理機芯片有額外的對I/O進進行操作的控制引腳。行操作的控制引腳。第8頁/共40頁第7頁/共40頁第八頁，共40頁。2021/11/29第9頁/共40頁第8頁/共40頁第九頁，共40頁。2021/11/29 但是，其指令功能不強，且處理機

5、芯片有額外( wi)的對I/O進行操作的控制引腳。（2） 單獨的單獨的I/O指令，可與訪問存儲器的指令指令，可與訪問存儲器的指令區(qū)分。區(qū)分。（3） 指令地址較短，所需譯碼硬件較少。指令地址較短，所需譯碼硬件較少。（4） 指令格式較短，執(zhí)行指令格式較短，執(zhí)行(zhxng)時間也短。時間也短。第10頁/共40頁第9頁/共40頁第十頁，共40頁。2021/11/29第11頁/共40頁第10頁/共40頁第十一頁，共40頁。2021/11/29n四、獨立編址方式的端口訪問n1.I/O指令中端口地址的寬度nIBM-PC系列(xli)采用I/O(input/output)指令訪問端口，實現(xiàn)數(shù)據(jù)的I/O傳送。

6、在I/O指令中可采用單字節(jié)地址或雙字節(jié)地址尋址方式。若用單字節(jié)地址作業(yè)端口地址，則最多可訪問256個端口。其指令格式為：IN AL,PORT ；輸入OUT PORT,AL ；輸出(shch)這里，PORT是一個8位的字節(jié)地址。n例如(lr)：nIN AL,60H ；60H為系統(tǒng)板8255A的PA端口地址nOUT 61H,AL ；61H為系統(tǒng)板8255A的PB端口地址第12頁/共40頁第11頁/共40頁第十二頁，共40頁。2021/11/29n雙字節(jié)地址作為端口地址，則最多可尋址216=64K個端口。nMOV DX, H nIN AL, DX ；8位傳送(chun sn)nMOV DX, H n

7、OUT DX,AL ；8位傳送(chun sn)n這里， H 為16位的兩字節(jié)地址。n 例如(lr)：nMOV DX,300H ;300H為擴展板8255A的PA端口nIN AL,DX nMOV DX,301H ; 301H為擴展板8255A的PB端口nOUT DX,AL第13頁/共40頁第12頁/共40頁第十三頁，共40頁。2021/11/29n2. I/O端口訪問n所謂對端口的訪問就是CPU對端口的讀/寫。將端口的數(shù)據(jù)傳送(chun sn)存儲器n例如： 輸入時 MOV DX,300H ;I/O端口n IN AL, DX ;從端口讀數(shù)據(jù)到ALn MOV DI,AL ;將數(shù)據(jù)從AL存儲器n

8、輸出時 MOV DX,301H ;I/O端口n MOV AL,SI ;從內(nèi)存取數(shù)到ALn OUT DX,AL ;數(shù)據(jù)從AL端口第14頁/共40頁第13頁/共40頁第十四頁，共40頁。2021/11/29 3 I/O端口地址分配一、I/O接口硬件分類I/O接口的硬件分成兩類：1.系統(tǒng)板上的I/O芯片如定時/計數(shù)器、中斷(zhngdun)控制器、DMA控制器、并行接口等。 2.I/O擴展槽上的接口控制卡如軟驅(qū)卡、硬驅(qū)卡、圖形卡、聲卡、打印卡、串行通信卡等。 第15頁/共40頁第14頁/共40頁第十五頁，共40頁。2021/11/29 二、I/O端口地址分配 PC微機是根據(jù)上述I/O接口的硬件分類，

9、把I/O空間分成兩部分。 PC微機I/O地址線可有16根，對應(duyng)的I/O端口編址可達64K字節(jié)，其端口地址譯碼是采用部分譯碼法，即只使用了低10位地址線一個A0A9，故其I/0端口地址范圍是0000H003FFH,總共只有1024個端口。第16頁/共40頁第15頁/共40頁第十六頁，共40頁。2021/11/29表2.1 系統(tǒng)板上接口芯片的端口地址I/O芯片名稱 端口地址DMA控制器1 00001FHDMA控制器2 0C00DFH DMA頁面寄存器 08009FH中斷(zhngdun)控制器1 02003FH中斷(zhngdun)控制器2 0A00BFH 定時器 04005FH并行

10、接口芯片（鍵盤接口） 06006FHRT/CMOS RAM 07007FH 協(xié)處理器 0F00FFH第17頁/共40頁第16頁/共40頁第十七頁，共40頁。2021/11/29表表2.2擴展槽上接口控制卡的端口地址擴展槽上接口控制卡的端口地址I/0接口名稱接口名稱 端口地址端口地址游戲控制卡游戲控制卡 20020FH并行口控制卡并行口控制卡1 37037FH并行口控制卡并行口控制卡2 27027FH串行口控制卡串行口控制卡1 3F83FFH串行口控制卡串行口控制卡2 2F02FFH原型插件板（用戶可用）原型插件板（用戶可用） 30031FH同步通信同步通信(tng xn)卡卡1 3A03AFH

11、同步通信同步通信(tng xn)卡卡2 38038FH單顯單顯MDA 3B03BFH彩顯彩顯CGA 3D03DFH彩顯彩顯EGG/VGA 3C03CFH硬驅(qū)控制卡硬驅(qū)控制卡 1F01FFH軟驅(qū)控制卡軟驅(qū)控制卡 3F03F7HPC網(wǎng)卡網(wǎng)卡 36036FH第18頁/共40頁第17頁/共40頁第十八頁，共40頁。2021/11/29三、I/O端口地址選用的原則(yunz)凡是被系統(tǒng)配置占用了的地址一律不能使用；未被占用的地址，用戶可以使用，但申明保留的地址，不要使用。用戶可使用300H31FH地址。第19頁/共40頁第18頁/共40頁第十九頁，共40頁。2021/11/29 4 I/O端口地址譯碼一

12、、I/O地址譯碼電路工作原理及作用1. 譯碼電路的輸入信號I/O地址譯碼電路不僅僅與地址信號有關(guān)，而且與控制信號有關(guān)。二、I/O地址譯碼方法高位地址線與CPU的控制信號進行組合(zh)，經(jīng)譯碼電路產(chǎn)生I/O接口芯片CS的片選。低位地址線不參加譯碼，直接連到I/O接口芯片，進行I/O接口芯片的片內(nèi)端口尋址，即寄存器尋址。第20頁/共40頁第19頁/共40頁第二十頁，共40頁。2021/11/29三、I/O端口地址譯碼電路設計1.固定式端口地址譯碼固定式是指接口中用到的端口地址不能更改。例1：使用74LS20/30/32和74LS04設計I/O端口地址為2F8H的只讀譯碼電路。分析：若要產(chǎn)生2F8

13、H端口地址，則譯碼電路的輸入地址線就應具有如下(rxi)所示的 值。 譯碼電路輸入地址線的值地址線 0 0 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 二進制 0 0 1 0 1 1 1 1 1 0 0 0 十六進制 2 F 8 第21頁/共40頁第20頁/共40頁第二十一頁，共40頁。2021/11/29譯碼電路輸入(shr)： 地址線:10根,地址值：2F8H A9A0=1011111000B 控制線：AEN=0 IOR=0 譯碼電路輸出：Y=0 為譯碼選中。 第22頁/共40頁第21頁/共40頁第二十二頁，共40頁。2021/11/29A9A8A7A3A2A1A0AENI

14、OR&Y第23頁/共40頁第22頁/共40頁第二十三頁，共40頁。2021/11/29當執(zhí)行指令(zhlng)： MOV DX，2F8H I N AL，DX 時， Y=0 ，對應端口被選中第24頁/共40頁第23頁/共40頁第二十四頁，共40頁。2021/11/29 例 用門電路設計地址(dzh)為2E2H的讀寫譯碼電路。 Y2(寫寫)& A9 A8 A7 A4 A3 A2 A1 A0AENIORIOWY1(讀讀)第25頁/共40頁第24頁/共40頁第二十五頁，共40頁。2021/11/29例 使用專用(zhunyng)譯碼器LS138設計PC機主板接口的譯碼 電路。 LS13

15、8譯碼器功能：當控制信號G2A=0 ，G2B=0 G=1，對應ABC任一組合(zh)，Y0Y7中一定有一個為（0）。第26頁/共40頁第25頁/共40頁第二十六頁，共40頁。2021/11/29 74LS138譯碼器輸入與輸出對應(duyng)關(guān)如下：C B A 輸出0 0 0/Y0=0 其它輸出為高電平0 0 1/Y1=0 其它輸出為高電平0 1 0/Y2=0 其它輸出為高電平0 1 1/Y3=0 其它輸出為高電平1 0 0/Y4=0 其它輸出為高電平1 0 1/Y5=0 其它輸出為高電平1 1 0/Y6=0 其它輸出為高電平1 1 1/Y7=0 其它輸出為高電平 第27頁/共40頁第26頁

16、/共40頁第二十七頁，共40頁。2021/11/29A /Y0B /Y1C /Y2 /Y3/G2B /Y4/G2A /Y5G1 /Y6 /Y7 74LS138 A5A6 A7 A8 A9AENIOW/DMACS（8237）/INTERCS（8259）/TCCS（8253）/PPICS（8255）/WRTDMAPG/WRTNMIREG第28頁/共40頁第27頁/共40頁第二十八頁，共40頁。2021/11/292.可選式端口地址譯碼-即 采用比較(bjio)器設計可選址的譯碼 電路 地址線：A1A0不參加譯碼。 A4A3A2輸入組合使74LS138譯碼器輸出八個片選信號。 A5=0，A9A8A7

17、A6采用(ciyng)比較器和跳線開關(guān)變址。比較器為74LS85，A0A1A2A3和B0B1B2B3為待比較的數(shù)據(jù)。輸入“A=B”為高選擇相等比較。輸出“A=B”為1輸入兩組數(shù)據(jù)相等，否則 輸入兩組數(shù)據(jù)不相等。 第29頁/共40頁第28頁/共40頁第二十九頁，共40頁。2021/11/29A0A1A2A3B0B1B2B3A=B A=BA B C /G2A/G2BG1A5A6A7A8SWLS138/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7A2A3A4A5AENVCC第30頁/共40頁第29頁/共40頁第三十頁，共40頁。2021/11/29n例：設計擴展板上的I/O端口地址譯碼電路，要求讓

18、擴展板上每個接口芯片的內(nèi)部端口數(shù)目為4個，并且，端口地址可選。例如，選擇地址范圍(fnwi)為300H31FH.n分析：n對于DIP開關(guān)，有兩種狀態(tài)：合（ON）和斷（OFF）。n對于比較器有兩點要考慮n，一是比較的對象，二是比較的結(jié)果。第31頁/共40頁第30頁/共40頁第三十一頁，共40頁。2021/11/29條件：必須在已知并確信外設已準備就緒下，才能條件：必須在已知并確信外設已準備就緒下，才能(cinng)應用。應用。（1） 輸入操作的進行輸入操作的進行輸入時，認為外設數(shù)據(jù)已至三態(tài)緩沖器，輸入時，認為外設數(shù)據(jù)已至三態(tài)緩沖器，CPU執(zhí)行執(zhí)行IN指令。指令。 在這種傳送方式中，微型機與外設間

19、的數(shù)據(jù)傳送由程序來在這種傳送方式中，微型機與外設間的數(shù)據(jù)傳送由程序來控制控制。第32頁/共40頁第31頁/共40頁第三十二頁，共40頁。2021/11/29三太緩沖器地址(dzh)譯碼器M/IO RDDATA數(shù)據(jù)(shj)來自外設此時，指定端口地址送至譯碼器，此時，指定端口地址送至譯碼器，CPU進入輸入周期。進入輸入周期。選中的地址信號選中的地址信號(xnho)與與M/IO及及RD信號信號(xnho)相相與與，選通緩沖器，同時外設數(shù)據(jù)經(jīng)數(shù)據(jù)總線輸入，選通緩沖器，同時外設數(shù)據(jù)經(jīng)數(shù)據(jù)總線輸入CPU。1CPU第33頁/共40頁第32頁/共40頁第三十三頁，共40頁。2021/11/29地址(dzh)譯碼器鎖存器CE1M/IORD地址總線到外設此時此時(c sh)，CPU信息經(jīng)數(shù)據(jù)總線輸出到鎖存器，端信息經(jīng)數(shù)據(jù)總線輸出到鎖存器，端口地址送至譯碼器，選中的地址信號和口地址送至譯碼器，選中的地址信號和M/IO及及WR相相“與與”，去選通鎖存器，信息保留其中，由它把信息通，去選通鎖存器，信息保留其中，由它把信息通過外設輸出。過外設輸出。CPU第34頁/共40頁第33頁/共40頁第三十四頁，共40頁。2021