第4章 存儲器-2

1、1第第4章章存儲器存儲器 本次課學習內(nèi)容及要求本次課學習內(nèi)容及要求l掌握掌握存儲器容量擴充及與存儲器容量擴充及與CPU的連接方法的連接方法l了解了解提高主存訪問速度的途徑提高主存訪問速度的途徑 l 熟悉熟悉Cache基本原理及其應用基本原理及其應用l本章小結(jié)本章小結(jié)及及課堂練習課堂練習l運算器、存儲器運算器、存儲器實驗操作安排實驗操作安排2第第4章章 4.2.5 存儲器與存儲器與CPU的連接的連接1.存儲容量的擴展存儲容量的擴展l多字一位存儲芯片：如多字一位存儲芯片：如 8K1位位l多字多位存儲芯片：如多字多位存儲芯片：如 8K16位位 單個芯片容量和字長有限，組成一個大容單個芯片容量和字長有

2、限，組成一個大容量定字長存儲器模塊，需采用多片在字向和位量定字長存儲器模塊，需采用多片在字向和位向進行擴展。向進行擴展。 所需芯片數(shù)存儲器總?cè)萘克栊酒瑪?shù)存儲器總?cè)萘?芯片容量芯片容量 3第第4章章 （1）位擴展）位擴展 芯片字長不滿足要求，需位擴展。芯片字長不滿足要求，需位擴展。 如：如：1K4位組成位組成1K8位位RAM，有，有10根根地址線和地址線和4根數(shù)據(jù)線。根數(shù)據(jù)線。l10根地址線滿足存儲單元數(shù)量要求。根地址線滿足存儲單元數(shù)量要求。l4根數(shù)據(jù)線不滿足存儲位數(shù)要求，需位擴展。根數(shù)據(jù)線不滿足存儲位數(shù)要求，需位擴展。l每片數(shù)據(jù)每片數(shù)據(jù)4位，需兩片形成位，需兩片形成8位。位。4 2片片1K4

3、位存儲芯片組成位存儲芯片組成1K 8位存儲器位存儲器10根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線DDD0479AA021142114CSWEP92 圖圖4.32第第4章章5第第4章章 （2）字擴展）字擴展 芯片每單元位數(shù)滿足系統(tǒng)要求，但存儲芯片每單元位數(shù)滿足系統(tǒng)要求，但存儲字數(shù)（容量）不夠，需字擴展。字數(shù)（容量）不夠，需字擴展。如：用如：用1K8芯片組成芯片組成2K8存儲器存儲器l 1K擴充為擴充為2K字擴展。字擴展。l 需需2個芯片。個芯片。6 2片片1K8位存儲芯片組成位存儲芯片組成2K8位存儲器位存儲器11根地址線根地址線8根數(shù)據(jù)線根數(shù)據(jù)線1K 8 8位位1K 8 8位位D7D0WEA1A0A

4、9CS0A10 1CS1第第4章章P93 圖圖4.347第第4章章 （3）字位同時擴展）字位同時擴展 芯片容量和位數(shù)都不滿足系統(tǒng)要求。芯片容量和位數(shù)都不滿足系統(tǒng)要求。 如：如：1K4組成組成2K8的的RAM，需字位同時擴展。，需字位同時擴展。l位擴展位擴展，兩個芯片為一組，形成，兩個芯片為一組，形成1K8位存儲器。位存儲器。l字擴展，字擴展，需兩組共需兩組共4片。片。 RAM尋址尋址2KB需需11根地址線，各組芯片根地址線，各組芯片10根地根地址線直接與地址總線址線直接與地址總線A9A0連接用做組內(nèi)尋址，連接用做組內(nèi)尋址，還需一根地址線還需一根地址線A10作組間尋址。作組間尋址。 8字位同時擴

5、展示意圖字位同時擴展示意圖組組1是存儲體前是存儲體前1K單元，組單元，組2是存儲體后是存儲體后1K單元單元9 2. 存儲器與存儲器與CPU的連接的連接 （1）地址線連接）地址線連接（2）數(shù)據(jù)線連接）數(shù)據(jù)線連接（3）讀）讀/寫命令線連接寫命令線連接（4）片選線連接）片選線連接（5）合理選擇存儲芯片）合理選擇存儲芯片（6）其他：時序、負載）其他：時序、負載第第4章章10 例題分析：例題分析：P94例例4.1 （1）CPU：16條地址線，條地址線，8條數(shù)據(jù)線條數(shù)據(jù)線（2）主存空間）主存空間 系統(tǒng)區(qū)：系統(tǒng)區(qū)：6000H67FFHROM 用戶區(qū)：用戶區(qū)：6800H6BFFHRAM（3）RAM: 1K4，

6、 4K8， 8K8 ROM: 2K8， 4K8， 8K8（4）選擇芯片，畫出系統(tǒng)連接圖）選擇芯片，畫出系統(tǒng)連接圖第第4章章11（1）寫出對應二進制地址碼）寫出對應二進制地址碼（2）確定芯片的數(shù)量及類型）確定芯片的數(shù)量及類型 系統(tǒng)區(qū)、用戶區(qū)系統(tǒng)區(qū)、用戶區(qū)0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K81K8RAM用戶區(qū)：用戶區(qū)：2片片1

7、K4ROM系統(tǒng)區(qū)：系統(tǒng)區(qū)：1片片2K8第第4章章6000H67FFH6800H6BFFH12（3）分配）分配CPU地址線地址線A10 A0 接接 2K 8位位 ROM 的地址線的地址線A9 A0 接接 1K 4位位 RAM 的地址線的地址線（4）確定片選信號）確定片選信號：Y4-ROM；Y5、A10-2片片RAMC B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1

8、1 1 1 1 1 1 12K 8位位1片片 ROM1K 4位位2片片RAM剩余高位地址剩余高位地址為片選信號為片選信號13 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2AMREQA14A15A13A12A11A10A9A0D7D4D3D0WRP96:圖圖4.37 例例 4.1 CPU與存儲器的連接與存儲器的連接訪存訪存控制控制74138譯碼器譯碼器與門與門144.2.7 提高訪存速度的措施提高訪存速度的措施（1）采用層次結(jié)構(gòu)）采用層次結(jié)構(gòu) Cache 主存主存（3）調(diào)整主存結(jié)構(gòu)）調(diào)整主存結(jié)構(gòu) 單體多字，多體并行單體多字，

9、多體并行（2）采用高速器件）采用高速器件 SDRAM，RDRAM，CDRAM第第4章章151. 單體多字系統(tǒng)單體多字系統(tǒng) W位位W位位W位位W位位W位位 地址寄存器地址寄存器 主存控制器主存控制器. . . . . . 單字長寄存器單字長寄存器 數(shù)據(jù)寄存器數(shù)據(jù)寄存器 存儲體存儲體 增加存儲器帶寬增加存儲器帶寬 第第4章章162. 多體并行系統(tǒng)多體并行系統(tǒng)高位交叉順序編址高位交叉順序編址 M0M1M2M3體內(nèi)地址體內(nèi)地址體號體號體號體號地址地址00 000000 000100 111101 000001 000101 111110 000010 000110 111111 000011 0001

10、11 1111第第4章章17存儲器控制部件：存儲器控制部件：易發(fā)生代碼易發(fā)生代碼丟失的請求丟失的請求源，優(yōu)先級源，優(yōu)先級最高最高嚴重影響嚴重影響 CPU工作的請求源，工作的請求源，給予給予 次高次高 優(yōu)先級優(yōu)先級控制線路控制線路排隊器排隊器 節(jié)拍節(jié)拍發(fā)生器發(fā)生器QQCM來自各個請求源來自各個請求源 主脈沖主脈沖存控標記存控標記 觸發(fā)器觸發(fā)器P106 圖圖4.46第第4章章183.高性能存儲芯片高性能存儲芯片（1）SDRAM （同步（同步 DRAM）l在系統(tǒng)時鐘的控制下進行讀出和寫入；在系統(tǒng)時鐘的控制下進行讀出和寫入；lCPU無須等待。無須等待。（2）RDRAMl由由 Rambus開發(fā)，主要解決

11、存儲器帶寬問題。開發(fā)，主要解決存儲器帶寬問題。 （3）帶帶 Cache的的DRAM l在在DRAM芯片內(nèi)集成由芯片內(nèi)集成由SRAM組成的組成的Cache，有利于猝發(fā)式讀取。有利于猝發(fā)式讀取。第第4章章194.3 高速緩沖存儲器高速緩沖存儲器 4.3.1 Cache基本原理基本原理l 提高提高CPU訪問存儲器速度，減少訪問存儲器速度，減少CPU等待時間。等待時間。l 把當前最活躍程序或數(shù)據(jù)（把當前最活躍程序或數(shù)據(jù)（程序訪問的局部性原理）程序訪問的局部性原理）從主存調(diào)入從主存調(diào)入Cache，供，供CPU隨時使用，大大減少隨時使用，大大減少CPU訪問主存次數(shù)。訪問主存次數(shù)。l Cache功能由硬件實

12、現(xiàn)，功能由硬件實現(xiàn)，CPU不僅與不僅與Cache相連，相連，和主存間也保持通路。和主存間也保持通路。第第4章章20第第4章章Cache和主存與和主存與CPU的關(guān)系的關(guān)系 21 Cache 基本基本 邏輯邏輯 結(jié)構(gòu)結(jié)構(gòu)第第4章章塊地址塊內(nèi)地址塊地址變換替換邏輯塊地址塊內(nèi)地址Cache存儲器讀寫控制主存CPU讀主存地址：未命中命中22Cache工作原理示意圖工作原理示意圖23Cache的讀寫操作的讀寫操作l寫直達法寫直達法主存主存Cache單元和主存中相應單單元和主存中相應單元同時被修改。元同時被修改。l寫回法寫回法只修改只修改Cache單元內(nèi)容，同時用一單元內(nèi)容，同時用一個標志位作為標志，當有標

13、志位的信息塊從個標志位作為標志，當有標志位的信息塊從Cache中移去時再修改相應主存單元，把修改中移去時再修改相應主存單元，把修改信息一次寫回。信息一次寫回。第第4章章244.3.2 Cache主存地址映射主存地址映射1.直接映射直接映射每個主存塊僅與一個緩存塊對應，每個主存塊僅與一個緩存塊對應，簡單、快速，但不夠靈活。簡單、快速，但不夠靈活。2.全相聯(lián)映射全相聯(lián)映射主存每一字塊可映射到任一緩主存每一字塊可映射到任一緩存塊，靈活、命中率高，速度較慢。存塊，靈活、命中率高，速度較慢。3.組相聯(lián)映射組相聯(lián)映射介于全相連和直接映射之間，介于全相連和直接映射之間，可增加命中率和系統(tǒng)效率?？稍黾用新屎?/p>

14、系統(tǒng)效率。第第4章章254.3.3 替換策略替換策略l先進先出算法（先進先出算法（FIFO）把最早進入把最早進入Cache的信息塊替換掉，只考慮歷史，沒反映信息使的信息塊替換掉，只考慮歷史，沒反映信息使用情況，命中率不高。用情況，命中率不高。l近期最少使用算法（近期最少使用算法（LRU）把最近使用最把最近使用最少的信息塊替換掉，命中率較高，是一種推測少的信息塊替換掉，命中率較高，是一種推測算法。算法。l隨機法：隨機法：隨機確定被替換的塊。隨機確定被替換的塊。第第4章章4.4 輔助存儲器輔助存儲器自學（一般了解）自學（一般了解）26本章小結(jié)本章小結(jié)l存儲器是存儲器是信息存儲和交流中心信息存儲和交

15、流中心，CPU自動從自動從存儲器中取指令并執(zhí)行操作。存儲器中取指令并執(zhí)行操作。l計算機每完成一條指令至少要執(zhí)行一次計算機每完成一條指令至少要執(zhí)行一次訪問訪問存儲器操作存儲器操作，并把結(jié)果保存在存儲器中。，并把結(jié)果保存在存儲器中。l主存一般采用主存一般采用半導體存儲器半導體存儲器，容量大、存取，容量大、存取速度快、體積小、功耗低、集成度高、價格速度快、體積小、功耗低、集成度高、價格便宜。便宜。第第4章章27lROM可讀取信息但不能重新寫入，保存固定可讀取信息但不能重新寫入，保存固定程序和數(shù)據(jù)。分程序和數(shù)據(jù)。分ROM、PROM、EPROM、E2PROM等。等。lRAM中信息可讀可寫，斷電后信息丟失

16、。中信息可讀可寫，斷電后信息丟失。SRAM速度快，但集成度低；速度快，但集成度低；DRAM是主存是主存常用芯片，利用電容保存信息，隔一定時間常用芯片，利用電容保存信息，隔一定時間須對須對DRAM刷新刷新。第第4章章28l用芯片構(gòu)成存儲器，其用芯片構(gòu)成存儲器，其容量擴展方法容量擴展方法有位擴有位擴展、字擴展和字位擴展。展、字擴展和字位擴展。l層次化存儲系統(tǒng)層次化存儲系統(tǒng)由由CPU寄存器、高速緩沖、寄存器、高速緩沖、主存和輔存構(gòu)成。主存和輔存構(gòu)成。lCache用于彌補用于彌補CPU與主存在速度上的差異，與主存在速度上的差異，有直接、全相聯(lián)和組相聯(lián)有直接、全相聯(lián)和組相聯(lián)3種地址映射方式。種地址映射方

17、式。 第第4章章29課堂練習題解析課堂練習題解析一、單項選擇題一、單項選擇題1. 計算機中的存儲器系統(tǒng)是指（計算機中的存儲器系統(tǒng)是指（ ）。）。 A. RAM存儲器存儲器 B. ROM存儲器存儲器 C. 主存儲器主存儲器 D. 主存儲器和外存儲器主存儲器和外存儲器2. 下列存儲器中，下列存儲器中，CPU可直接訪問的是（）?？芍苯釉L問的是（）。 A. 主存儲器主存儲器 B. 磁盤磁盤 C. 磁帶磁帶 D. 光盤光盤第第4章章303. 存儲單元是指（存儲單元是指（ ）。）。 A. 存放一個二進制信息位的存貯元存放一個二進制信息位的存貯元 B. 存放一個機器字的所有存貯元集合存放一個機器字的所有存貯

18、元集合 C. 存放一個字節(jié)的所有存貯元集合存放一個字節(jié)的所有存貯元集合 D. 存放兩個字節(jié)的所有存貯元集合存放兩個字節(jié)的所有存貯元集合4. 半導體存儲器半導體存儲器SRAM的特點是（）。的特點是（）。 A. 在工作過程中，存儲內(nèi)容保持不變在工作過程中，存儲內(nèi)容保持不變B. 在斷電后信息仍能維持不變在斷電后信息仍能維持不變C. 不需動態(tài)刷新不需動態(tài)刷新D. 芯片內(nèi)部有自動刷新邏輯芯片內(nèi)部有自動刷新邏輯315. 某某SRAM芯片，存儲容量為芯片，存儲容量為64K16位，該位，該芯片的地址線和數(shù)據(jù)線條數(shù)各為（芯片的地址線和數(shù)據(jù)線條數(shù)各為（ ）。）。 A. 64，16 B. 16，64 C. 64，8

19、 D. 16，166.為了解決存儲器容量不足的問題，可選擇以為了解決存儲器容量不足的問題，可選擇以下（下（ ）結(jié)構(gòu)。）結(jié)構(gòu)。 A. 單體多字單體多字 B.多體并行多體并行 C. Cache主存主存 D. 主存輔存主存輔存第第4章章32二、填空題二、填空題1. 對計算機存儲器系統(tǒng)的總體性能要求對計算機存儲器系統(tǒng)的總體性能要求是是 、 、 ；為解決這三；為解決這三方面的矛盾，計算機采用方面的矛盾，計算機采用 體系結(jié)體系結(jié)構(gòu)。構(gòu)。2. 廣泛使用的廣泛使用的 和和 都是半都是半導體隨機存儲器。前者速度比后者導體隨機存儲器。前者速度比后者 ，但但 不如后者高。不如后者高。第第4章章333. 為保證信息的

20、穩(wěn)定，為保證信息的穩(wěn)定，DRAM與與SRAM相比，相比，其最大特點是其最大特點是 。4. Cache稱為稱為 存儲器，是為了解決存儲器，是為了解決CPU和主存之間和主存之間 不匹配而采用的不匹配而采用的一項重要硬件技術(shù)。一項重要硬件技術(shù)。5. 程序訪問的程序訪問的 為為Cache的引入提供的引入提供了理論依據(jù)。了理論依據(jù)。第第4章章34l 實驗系統(tǒng)簡介實驗系統(tǒng)簡介 參見參見實驗指導文檔實驗指導文檔l 運算器實驗安排運算器實驗安排l 存儲器實驗安排存儲器實驗安排實驗安排實驗安排運算器及存儲器實驗運算器及存儲器實驗 35實驗安排實驗安排EL-JY-II型計算機組成原理實驗系統(tǒng)基板布局型計算機組成原

21、理實驗系統(tǒng)基板布局 36實驗安排實驗安排EL-JY-II型計算機組成原理實驗系統(tǒng)型計算機組成原理實驗系統(tǒng)CPU板布局板布局 37實驗內(nèi)容實驗內(nèi)容實驗實驗1：基本算術(shù)邏輯運算實驗：基本算術(shù)邏輯運算實驗一、實驗目的一、實驗目的1. 掌握簡單運算器的數(shù)據(jù)傳送通路；掌握簡單運算器的數(shù)據(jù)傳送通路；2. 掌握運算器的組成及工作原理；掌握運算器的組成及工作原理；3. 了解了解74LS181組合功能，熟悉運算器執(zhí)行組合功能，熟悉運算器執(zhí)行算術(shù)和邏輯操作的具體實現(xiàn)過程；算術(shù)和邏輯操作的具體實現(xiàn)過程；4. 驗證帶進位控制的驗證帶進位控制的74LS181的功能。的功能。38實驗內(nèi)容實驗內(nèi)容實驗實驗1 基本算術(shù)邏輯運算實驗基本算術(shù)邏輯運算實驗二、預習要求二、預習要求1. 復習實驗所用各種數(shù)字集成電路性能復習實驗所用各種數(shù)字集成電路性能及工作原理；及工作原理；2. 預習實驗指導，熟悉實驗步驟及應注預習實驗指導，熟悉實驗步驟及應注意事項。意事項。39實驗實驗2 移位運算實驗移位運算實驗一、實驗目的一、實驗目的1. 掌握移位控制的功能及工作原理；掌握移位控制的功能及工作原理；2. 輸入數(shù)據(jù)，利用移位寄存器進行移位；輸入數(shù)據(jù)，利用移位寄存器進行移位；3. 驗證移位運算控制的組合功能及實現(xiàn)方法；驗證移位運算控制的組合功能及實現(xiàn)方法；4. 熟悉帶進位控制的算術(shù)邏輯