制造工藝對超深亞微米鋁互連線通孔應(yīng)力遷移可靠性的影響劉宇

1、學(xué)校代碼：10246學(xué) 號：083021108碩士學(xué)位論文（專業(yè)學(xué)位）制造工藝對超深亞微米鋁互連線通孔應(yīng)力遷移可靠性的影響院系：信息科學(xué)與工程學(xué)院專業(yè)：集成電路姓名：劉宇指導(dǎo)教師：李炳宗教授 彭樹根博士完成日期：2010年11月20日摘要1abstract2引言2第一章緒論31. 1超深亞微米鋁連線應(yīng)力遷移問題的重要性31. 2超深亞微米鋁連線可靠性而臨的挑戰(zhàn)51.3本論文的工作7第二章 鋁互連線通孔應(yīng)力遷移問題的研究背景82. 1鋁連線通孔應(yīng)力遷移現(xiàn)象82. 2鋁連線通孔應(yīng)力遷移原理82. 3鋁連線通孔應(yīng)力遷移研究方法92. 3.1測試結(jié)構(gòu)的設(shè)計(jì)規(guī)范92. 3.2測試方法和步驟102. 3.

2、3通孔電阻值模型132.4本章小結(jié)16第三章制造工藝對通孔界面與應(yīng)力遷移可靠性的影響173. 1超深亞微米鋁連線通孔制造工藝173. 1. 1等離子體刻蝕原理和系統(tǒng)173. 1. 2等離子體刻蝕工藝形成通孔方法193. 2通孔應(yīng)力遷移可靠性失效機(jī)理213. 2. 1超深亞微米鋁連線通孔應(yīng)力遷移可靠性失效電性機(jī)理213. 2. 2超深亞微米鋁連線通孔應(yīng)力遷移可靠性失效物理和化學(xué)機(jī)理243. 3本章小結(jié)28第四章 制造工藝的改善提高通孔應(yīng)力遷移可靠性294. 1實(shí)驗(yàn)設(shè)計(jì)294. 2實(shí)驗(yàn)結(jié)果304. 2. 1分組條件工藝下的實(shí)驗(yàn)結(jié)果304. 2. 2優(yōu)化工藝條件下的實(shí)驗(yàn)結(jié)果314. 3實(shí)驗(yàn)分析與討論

3、3444本章才、結(jié)35第五章，也結(jié)36參考文獻(xiàn)37致謝39芯片的可靠性是集成電路學(xué)術(shù)界的重耍研究課題和芯片制造業(yè)的面臨的挑 戰(zhàn)，而應(yīng)力遷移可靠性問題是其中最重要的課題之一。雖然半導(dǎo)體前沿技術(shù)已發(fā)展到納米cmos領(lǐng)域，銅互連已在高性能器件中得 到廣泛應(yīng)用，但是鋁互連線工藝仍然在當(dāng)前大量生產(chǎn)的超深亞微米（0.15-0. 18 微米）集成電路中普遍應(yīng)用。但是傳統(tǒng)的鋁互連線技術(shù)仍然碰到了各種各樣的應(yīng) 力遷移問題，所以研究制造工藝參數(shù)和步驟與鋁互連應(yīng)力遷移的關(guān)系，有利于深 入了解應(yīng)力遷移現(xiàn)象，并具有實(shí)際的工業(yè)應(yīng)用價(jià)值，對提高我國微電子制造技術(shù) 水平具有積極意義。本論文首先分析了應(yīng)力遷移可靠性失效的原因，

4、根據(jù)應(yīng)力遷移壽命與各種物 理參數(shù)關(guān)系，對0. 15微米芯片鋁互連進(jìn)行了應(yīng)力遷移壽命測試，并分析了通孔 電阻分布模型，發(fā)現(xiàn)通孔底部界面接觸電阻會(huì)顯著影響通孔電阻值。論文接著仔細(xì)分析了 0. 15微米邏輯工藝中應(yīng)力遷移可靠性失效的芯片，通 過透射電子顯微鏡觀察，界定應(yīng)力遷移失效的位置，并且應(yīng)用俄歇能譜深度組份 分析，發(fā)現(xiàn)阻擋層ti薄膜與鋁金屈頂部tin薄膜界面存在大量含氟和碳元素的 聚合物，導(dǎo)致通孔電阻急劇升高，應(yīng)力遷移可靠性失效。本論文的實(shí)驗(yàn)部分詳細(xì)討論了通孔制造工藝，尤其是反應(yīng)離子刻蝕和去膠工 藝對通孔刻蝕過程中聚合物生成的影響，優(yōu)化了通孔反應(yīng)離子刻蝕工藝，降低 0?的濃度和增加ar的濃度；在

5、氧等離子體去膠工藝中加入也+2形成氣體，增強(qiáng) 了去除聚合物的能力。經(jīng)過優(yōu)化工藝加工的芯片，提高了應(yīng)力遷移可靠性。關(guān)鍵詞：鋁互連，應(yīng)力遷移，阻擋層，接觸電阻，聚合物 中圖分類號：tn305abstractthe reliability of integrated circuits is an important subject for industry and academy, and stress migration (sm) failure is the most important and persistent challenge among them.although the leadi

6、ng edge of semiconductor technology has been developed to the field of nano-cmos, copper interconnects in high-performance devices have been widely used, but the aluminum interconnect technology is still used in the current mass production of ultra-deep submicron (0.15-0.18 micron) integrated circui

7、t. but the traditional al interconnect technology is still encounter a variety of stress migration problems, so the research of manufacturing process parameters and steps related al interconnect stress migration is conducive to understanding the phenomenon of stress migration, and has practical valu

8、e for industrial applications.this thesis first analyzes the reasons for stress migration reliability failure, according to the stress migration lifetime relationships with a variety of physical parameters measure the lifetime of sm on the q. 15-micron chip, analyzes resistance distribution model of

9、 via, and find the interface contact resistance the bottom of via can significantly affect the via resistance.define the location of stress migration failure in the failure chip by transmission electron microscopy to, and find the fluorine and carbon between tin on the al and ti as barrier layer by

10、auger spectroscopy depth component analysis, which leads to a sharp increase in via resistance and stress migration reliability failure.the experimental part of this t hesis discuss the r1e and i cp process optimizing the via etching process by reducing the concentration of 02 and increasing the con

11、centration of ar; process in oxygen plasma to gel form by adding h2 + n2 gas, enhancing the ability to remove the polymer, improved stress migration reliability.keywords: aluminum interconnects, stress migration, barrier, contact resistance, the polymerclassification code: tn305隨著信息產(chǎn)業(yè)的迅速發(fā)展和經(jīng)濟(jì)全球化的進(jìn)程，

12、信息技術(shù)對當(dāng)今社會(huì)的發(fā)展 起著越來越重要的作用。2005年，信息產(chǎn)業(yè)首次超過鋼鐵產(chǎn)業(yè)，成為全球的第 一大產(chǎn)業(yè)，以集成電路為核心的微電子技術(shù)己經(jīng)滲透到了生活，經(jīng)濟(jì)，國防，軍 事，航天等領(lǐng)域，并起到了舉足輕重的作用。微電子信息產(chǎn)業(yè)的發(fā)展也成為衡量 一個(gè)國家科技發(fā)展水平的重要標(biāo)志。隨著半導(dǎo)體器件尺寸的不斷縮小，單位芯片的電流密度不斷地增大，這樣對 后端的金屬和通孔連線可靠性提出了巨大挑戰(zhàn)，金屬互連對芯片速度、可靠性、 功耗等性能的影響越來越大。芯片中的電流和電壓信號傳輸都是通過金屬互連來 實(shí)現(xiàn)的，由于金屬連線的電子遷移和通孔的應(yīng)力遷移引起的失效和電阻上升，會(huì) 造成信號的延遲和不匹配，最終導(dǎo)致了芯片的

13、失效。提高金屬互連的電子遷移和應(yīng)力遷移的可靠性問題是芯片制造工業(yè)面臨的 挑戰(zhàn)性問題，無數(shù)專家和工程師已經(jīng)對金屬互連的電子遷移做岀了大量地研究， 本文主要闡述了鋁連線應(yīng)力遷移地測試方法和通孔應(yīng)力遷移失效的機(jī)理，以及如 何提高通孔應(yīng)力遷移的可靠性。第一章緒論1.1超深亞微米鋁連線應(yīng)力遷移問題的重要性可靠性的定義是系統(tǒng)或元器件在規(guī)定的條件下和規(guī)定的時(shí)間內(nèi)，完成規(guī)定功 能的能力。從集成電路的誕生開始，可靠性的研究測試就成為ic設(shè)計(jì)、制程研 究開發(fā)和產(chǎn)品生產(chǎn)屮的一個(gè)重要部分。集成屯路可靠性是質(zhì)量管理所涉及的主要領(lǐng)域z?？煽啃允且环N綜合的技 術(shù)，表現(xiàn)為概率量來度量產(chǎn)品或設(shè)備持續(xù)工作的能力，即在規(guī)定的時(shí)期內(nèi)

14、，在規(guī) 定的條件下，完成所要求的功能的一種能力。集成電路可靠性測試用來評估芯片正常工作時(shí)間。在口常生活中，消費(fèi)類電 子產(chǎn)品的壽命至少要保證十年以上，特別是用于軍事和航天電子元器件上的芯片 要保證做到零失效，因此芯片的可靠性測試就變得尤為重要，檢驗(yàn)芯片完成z后, 預(yù)期正常工作的時(shí)間。圖1.1可以作為芯片的生命周期示意圖，芯片的壽命可分為三個(gè)周期早期失 效期(infant mortality region)，芯片使用期(useful life region),芯片 疲勞期(wear out region)。芯片的早期失效發(fā)生在早期失效期(infant mortality region),因此，可

15、靠性分析的目標(biāo)就是盡量降低芯片在這個(gè)期間的失效率，盡可能的延長芯片使用 期(useful life region)的時(shí)間，理想狀態(tài)是使得所有的芯片都在芯片疲勞期 (wear out region)達(dá)到其牛命的終點(diǎn)，而芯片疲勞期的起始點(diǎn)就是由可靠性測 試來定義的。因此可靠性測試和可靠性分析對產(chǎn)品的生命周期界定具有非常重要 的意義。由以上“浴缸曲線”，所謂產(chǎn)品的良率就是芯片生命周期為零的產(chǎn)品成品率, 而可靠性測試階段就是芯片牛命周期大于零的成品率，隨著時(shí)間不斷地增大，產(chǎn) 品會(huì)逐漸出現(xiàn)失效，但是對于不同的產(chǎn)品和不同的項(xiàng)目測試，芯片疲勞期(we肛 out region)出現(xiàn)的時(shí)間點(diǎn)也不一樣，對于木文所

16、研究的0. 15微米鋁連線通孔 應(yīng)力遷移的可靠性測試，其芯片壽命標(biāo)準(zhǔn)是10年，因此所承諾給客戶的芯片的 使用壽命必須超過10年。集成電路工藝可靠性是通過設(shè)計(jì)特殊的電子器件結(jié)構(gòu)來評估芯片的使用壽 命，研究可靠性失效模式，建立物理和化學(xué)模型的方法，并且通過研究和測試對 可靠性失效機(jī)理提出對策措施、消除工藝開發(fā)和牛產(chǎn)階段中的可靠性問題，進(jìn)而 保證集成電路在特定使用年限內(nèi)的可靠性。因此，集成電路工藝的可靠性是集成 電路研究中一個(gè)必不可少的部分，具有舉足輕重的作用。隨著集成電路技術(shù)的飛速發(fā)展，芯片的可靠性測試和失效分析越來越變得重 要，芯片的可靠性測試和評估逐步成熟和規(guī)范化，成立于1958年的固態(tài)技術(shù)協(xié)

17、 會(huì)(jedec)起草、審查并確定半導(dǎo)體器件晶片級可靠性或耗損評估方面的規(guī)范 與標(biāo)準(zhǔn)，所有關(guān)于晶片級可靠性與耗損評估方面的技術(shù)問題，包括術(shù)語、定義、 規(guī)范、標(biāo)準(zhǔn)、測試方法。目前，世界上集成電路制造商在芯片送達(dá)客戶之前，都 會(huì)依據(jù)jedec標(biāo)準(zhǔn)對芯片進(jìn)行可靠性測試，只有通過了可靠性測試的芯片才能運(yùn) 用于電子元器件上，從而保證了芯片的正常工作時(shí)間達(dá)到客戶的有求。在超深亞微米(ultra deep submicron, 0. 15-0. 18 u m)鋁互連線制造技術(shù)屮 遇到的可靠性問題，尤其是鋁連線和通孔的電遷移和應(yīng)力遷移挑戰(zhàn)，將是集成電 路制造商而臨的棘手問題。集成電路工作者常常遇到因?yàn)殡娺w移和

18、應(yīng)力遷移可靠 性失效而縮短芯片的正常工作時(shí)間。所以，在研究傳統(tǒng)的鋁互連線工藝中，尤其 是超深亞微米鋁互連線通孔應(yīng)力遷移可靠性問題具有重要的工業(yè)應(yīng)用價(jià)值和意 義。1. 2超深亞微米鋁連線可靠性面臨的挑戰(zhàn)隨著集成電路的飛速發(fā)展，集成電路的可靠性測試和評估己經(jīng)形成了系統(tǒng) 的、完整的體系，其體系包括了工藝的可靠性、產(chǎn)品測試的可靠性和封裝的可靠 性。通常的測試時(shí)間在非常短的時(shí)間內(nèi)完成，所以準(zhǔn)確評估集成產(chǎn)品的可靠性， 是可靠性工作者一個(gè)最重要的任務(wù)。當(dāng)測試結(jié)果表明某一產(chǎn)品不能滿足設(shè)定的可 靠性目標(biāo)，我們就要和產(chǎn)品設(shè)計(jì)、工藝開發(fā)、產(chǎn)品生產(chǎn)部門一起來改善產(chǎn)品的可 靠性，這也是可靠性工作者的另一重要職責(zé)。當(dāng)產(chǎn)品

19、生產(chǎn)中發(fā)生問題時(shí)，對產(chǎn)品 的可靠性風(fēng)險(xiǎn)評估是可靠性工作者的第三個(gè)重要使命。為了達(dá)成這三項(xiàng)使命，我 們必須完成以下六個(gè)具體工作：1)研究理解產(chǎn)品失效機(jī)理和壽命推算模型；2) 設(shè)計(jì)和優(yōu)化測試結(jié)構(gòu)；3)開發(fā)和選擇合適的測試設(shè)備、測試方法和程序；4)掌 握可靠相關(guān)的統(tǒng)計(jì)知識，合理選擇樣品數(shù)量和數(shù)據(jù)分析方法；5)深入了解制程 參數(shù)和可靠性之間的關(guān)系；6)掌握失效分析的基本知識，有效利用各種失效分 析工具。集成電路可靠性的評估是設(shè)計(jì)特殊的測試結(jié)構(gòu)，然后應(yīng)用集成電路工藝相關(guān) 的退化機(jī)理進(jìn)行測試和評估。例如，在超深亞微米鋁連線中我們使用在芯片切割 道(scribe line)上的測試結(jié)構(gòu)來進(jìn)行電遷移(elec

20、tron migration),應(yīng)力遷移 (stress migration),負(fù)偏壓溫度不穩(wěn)定性(negative bias temperature instab訂ity),熱載流子測試(hot carrier injection)等等一系列的可靠性評 估和測試。目前集成電路可靠性面臨著比較大的挑戰(zhàn)，根據(jù)摩爾定律(moore' s low) 每隔18個(gè)刀芯片的面積將會(huì)減小一半，特別是九十年代以來，工藝的特征尺寸 不斷縮小，集成度不斷提高，因此傳統(tǒng)工藝中遇到了一些物理極限，勢必給集成 電路的可靠性帶來了巨大的挑戰(zhàn)。例如，木文中所遇到的鋁連線工藝中，通孔應(yīng) 力可靠性失效的問題，通孔和鋁連

21、線的特征尺寸不斷縮小，單位面積的電流密度 和熱量不斷增加，同時(shí)也給芯片的可靠性帶來了巨大挑戰(zhàn)。1) 隨著特征尺寸的不斷縮小，工藝中的傳統(tǒng)材料，其特性已接近物理極限， 并且失效模型發(fā)生了改變，這對測試方法以及壽命評估都帶來了嚴(yán)峻挑戰(zhàn)。同時(shí), 一部分失效機(jī)理的可靠性問題變得非常嚴(yán)重。例如，鋁連線工藝中的尺寸不斷減 小，鋁連線和通孔的單位電流密度也發(fā)生了變化，表1.2列出了從深亞微米技 術(shù)節(jié)點(diǎn)到超深亞微米技術(shù)節(jié)點(diǎn)時(shí)第一層金屬互連線(ml)的寬度，厚度和工作電流 等數(shù)據(jù)厲役表12深亞微米和超深亞微米技術(shù)節(jié)點(diǎn)時(shí)鋁互連線的技術(shù)指標(biāo)心技術(shù)節(jié)點(diǎn)(um)ml寬度 (um)ml厚度 (um)ml電流(ma)深亞微

22、米0. 350. 400. 600. 400. 250. 300. 600. 30超深亞微米0. 180. 220. 520. 220. 150. 190. 450. 19隨著電流密度的增加，對鋁連線的電遷移和應(yīng)力遷移提出了更嚴(yán)峻的挑戰(zhàn), 單個(gè)通孔上承受的電流強(qiáng)度在不斷增加，并且后端工藝還經(jīng)過高溫工藝，因此應(yīng) 力變化導(dǎo)致的鋁連線和通孔變形，一旦鋁薄膜在高溫周期中發(fā)牛應(yīng)力變化或者界 面反應(yīng)造成空洞出現(xiàn)，就會(huì)直接加劇電遷移和應(yīng)力遷移發(fā)生的兒率和程度，同時(shí) 會(huì)引起鋁連線和通孔的電阻值變化。如果局部電阻急劇變大，使得鋁連線產(chǎn)?？?洞，產(chǎn)生大量熱量，甚至燒毀整個(gè)芯片。2) 新材料和新工藝的引入導(dǎo)致了新的

23、可靠性問題。例如為了減小金屬互連對 器件速度的延遲，低k和超低k介質(zhì)被引入到金屬互連制程中。由于其機(jī)械、電 學(xué)和熱學(xué)性能遠(yuǎn)遠(yuǎn)低于傳統(tǒng)的二氧化硅材料，vbd (breakdown voltage)和tddb (time dependant dielectric breakdown)壽命，以及由低k材料和高密度倒裝 芯片封裝引起的新失效機(jī)理cpi (chip package interaction) 2成集成電路可 靠性的制約因素。3) 隨著芯片不斷的縮小，后端的金屬連線排列也不斷的變密，其物理特性 也發(fā)牛了變化，其溫度對應(yīng)力等諸多物理參數(shù)的影響會(huì)反映到單條鋁連線和單個(gè) 通孔上，從而對金屬的電遷移

24、和應(yīng)力遷移的可靠性造成影響。另一方面，更多的 金屬導(dǎo)線以及它們與絕緣薄膜性質(zhì)上的顯著差異，將導(dǎo)致芯片制造過程中晶圓片 上實(shí)際的溫度和應(yīng)力分布更加復(fù)雜。因此，后端工藝的主要參數(shù)對超深亞微米鋁 互連線物理參數(shù)的敏感度變的更加明顯。這就決定了，需要提供更加穩(wěn)定的工藝 流程來克服其變化帶來的挑戰(zhàn)，從而保證所有的芯片具有合格的電遷移和應(yīng)力遷 移可靠性?？傊?，集成電路的飛速發(fā)展，特征尺寸的不斷縮小，芯片性能不斷提高，給 芯片的可靠性提岀了更高的要求，并且表現(xiàn)出來的特性已經(jīng)接近了物理極限，進(jìn) 而失效模式也發(fā)牛了改變，這就要求集成電路工作者進(jìn)一步深入研究可靠性物理 和失效機(jī)理，同時(shí)也要和產(chǎn)品設(shè)計(jì)、工藝開發(fā)和工

25、藝生產(chǎn)緊密合作，以減少可靠 性對集成電路特征尺寸進(jìn)一步縮小的制約，并保證產(chǎn)品保持足夠的可靠性容限。1.3本論文的工作木論文從鋁連線通孔應(yīng)力遷移失效的機(jī)理出發(fā)，全面系統(tǒng)的研究了超深亞微 米工藝和通孔應(yīng)力遷移的關(guān)系，找到通孔應(yīng)力遷移失效的機(jī)理和解決方法。其中 論文第一章分析了研究超深亞微米鋁互連線的應(yīng)力遷移的重要意義，并總結(jié)了木 論文的主要工作。第二章闡述了應(yīng)力遷移現(xiàn)象，以及集成電路工藝制造中研究鋁 連線應(yīng)力遷移可靠性的常用方法。論文的第三章和第四章先分析了 0. 15微米邏 輯鋁連線工藝中遇到的通孔應(yīng)力遷移可靠性失效的問題，聯(lián)系理論分析其失效的 機(jī)理，通過一系列的失效分析手段定位到失效的位置，然

26、后設(shè)計(jì)實(shí)驗(yàn)方案，優(yōu)化 工藝最終解決了通孔電阻不穩(wěn)定導(dǎo)致通孔應(yīng)力遷移失效地問題，第五章歸納了全 部研究工作的創(chuàng)新點(diǎn)和結(jié)論。具體而言，木論文的主要工作如下：1）首先闡述了超深亞微米鋁連線的電遷移和應(yīng)力遷移的可靠性的重要性，目前 集成電路中鋁連線應(yīng)力遷移的測試方法和通孔電阻的測試方法，并且進(jìn)一步 研究了影響通孔的電阻值的工藝參數(shù)和步驟。2）闡述了 0. 15微米邏輯鋁連線工藝中遇到的可靠性失效問題，發(fā)現(xiàn)通孔電阻 值不穩(wěn)定會(huì)導(dǎo)致通孔的應(yīng)力遷移可靠性失效，并通過可靠性失效分析手段（透 射電子顯微術(shù)，俄歇電子能譜分析）定位失效的部位在通孔底部，大量的聚 合物殘留是導(dǎo)致通孔電阻值升高的原因。3）結(jié)合理論知識

27、，優(yōu)化工藝的參數(shù)和步驟，提高去除聚合物的能力，使得通孔 底部和鋁連線的頂部結(jié)合緊密，有效地降低了通孔的電阻值，從而提高了鋁 連線通孔應(yīng)力遷移的可靠性。第二章鋁互連線通孔應(yīng)力遷移問題的研究背景集成電路經(jīng)過三十多年的飛速發(fā)展，品體管尺寸越來越小，rc延遲現(xiàn)象變 得越來越嚴(yán)重，盡管以低k介電材料的引入、阻擋層和銅籽晶層淀積及電鍍銅等 工藝為主要特點(diǎn)的銅互連技術(shù)已成為90nm及以下產(chǎn)品的標(biāo)準(zhǔn)工藝，但是0.13 微米以上的工藝仍然采用鋁連線作為電路連線，盡管目前鋁互連線已經(jīng)是一種成 熟的技術(shù)，但對超深亞微米鋁互連線通孔應(yīng)力遷移可靠性問題的研究卻不夠充 分，在生產(chǎn)中常有新問題出現(xiàn)，因此有必耍系統(tǒng)地研究和解

28、決超深亞微米鋁互連 線的通孔應(yīng)力遷移可靠性問題。本章回顧了相關(guān)的研究歷史，總結(jié)了常用的研究 方法和分析技術(shù)。2. 1鋁連線通孔應(yīng)力遷移現(xiàn)象把芯片放在不同的溫度下烘烤不同的時(shí)間，在烘烤的過程中不施加電壓，待 烘烤完成后，在芯片上施加工作電壓測試其電阻值，然后比較烘烤前后的電阻值 變化。在測試過程中，我們也可以觀察到有些金屬導(dǎo)線上和金屬與通孔的界面處 出現(xiàn)了空洞，甚至完全斷開，如圖2.1所示。這種現(xiàn)象稱之為應(yīng)力遷移失效圖2.1金屬連線與通孔界面出現(xiàn)空洞(stress migration failure),經(jīng)過高溫烘烤之后，應(yīng)力的釋放導(dǎo)致鋁連線中的 金屬原子發(fā)生遷移，形成空洞，導(dǎo)致了后端的電阻值升高

29、和芯片可靠性失效。2. 2鋁連線通孔應(yīng)力遷移原理在集成電路的金屬互連工藝和保護(hù)絕緣層工藝中會(huì)有不少高溫過程。由于金 屬層和絕緣層的熱膨脹系數(shù)不一樣，這些高溫過程會(huì)在金屬層鋁中引入較大的應(yīng) 力。當(dāng)熱脹冷縮釋放應(yīng)力的時(shí)候，導(dǎo)致鋁連線中空洞成核和生長，從而導(dǎo)致可靠 性失效，特別是通孔底部和鋁連線的頂部的界面處，如果結(jié)合不緊密，經(jīng)過在一 定溫度下烘烤一段時(shí)間，應(yīng)力的釋放就會(huì)導(dǎo)致這個(gè)薄弱的地方出現(xiàn)空洞，鋁原子 就會(huì)遷移到金屬連線的其他位置，從而導(dǎo)致整個(gè)電阻值升高，芯片的可靠性失效。一旦金屈空洞形成，影響空洞成長的因素有兩個(gè)：1）鋁的熱應(yīng)力2）鋁的 自擴(kuò)散。當(dāng)溫度降到絕緣層淀積的溫度以下時(shí)，熱脹冷縮產(chǎn)生的

30、應(yīng)力就會(huì)成線性 增加。空洞成長率最快的溫度就處于工作溫度和絕緣層淀積溫度之間。其次影響金屬空洞形成，除了應(yīng)力因素彫響以外，在金屬刻蝕和濺射過程中， 也會(huì)影響空洞的形成，例如鋁金屬的al-cu的含量，a1的晶粒大小，刻蝕過程 中的對金屈側(cè)壁的破壞等等。0. 15微米邏輯鋁連線工藝中，影響鋁連線和通孔應(yīng)力遷移可靠性如下：1）鋁連線的屮鋁的微觀結(jié)構(gòu)以及合金含量。2）鋁金屬的濺射溫度。3）絕緣電介質(zhì)預(yù)熱處理的溫度。4）阻擋層的質(zhì)量。5）鋁金屬和阻擋層界面的黏合程度。6）鋁金屬連線的尺寸和通孔的尺寸。7）a1與si（k a與tial3界面的擴(kuò)散程度。8）鋁金屬連線的輪廓9）阻擋層淀積的溫度。10）后端工

31、藝屮，從高溫冷卻到室溫的速度。2. 3鋁連線通孔應(yīng)力遷移研究方法壽命測試既是研究互連線可靠性的重要方法，也是芯片質(zhì)量認(rèn)證的重要項(xiàng) 目。在工業(yè)生產(chǎn)中，通過應(yīng)力遷移測試能夠獲得產(chǎn)品的預(yù)期壽命；在科研活動(dòng)中, 通過壽命測試可以知道電遷移失效的主要機(jī)制，為改進(jìn)電遷移可靠性提供重要依 據(jù)。研究互連線應(yīng)力遷移可靠性的一個(gè)核心工作是測量互連線結(jié)構(gòu)的應(yīng)力遷移壽 命。一般地，應(yīng)力遷移壽命是通過測量應(yīng)力遷移平均失效時(shí)間（median time to fa訂ure, mtf）來推算得到的。金屬互連線的平均失效時(shí)間定量反映了金屬薄膜 材料抗應(yīng)力遷移失效的能力。2. 3.1測試結(jié)構(gòu)的設(shè)計(jì)規(guī)范依據(jù)jede標(biāo)準(zhǔn)設(shè)計(jì)via

32、chain的應(yīng)力遷移測試結(jié)構(gòu)如圖2. 2、圖2. 3所示。在圖2.2 via_chain測試結(jié)構(gòu)0. 15微米邏輯鋁連線工藝中，設(shè)計(jì)第一層金屬和第二層金屬之間的100000個(gè)通圖2.3 via_chain測試結(jié)構(gòu)剖面圖孔作為應(yīng)力遷移測試的樣木，其中通孔的直徑大小為0.22微米，通孔的長度為6500 埃。2. 3. 2測試方法和步驟德州儀器的 mcpherson 博士等建立了 sm 的 power-law creep-rate model. 該模型認(rèn)為，在熱蔓延中應(yīng)力造成的驅(qū)動(dòng)力隨著溫度靠近絕緣層(覆蓋層)的淀 積溫度而減小，但空位的擴(kuò)散速率會(huì)隨著溫度的升高而指數(shù)增加。綜合這兩種驅(qū) 動(dòng)力，金屬層

33、的蠕變速度可表達(dá)為式2. 1r (t) =c (to-t)_n exp (-ea/kt)(式 2. 1)r(t)是溫度t下的金屬的蠕變速度；t。是絕緣層的淀積溫度；ea是金屬擴(kuò) 散相關(guān)的激活能；n是溫差指數(shù)因子。從公式屮容易看出金屬的蠕變速度存在一 個(gè)溫度峰值。這個(gè)溫度峰值依賴于導(dǎo)體和周圉絕緣體的性質(zhì)和熱淀積條件。對一 般制程來說，溫度峰值大概在150度- 200度z間。芯片應(yīng)力遷移可靠性評估必須滿足以下兩點(diǎn)：(1)取樣能代表所有產(chǎn)品；(2) 加速測試的結(jié)果能夠用于推測實(shí)際使用時(shí)的情形。為了滿足前者，應(yīng)力遷移測試 的樣品必須從封裝好的芯片屮隨機(jī)挑選；而后者則要求加速測試條件下的失效機(jī) 制必須與

34、實(shí)際使用時(shí)的情況一致，而且測試結(jié)果要轉(zhuǎn)化成壽命值。圖2.4是封 裝級應(yīng)力遷移測試流程的示意圖。圖2.4屮q)所示的晶圓片在完成所有制造工藝后將按照(d)屮列舉的流程 進(jìn)行封裝和測試，當(dāng)晶圓片被切割封裝成(b)所示的樣子后，從屮隨機(jī)挑選出的 若干樣品將放入(c)所示的測試儀器內(nèi)測試。從測試的原始數(shù)據(jù)到最終壽命值經(jīng) 歷了(e)至lj(h)的一系列計(jì)算。其屮，測試得到的各個(gè)樣品電阻隨時(shí)間的變化規(guī)律 是最原始的數(shù)據(jù)，女n(f)屮的圖示。根據(jù)black方程),可以在選定的溫度t和 測量電阻值rs,計(jì)算出活化能ah和加速因子a,定義芯片失效為電阻值變化為10%,然后可以計(jì)算出在芯片正常工作時(shí)間下的壽命t5

35、。在根據(jù)(h)可以及計(jì) 算出最大工作溫度下的0. 1%失效的累計(jì)時(shí)間。同一批次生產(chǎn) 的晶圓片(e)測試?yán)碚搑(t)=c(t0-t)nexp(-ea/kt)(b)切割和封裝1、隨機(jī)選取的樣品tstress 葉 9225c275c2501.89%5.51%5003.26%6.42%10004.06«7.23%(f)測試條件(g)確定a,ah.at <1/ a * (l/m2) * exp(ah/kt)fitting 曲線v在烤箱中測試應(yīng)力遷移壽命值(tq(h)確定 abah.atto.產(chǎn) t5(/exp309o3圖2. 4封裝級應(yīng)力遷移測試流程的示意圖根據(jù)jedec標(biāo)準(zhǔn)和測試方法，

36、可靠性測試的流程如下：1. 從3批不同工藝時(shí)期的芯片屮任意選取6片硅片。2. 在標(biāo)準(zhǔn)測試結(jié)構(gòu)上測試初始的通孔和鋁連線電阻值。3. 將6片硅片分成三組，每組條件放2片硅片。4. 將三組不同的硅片分別分配不同的溫度175°c, 225°c, 275°c進(jìn)行烘烤。5. 三組硅片在不同的溫度下，分別烘烤250, 500, 1000小時(shí)，然后再測試 其電阻值，比較相對于初始電阻值的變化量。6. 根據(jù)jep139標(biāo)準(zhǔn)和工藝技術(shù)制定失效的標(biāo)準(zhǔn)，在0.15微米邏輯芯片工 藝中，集成電路制造商業(yè)內(nèi)標(biāo)準(zhǔn)規(guī)定電阻值變化量超過10%,視為其可 靠性失效。7. 再根據(jù)測試的結(jié)果，計(jì)算出活化

37、能 h和加速因子a.這樣就能夠計(jì)算出 t50,其公式如下式2. 2：/50 = a*(1/at2)*exp(a/?/kt)(式2. 2)通過以上的可靠性測試的芯片，才能認(rèn)為是符合正常工作壽命的芯片，才能 夠保證芯片嵌入到電子元件中穩(wěn)定的工作。在本論文中，我們采取了集成電路制造商業(yè)內(nèi)的標(biāo)準(zhǔn)規(guī)定，在不同的溫度下,烘烤不同的時(shí)間，然后再比較其電阻值的變化量，如果在規(guī)定的測試結(jié)構(gòu)上，通孔和鋁連線的電阻值變化量超過了 10%,我們就視其應(yīng)力遷移可靠性失效。首先選取用0.15微米邏輯工藝生產(chǎn)出的正常的硅片，提取通孔應(yīng)力可靠性 測試數(shù)據(jù),在175°c,225°c和275°c下烘

38、烤250小時(shí),500小時(shí),1000小時(shí),然 后測試其通孔電阻值的變化量，其測試結(jié)果表2.1所示表2.1通孔烘烤后電阻值變化量j溫度(°c) 烘烤 ' 時(shí)間(hrs)175c225c275c2500.11%1.89%5.51%5000.45%3.26%6.42%10001.90%4.06%7.23%然后再根據(jù)電阻值的變化量和烘烤的時(shí)間關(guān)系，得岀應(yīng)力遷移的壽命與電阻值量的變化關(guān)系圖2. 5所示k2 - o qqkk o 9t(；h=o wg4圖2. 5應(yīng)力遷移的壽命與電阻值量的變化關(guān)系通過以上實(shí)驗(yàn)數(shù)據(jù)的測量和分析，我們可以外推到175°c,225°c和275&

39、#176;c通孔電阻值變化量為10%的時(shí)候，所對應(yīng)的應(yīng)力遷移壽命，其外推數(shù)據(jù)如表2. 2所示表2. 2 175°c, 225°c和275°c通孔電阻值變化10%時(shí)應(yīng)力遷移壽命溫度(°c) 失效壽存二、 (hrs)175°c225°c275°ctf(hrs)272786380779123tf*(at)21.77e+101.60e+092.19e+08將測試的數(shù)據(jù),帶入到black方程中,計(jì)算出a*(1e)和1/kt,如圖2.6所示 根據(jù)175°c, 225°c和275°c烘烤不同時(shí)間，通孔電阻值的

40、變化量，結(jié)合外推法, 可以得出通孔電阻值變化量為10%,絕緣層淀積工藝溫度為430°c條件下的black 方程關(guān)系式2. 31/kt a/v(del"t)2 對應(yīng)關(guān)條 ?.(k)i !(>® 2.6 a* (1/ a t2)和 1/kt 對應(yīng)關(guān)系t, = 0. 6115*(430-t廠(-2)*cxp(0.9306/kt)(2.3)再根據(jù)式2.3,就可以計(jì)算出，芯片的工作溫度為110°c時(shí)，其通孔的應(yīng)力遷移 可靠性壽命為1190年，符合0. 15微米邏輯芯片的通孔應(yīng)力遷移可靠性測試的要 求。因此，本論文采用的是在不同溫度下烘烤不同的時(shí)間，測試通孔電

41、阻值的變 化量，如果在不同溫度下烘烤不同的時(shí)間，如果通孔電阻值變化量都控制在10% 以下，視其通過芯片通孔應(yīng)力遷移可靠性測試。2. 3.3通孔電阻值模型在芯片制造過程中，集成電路工作者和研究人員會(huì)在硅片街道(scribe line)上設(shè)計(jì)電學(xué)性能測設(shè)和可靠性測試的圖形，測試接觸電阻的方法有兩種： 一種是via chain結(jié)構(gòu)，這種結(jié)構(gòu)是由大量的via(般有數(shù)千個(gè)通孔)和上下兩 層金屬(一般via之間的金屬長度約為via直徑)組成，所測的電阻值包括了上 下層金屬的電阻值，并且金屬的電阻值遠(yuǎn)遠(yuǎn)小于通孔的電阻值，測試的總阻值減 去金屬的電阻值后，可以得到所有通孔的電阻值，然后再除以通孔的個(gè)數(shù)，就可

42、以計(jì)算出單個(gè)通孔電阻值。第二種方法是采用kevin via的測試結(jié)構(gòu)，在單個(gè)通 孔的上下兩端分別接出兩根金屬導(dǎo)線，四根金屬連線分別對應(yīng)電壓和電流信號， 這樣所測出來的電阻值就只包括單個(gè)通孔的電阻值，不包含金屬導(dǎo)線的電阻值。 因此，在研究通孔電阻值的穩(wěn)定性時(shí)，一般采用第一種via chain的測試結(jié)構(gòu)， 在精確研究單個(gè)通孔電阻值的時(shí)，一般采用第二種kevin via的測試結(jié)構(gòu)。在木論文中，測試通孔的電阻值是采用的via chain的結(jié)構(gòu)如圖2. 7,總共 5236個(gè)通孔鏈接第一層金屬和第二層金屬，然后加0. 1伏特電壓，測試電流，然后計(jì)算出通孔的電阻值。庫三庫二®三審一 凰二甸二1一&

43、#174;圖2. 7 via chain結(jié)構(gòu)示意圖ml為了更好的理解和計(jì)算通孔電阻值，進(jìn)一步分析通孔的構(gòu)成，圖2. 8中給出了 通孔電阻的相應(yīng)參數(shù)，hw是via中鉤插塞的高度,ts和tsn分別是ti薄膜和tstitstinsidewallti thicknesssidewall tin thicknesstbtibottom ti thicknesshw tungsten heighttbtinbottom ti thicknesstaitinal top tin thickness圖2. 8通孔結(jié)構(gòu)的電阻模型tin薄膜在側(cè)壁的厚度，t薊和t環(huán)分別是ti薄膜和tin薄膜在底部的厚 度,9ta1

44、tin為a1金屬頂部的tin薄膜厚度。因此通孔電阻值的表達(dá)式2. 4rvia二rplug+rtin+rr汁 riutin +rl（式 2. 4）其屮心息是鉤插塞及側(cè)壁ti和tin薄膜的總電阻，rm為底部tin薄膜的電 阻，也為底部ti薄膜的電阻，rmn為a1金屬頂部的tin薄膜電阻,&為各部 同層之間的接觸電阻，包括鵠插塞和tin之間的接觸電阻ra tin, tin薄膜和ti 薄膜z間的接觸電阻rcnn-ti,以及ti薄膜和al金屬表面tin薄膜z間的接觸 電阻 rcti-altino 其等效電阻如圖2. 9rsnstitrwrewrtinctin-ticti-aitin圖2. 9通孔

45、電阻的電阻模型由于鉤插塞凡血的電阻為側(cè)壁tin薄膜的電阻（際）,側(cè)壁ti薄膜的電阻（賂）,鉤插塞的電阻（rq并聯(lián)在一起，因此表達(dá)式為式2. 5（式 2.5）在0. 15微米邏輯鋁連線工藝中，r”和 險(xiǎn)的電阻遠(yuǎn)遠(yuǎn)大于乩電阻，因此在并 聯(lián)電路中，鉤插塞rpiug的電阻主要由卡烏插塞的電阻（&）決定。4“%通孔電阻串聯(lián)了不同層z間的界面電阻和底部ti和tin薄膜的電阻，接觸 電阻&的大小取決于接觸界而的性質(zhì)以及界而的而積如式2. 6（式 2.6）其中u為齊層之間界而的總電阻系數(shù)。同時(shí)底部tin薄膜的電阻1?詢，底部ti薄膜的電阻隔,a1金屬頂部的tin薄tiral tin = p a

46、ltin4tr 丄 bti2兀qbw膜電阻rmn,其電阻值如式2. 7-2.9,（式 2.7）（式 2.8）（式 2.9）從電阻公式可知，金屬薄膜的厚度變化會(huì)影響通孔電阻的大小。本論文屮主要研究的是底部ti薄膜和a1金屬頂部tin薄膜的界面電阻以 及a1金屬頂部tin薄膜電阻，因?yàn)榈撞縯i與a1金屈頂部tin薄膜界而的性 質(zhì)會(huì)影響到界而電阻系數(shù)，齊層之間界而穩(wěn)定性直接影響通孔電阻值得大小。2.4本章小結(jié)木章闡述了超深亞微米鋁連線工藝中，應(yīng)力遷移現(xiàn)象和失效的原理，并且介 紹了集成電路制造業(yè)中應(yīng)力遷移可靠性測試方法以及通孔電阻測試方法。在集成電路的金屬互連工藝和保護(hù)絕緣層工藝中會(huì)有不少高溫工藝。由

47、于金 屬層和絕緣層的熱膨脹系數(shù)不一樣，這些高溫過程會(huì)在金屬層鋁中引入較大的應(yīng) 力。當(dāng)熱脹冷縮釋放應(yīng)力的時(shí)候，鋁連線和絕緣層的膨脹系數(shù)不匹配，會(huì)導(dǎo)致鋁 連線中空洞成核和生長，特別是在鋁金屬連線和通孔的結(jié)合處產(chǎn)生空洞，導(dǎo)致應(yīng) 力遷移可靠性失效。研究過程中，測量應(yīng)力遷移可靠性時(shí)采用國際標(biāo)準(zhǔn)jedec,設(shè)計(jì)應(yīng)力遷移測 試結(jié)構(gòu)，測試方法，以及判斷應(yīng)力遷移可靠性是否合格的標(biāo)準(zhǔn)。本研究項(xiàng)目中采 用了集成電路業(yè)內(nèi)判斷標(biāo)準(zhǔn)，在加溫烘烤不同的時(shí)間內(nèi)，通孔電阻變化量在10% 之內(nèi)，可視為應(yīng)力遷移可靠性合格。本章還介紹了通孔電阻值的測試結(jié)構(gòu)和方法，有兩種測試結(jié)構(gòu)kevin via結(jié) 構(gòu)和via chain結(jié)構(gòu)。為了監(jiān)

48、測生產(chǎn)工藝中的穩(wěn)定性，采用via chain的測試結(jié) 構(gòu)，并且給出了通孔電阻模型，闡述了影響通孔電阻值的參數(shù)。第三章制造工藝對通孔界面與應(yīng)力遷移可靠性的影響本章聯(lián)系工業(yè)生產(chǎn)實(shí)際情況，介紹了形成鋁連線通孔的等離子刻蝕技術(shù)原理 以及工藝流程，分析了等離子刻蝕工藝對鋁互連線通孔的微結(jié)構(gòu)和應(yīng)力遷移壽命 的影響機(jī)制，并分析了造成鋁互連線通孔應(yīng)力遷移可靠性失效的原因。3. 1超深亞微米鋁連線通孔制造工藝3.1. 1等離子體刻蝕原理和系統(tǒng)等離子體刻蝕技術(shù)運(yùn)用于硅材料制造技術(shù)要追溯到上世紀(jì)60年代后期，在 電路設(shè)計(jì)中，希望獲得更大規(guī)模的集成度因而具有更小圖形的設(shè)計(jì)者們認(rèn)識到各 向異性刻蝕的重要意義，到了 70

49、年代中期，大多數(shù)集成電路制造者進(jìn)行了大量 努力來發(fā)展等離子體刻蝕技術(shù)。等離子體是有部分電離的氣體及等量的帶正、負(fù)電荷粒子所組成，它是利用 外加電場的驅(qū)動(dòng)而形成，并j4會(huì)發(fā)牛輝光放電（glow discharge）現(xiàn)象。等離了 體干法刻蝕是利用基態(tài)或是中性激發(fā)態(tài)物質(zhì)的化學(xué)反應(yīng)，將固態(tài)薄膜去除?？涛g 通常被氣體放電所形成的帶能量等離子體所增強(qiáng)或引發(fā)。隨著工藝參數(shù)及等離子 體狀態(tài)的改變，等離子體刻蝕包含兩種刻蝕機(jī)制，即物理性刻蝕與化學(xué)性刻蝕。物理性刻蝕是一種物理濺射（sputter）方式，它是利用輝光放電，將氣體 （如ar）電離成帶正電的離子，再利用偏壓將離子加速，濺射在被刻蝕物的表 面，而將被刻蝕

50、的物質(zhì)原子擊出。其特點(diǎn)是離子撞擊具有很好的方向性，可以獲 得接近垂直的刻蝕輪廓。但缺點(diǎn)是由于離子是以撞擊的方式達(dá)到刻蝕的目的，因 此光刻膠與待刻蝕材料兩者將同吋受到刻蝕，造成對屏蔽物質(zhì)的刻蝕選擇比變 差，同時(shí)因?yàn)榭侩x子撞擊方式對于底層物質(zhì)的選擇比很低，刻蝕終點(diǎn)必須精確控 制。且被擊出的物質(zhì)往往是非揮發(fā)性物質(zhì)，這些物質(zhì)容易再度淀積在被刻蝕物的 表面或側(cè)壁?；瘜W(xué)性刻蝕是利用等離子體產(chǎn)牛化學(xué)活性極強(qiáng)的原（分）子團(tuán)擴(kuò)散至待刻蝕 表面，并與待刻蝕物質(zhì)發(fā)生化學(xué)反應(yīng)產(chǎn)生揮發(fā)性的反應(yīng)生成物。這種刻蝕方式接 近于濕法刻蝕，只是反應(yīng)物為氣態(tài)，并利用等離子體來促進(jìn)刻蝕的速率。物理與化學(xué)的刻蝕有不同的特性:化學(xué)刻蝕展

51、現(xiàn)高刻蝕速率，高的選擇比（也 就是不同材料的刻蝕速率比）與低的離子轟擊導(dǎo)致的缺陷，但產(chǎn)生各向同性的刻 蝕輪廓。物理刻蝕機(jī)制可以產(chǎn)生各向異性的輪廓，但是伴隨著低的選擇比與高的 離子轟擊導(dǎo)致的缺陷，結(jié)合化學(xué)與物理刻蝕的優(yōu)點(diǎn)，即可得到各向異性輪廓、合理的選擇比與適度降低離子轟擊所導(dǎo)致的缺陷。一個(gè)等離子干法刻蝕系統(tǒng)的基本部件包括：發(fā)生刻蝕反應(yīng)的反應(yīng)腔，一個(gè)產(chǎn) 生等離子體的射頻電源、氣體流量控制系統(tǒng)、去除刻蝕生成物和氣體的真空系統(tǒng)。 刻蝕系統(tǒng)包括傳感器、氣體流量控制單元和終點(diǎn)探測器。在干法等離子體刻蝕中 不同的控制參數(shù)有：真空度、氣體混合組分、氣流流速、溫度、射頻功率和硅片 相對于等離子體的位置。這些不

52、同的參數(shù)之間的互作用是干法刻蝕工藝控制器的 功能叫在刻蝕過程屮用到大量的化學(xué)氣體，通常氯和三氯化硼刻蝕鋁，氯、氟和澳 刻蝕硅，氧去除光刻膠。在通孔的刻蝕過程中，通常選用的是氟來刻蝕二氧化硅, 然后通過氧和氮去除光刻膠和刻蝕殘留下來的聚合物。干法等離子體反應(yīng)器具有幾種不同的類型，其中主要包括：圓筒式等離子體 反應(yīng)器，平板反應(yīng)器、順流刻蝕系統(tǒng)、三極平而反應(yīng)器、離子銃、反應(yīng)離子刻蝕、 高密度等離子體刻蝕機(jī)。在通孔刻蝕反應(yīng)中，我們通常選用的是反應(yīng)離子刻蝕，它是一種物理作用和 化學(xué)作用混合的刻蝕系統(tǒng)，采用化學(xué)反應(yīng)和物理離子轟擊去除硅片表面材料技 術(shù)。硅片是放置于加rf源的電極（陰極）上，在這種方式下（見

53、圖3.1）,陰極 產(chǎn)生一個(gè)直流自偏置電壓，使得硅片與等離子體有一個(gè)比較大的電壓差，從而使 得等離子漿體的離化的自由基團(tuán)具有比較強(qiáng)的方向性，在腔體中產(chǎn)生的等離子 體，ar+主要通過物理轟擊的方式刻蝕掉二氧化硅，而f的自由基團(tuán)則通過化學(xué) 的方式與二氧化硅發(fā)生反應(yīng)去除。接地電板（陽極）plasmaar+（物理刻蝕成分）f （化學(xué)刻蝕成分）:）rf發(fā)生器電源電板（i八wafer13.56 mhz圖3. 1平行板式磁控反應(yīng)離子刻蝕裝置由于在刻蝕通孔的過程中，會(huì)形成大量的聚合物和殘留物，并且需要去除掉剩下的光刻膠，因此我們需要用氧的等離子體來做刻蝕，通常采用電感耦合等離 子體反應(yīng)器來實(shí)現(xiàn)，這是一種能減弱硅

54、片上等離子體耦合的高密度、低壓刻蝕反 應(yīng)器，形成的等離子體不直接接觸到硅片的表而，減少了硅片受到等離子的損傷 稱為downstream etcher。它通過用絕緣板或石英管與等離子體隔開的螺旋線 圈產(chǎn)生等離子體（見圖3.2）,硅片放在遠(yuǎn)離線圈的地方因而不會(huì)受到電磁場的 影響，。硅片能加偏置來獲得化學(xué)和物理刻蝕，這種反應(yīng)器能在高深款比窗口中獲 得各向異性的側(cè)壁剖面。ii圖3. 2電感耦合等離子體刻蝕3.1. 2等離子體刻蝕工藝形成通孔方法在超深亞微米芯片制造工藝中，用于芯片中多層布線之間的絕緣層多為摻雜 氟元素的二氧化硅。工藝中通常是通過光刻膠將連接鋁連線的通孔圖形定義到淀 積的二氧化硅薄膜表面

55、，然后再選擇性的清除掉薄膜層上不受掩膜的部分，最后 通過氧氣等離子體剝離光膠，從而形成通孔圖形。典型的鋁連線工藝流程中（見圖3.3）,通孔圖型形成主要分以下幾個(gè)步驟: 絕緣介質(zhì)的填充與平整用于絕緣層填充的介電質(zhì)，是通過高密度等離子體化學(xué)氣相淀積（hdpcvd） 形成,然后淀積再增強(qiáng)型二氧化硅（pe-ox）當(dāng)絕緣介質(zhì)填充完畢之后，用化學(xué) 機(jī)械研磨（cmp），將其平坦化。1 絕緣介質(zhì)的填充于與平整2,光邂4,繼撅pi i 耀 11 邇 ih m on rn圖3. 3工藝流程光刻形成通孔圖形將電路圖形制作在名為掩模版的石英版上，然后通過紫外線透過掩模版把 圖形轉(zhuǎn)移到硅片表面的光敏薄膜上（pr） o等

56、離子刻蝕形成通孔圖形在涂膠的硅片上采用化學(xué)和物理的方法有選擇性地從硅片表面去除不需要 的材料，正確的復(fù)制掩模圖形。在介質(zhì)層刻蝕過程中，通常采用的是等離子刻蝕 工藝去除二氧化硅，采用氟碳化合物化學(xué)氣體作為反應(yīng)氣體，導(dǎo)入等離子體后形 成不同類型的反應(yīng)離子（活性基團(tuán)）和屮性離子。在提供的電壓下，等離子體產(chǎn)生發(fā)光放電，而cw分子被等離子體的高能量 屯子（約為10ev）所轟擊，而產(chǎn)生各種離子，原子團(tuán)以及原子。其中所產(chǎn)生的 氟原子和cf2原子，如式3.1所示，可以與siq發(fā)生式3.2及式3.3所列的化學(xué) 反應(yīng)。這些反應(yīng)的si原子與f原子，生成具有揮發(fā)性的化合物-四氟化硅。因此, 利用四氟化硅等離子體內(nèi)產(chǎn)生

57、的氟原子，cf.等離子體可以用來進(jìn)行sio?的刻蝕 11c耳等離了體+cf,s®+4f = s遲+20sio2 + 2cf2 = sif4 + 2co（式 3. 1）（式 3. 2）（式 3. 3）在刻蝕過程屮由光刻膠屮的碳轉(zhuǎn)化而來并與刻蝕氣體和刻蝕生成物結(jié)合在 一起的聚合物附著在刻蝕圖形的側(cè)壁，這些聚合物比較復(fù)雜，包含了刻蝕劑和反 應(yīng)的生成物，聚合物鏈有很強(qiáng)的難以氧化和去除的碳氟鍵。然而這些聚合物和光 膠必須在刻蝕完成z后去除，否則器件的成品率和可靠性都會(huì)受到影響。這些側(cè) 壁的清洗通常都是用等離子體問。工藝中用電感耦合等離子體反應(yīng)器產(chǎn)生等離子體02與光膠及聚合物產(chǎn)生化 學(xué)反應(yīng)式3. 4以及式3. 5,然后將其生成物co, co2抽走，最后用強(qiáng)溶劑進(jìn)行濕法 清洗。c + o,> o + o + w（式 3.4）resist+ oco,co“hq（式 3. 5）鉤插塞的形成干法刻蝕形成通孔后，為防止餌淀積中wr影響相鄰器件，需要首先淀積一 層tin薄膜和ti薄膜作