chapterpart集成電路制造PPT課件

1、2021-12-81鄧軍勇版圖設計師培訓版圖設計師培訓第3章 版圖設計第1頁/共68頁2021-12-82第三章 版圖設計3.5 CMOS VLSI制造工藝簡介晶體管版圖簡介分層和連接工藝設計規(guī)則縱向連接圖通用設計步驟第2頁/共68頁2021-12-83電路在芯片上的工作模擬1045-1352video第3頁/共68頁2021-12-84版圖的層contactdiffmetal1metal2ndiffpdiffnwellpolyvia第4頁/共68頁2021-12-85版圖的層contactdiffmetal1metal2ndiffpdiffnwellpolyvia第5頁/共68頁2021-1

2、2-86內(nèi)容 硅工藝概述及CMOS工藝流程 材料生長與淀積 刻蝕 設計規(guī)則第6頁/共68頁2021-12-87硅工藝概述及CMOS工藝流程硅晶圓確定晶體管的基底區(qū)域形成并繪制多晶硅柵的圖案確定有源區(qū)為接觸孔開孔確定互連層用鈍化層覆蓋芯片為連線綁定形成鈍化層開孔第7頁/共68頁2021-12-88單晶硅的生長 晶體生長是把半導體級硅的多晶塊轉(zhuǎn)換成一塊大的單晶硅。把多晶轉(zhuǎn)變成一個大單晶，給與正確的定向和適量的P型或者N型摻雜，稱為單晶硅的生長。85%的單晶是CZ法生產(chǎn)出來的. 直拉法（CZ 法） CZ 拉單晶爐 摻雜 雜質(zhì)控制第8頁/共68頁2021-12-89單晶硅的生長籽晶熔融多晶硅熱屏蔽水套

3、單晶硅石英坩鍋碳加熱部件單晶拉伸與轉(zhuǎn)動機械坩堝籽晶單晶第9頁/共68頁2021-12-810單晶硅的生長為了在最后得到所需電阻率的晶體，摻雜材料被加到拉單晶爐的熔體中，晶體生長中最常用的摻雜雜質(zhì)是生產(chǎn)p型硅的三價硼或者生產(chǎn)n型硅的五價磷。硅中的摻雜濃度范圍可以用字母和上標來表示，如下表所示第10頁/共68頁2021-12-811單晶硅的生長video第11頁/共68頁2021-12-812Wafer制備過程晶體生長整形切片磨片拋光倒角清洗檢查包裝video第12頁/共68頁2021-12-813Wafer制備過程video第13頁/共68頁2021-12-814Wafer第14頁/共68頁20

4、21-12-815硅工藝概述及CMOS工藝流程Silicon wafer showing die sites.YieldRETURN第15頁/共68頁2021-12-816確定晶體管的基底區(qū)域 N N阱的形成阱的形成外延的形成：外延就是在單晶襯底上淀積一層薄的外延的形成：外延就是在單晶襯底上淀積一層薄的單晶層。外延層與襯底有完全相同的晶格結(jié)構(gòu)，但單晶層。外延層與襯底有完全相同的晶格結(jié)構(gòu)，但是純度更高，晶格的缺陷更少。是純度更高，晶格的缺陷更少。第16頁/共68頁2021-12-817確定晶體管的基底區(qū)域(a) 有外延層的初始圓片1）首先生長外延層，再生長SiO2層，其厚度以離子注入不能穿透為原

5、則。第17頁/共68頁2021-12-818確定晶體管的基底區(qū)域 N N阱的形成阱的形成N N阱注入：掩膜版決定哪些區(qū)域進行注入得到阱注入：掩膜版決定哪些區(qū)域進行注入得到N N阱，通過涂膠、阱，通過涂膠、甩膠、光刻、顯影，將甩膠、光刻、顯影，將N N阱的區(qū)域顯示出來，而光刻膠圖形覆蓋阱的區(qū)域顯示出來，而光刻膠圖形覆蓋了硅片上的特定區(qū)域，將其保護起來免于離子注入。了硅片上的特定區(qū)域，將其保護起來免于離子注入。粒子注入后，然后將去掉硅片上的膠，隨后經(jīng)過一些列化學濕粒子注入后，然后將去掉硅片上的膠，隨后經(jīng)過一些列化學濕法清洗去除殘留在硅片上的光刻膠以及其他的雜質(zhì)。法清洗去除殘留在硅片上的光刻膠以及其

6、他的雜質(zhì)。退火：經(jīng)過清洗后的硅片將被轉(zhuǎn)移到擴散區(qū)，經(jīng)過清洗后進入退火：經(jīng)過清洗后的硅片將被轉(zhuǎn)移到擴散區(qū)，經(jīng)過清洗后進入到退火爐。退火產(chǎn)生：到退火爐。退火產(chǎn)生： 裸露的硅片生長出一層新的阻擋氧化層。裸露的硅片生長出一層新的阻擋氧化層。 高溫使得雜質(zhì)向硅中擴散；高溫使得雜質(zhì)向硅中擴散； 注入引起的傷害得到恢復；注入引起的傷害得到恢復； 激活雜質(zhì)和硅之間的共價鍵。激活雜質(zhì)和硅之間的共價鍵。第18頁/共68頁2021-12-819確定晶體管的基底區(qū)域(b) 在p外延層中形成n阱 2）用n阱的掩膜版進行光刻，用離子注入法摻雜磷或砷，形成n阱氧化爐(c) 用氮化物 /氧化物確定有源區(qū)，硅片刻蝕3）用氧化工

7、藝生長薄二氧化硅層；用淀積工藝淀積Si3N4，用有源區(qū)的掩膜版光刻有源區(qū)，為場區(qū)開出窗口。 第19頁/共68頁2021-12-820確定晶體管的基底區(qū)域(e) 表面去除氮化物 /氧化物5）去除有源區(qū)上的氮化硅和二氧化硅保護層。(d) 場氧生長4）利用氧化工藝在場區(qū)生長出厚二氧化硅層第20頁/共68頁2021-12-821確定晶體管的基底區(qū)域Dual-Well and FOXvideo第21頁/共68頁2021-12-822形成并繪制多晶硅柵的圖案 晶體管中柵結(jié)構(gòu)的制作是流程當中最關(guān)鍵的一步，因為它包含了最薄的柵氧化層的熱生長以及多晶硅柵的形成，而后者是整個集成電路工藝中物理尺度最小的結(jié)構(gòu)。1）

8、柵氧化層的生長：在高溫氧化爐中生成一層2050埃的sio2層 2）多晶硅淀積：利用化學汽相淀積設備形成厚度為5000埃的多晶硅。3）第三層掩膜，多晶硅柵：在光刻區(qū)，利用紫外線光刻第三層掩膜版。4）多晶硅柵刻蝕第22頁/共68頁2021-12-823形成并繪制多晶硅柵的圖案 柵極氧化 條件：1Pa，950，3%HCL，11min diffus time=11 temp=926.966 dryo2 press=0.984283 hcl.pc=3 第23頁/共68頁2021-12-824形成并繪制多晶硅柵的圖案 調(diào)整柵氧化層的厚度為10-8m第24頁/共68頁2021-12-825形成并繪制多晶硅柵

9、的圖案 為調(diào)整閾值電壓而進行的離子注入 條件：硼劑量9.5*1011cm-2，注入能量10keV，tilt為7o，rotation為30o implant boron dose=9.5e11 energy=10 tilt=7 rotation=30 crystal 第25頁/共68頁2021-12-826形成并繪制多晶硅柵的圖案 淀積多晶硅柵 要求：Polysilicon，厚度為，Grid Specification的Total number of layers為10 deposit polysilicon thick=0.20 divisions=10第26頁/共68頁2021-12-827

10、形成并繪制多晶硅柵的圖案 選擇性刻蝕多晶硅，得到多晶硅的柵極定義 要求：處left的Polysilicon被Etch etch polysilicon left p1.x=0.35 第27頁/共68頁2021-12-828形成并繪制多晶硅柵的圖案(g) 多晶柵的淀積和形成圖案（7）多晶硅淀積、利用多晶硅掩膜版光刻多晶硅，形成晶體管的柵級。(f) 柵氧生長（6） 生長柵二氧化硅層RETURN第28頁/共68頁2021-12-829確定有源區(qū)砷注入(h) pSelect掩膜與硼注入(i) nSelect掩膜與砷注入（10） n管光刻和注入磷，形成n+區(qū)。（9） p管光刻和注入硼，形成p區(qū)。 第29

11、頁/共68頁2021-12-830確定有源區(qū)Ion Implantationvideo第30頁/共68頁2021-12-831確定有源區(qū) 源/漏極注入和退火 條件：Arsenic劑量5*1015cm-2，注入能量50keV，tilt為7o，rotation為30o implant arsenic dose=5e15 energy=50 tilt=7 rotation=0 crystal 為修復注入造成的晶格損傷，需進行短暫的退火。 條件：1Pa，900oC，1min，Ambient為Nitrogen，Method為Fermi diffus time=1 temp=900 nitro press

12、=1.00 RETURN第31頁/共68頁2021-12-832為接觸開孔 在所有的有源區(qū)形成金屬接觸。1）氧化物的淀積 ：利用CVD工藝在硅表面淀積氧化物。2）刻孔 ：通過有源區(qū)接觸孔掩膜在氧化物上刻蝕出孔3）填充金屬材料：刻孔后，在孔中填充以金屬塞的材料如鎢。第32頁/共68頁2021-12-833為接觸開孔(j) 退火和CVD氧化后（11）硅片表面生長SiO2薄膜。 (k) CVD氧化層中有源區(qū)接觸及鎢塞形成之后（12）接觸孔光刻，接觸孔腐蝕，填充鎢。第33頁/共68頁2021-12-834為接觸開孔RETURNContact and Routevideo第34頁/共68頁2021-12

13、-835確定互連層 在晶體管之間或晶體管和其他接觸之間布金屬連接線。1）淀積第一層金屬并且用Metal 1掩膜使它形成圖案； 2）第一層層間介質(zhì)氧化物淀積：利用化學氣相淀積設備在硅表面形成一層氧化物，用于填充介質(zhì)，通孔作在這個層上。 3）氧化物拋光：拋光后的厚度大約為8000埃。 4）用同樣的方式加入更多的金屬層第35頁/共68頁2021-12-836確定互連層(l) 金屬1涂層及圖案形成（13）淀積鋁，反刻鋁，形成鋁連線。第36頁/共68頁2021-12-837確定互連層video第37頁/共68頁2021-12-838多晶硅、金屬層和鎢塞的顯微照片多晶硅金屬層鎢塞Mag. 17,000 X

14、第38頁/共68頁2021-12-839互連層第39頁/共68頁2021-12-840用鈍化層覆蓋芯片 在所有的金屬層形成之后，隨后生長頂層氮化硅。這一層氮化硅稱為鈍化層。其目的是保護芯片免受潮氣、劃傷以及沾污的影響。利用壓焊塊掩膜刻蝕出壓焊塊，實現(xiàn)芯片與外界的電連接。Bonding pad structure.第40頁/共68頁2021-12-841硅工藝概述及CMOS工藝流程簡單總結(jié)video第41頁/共68頁2021-12-842CMOS工藝流程中的主要制造步驟氧化硅襯底oxygen光刻膠顯影SiO2光刻膠涂膠光刻膠掩膜版-硅片對齊與曝光掩膜紫外線曝光過的光刻膠曝光的光刻膠SD形成有源區(qū)

15、SD氮化硅氣體氮化硅淀積接觸孔SDG接觸孔刻蝕離子注入DG掃描離子束S金屬淀積與刻蝕drainSDG金屬接觸孔 多晶硅淀積多晶硅硅烷氣體參雜氣體氧化(柵氧)柵氧化物氧氣光刻膠去除oxideRF Power離子化的氧氣氧化硅刻蝕光刻膠RF Power離子化的CF4氣體多晶硅光刻與刻蝕RF Power離子CCl4 氣體poly gateRF Power第42頁/共68頁2021-12-843硅工藝概述及CMOS工藝流程演示：演示：制造流程演示第43頁/共68頁2021-12-844加工步驟的橫截面示例第44頁/共68頁2021-12-845工藝改進 輕摻雜漏區(qū)LDD 硅化物silicide 全銅互

16、連第45頁/共68頁2021-12-846工藝改進 輕摻雜漏區(qū)LDDSequence for creating a lightly doped drain nFET.由于在器件尺寸縮小的過程中，電源電壓不可能和器件尺寸按同樣比例縮小，這樣導致MOS器件內(nèi)部電場增強。當MOS器件溝道中的電場強度超過100kV/cm時，電子在兩次散射間獲得的能量將可能超過它在散射中失去的能量，從而使一部分電子的能量顯著高于熱平衡時的平均動能而成為熱電子。高能量的熱電子將嚴重影響MOS器件和電路的可靠性。熱電子效應主要表現(xiàn)在以下三個方面：（1）熱電子向柵氧化層中發(fā)射；（2）熱電子效應引起襯底電流；（3）熱電子效應引

17、起柵電流。LDD nFET第46頁/共68頁2021-12-847工藝改進硅化物silicide原因：即使重摻雜的POLY，其Rs也有約25歐姆或更大，限制了其作為互連材料的應用。 polyside salicideLDD nFET with silicided gate and contacts.第47頁/共68頁2021-12-848工藝改進 全銅互連 Cu的電阻率是Al的約一半 Cu為重金屬，可避免電遷移Copper patterning using the Damascene process.Dual-Damascene structure with copper vias.第48頁/

18、共68頁2021-12-849材料生長與淀積 二氧化硅SiO2 氮化硅SiN4 多晶硅POLY 金屬化 摻雜硅層 化學機械拋光 刻蝕 清洗第49頁/共68頁2021-12-850材料生長與淀積 二氧化硅SiO2 極好的電絕緣體 能很好地附著在大多數(shù)材料上 能在晶圓上生長或淀積 SiO2的作用 柵氧： 柵電容介質(zhì) 場氧：有源區(qū)之間的電隔離 層間介質(zhì)：多層金屬互連線之間的電絕緣 擴散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層 二氧化硅SiO2的分類 熱氧化層 CVD氧化層第50頁/共68頁2021-12-851材料生長與淀積熱 氧化層干氧氧化 Si+O2 SiO2濕氧氧化

19、Si+2H2O SiO2+2H2Thermal oxide growth.消耗的硅層厚度： xSiox 干法氧化生成的干法氧化生成的SiOSiO2 2，具有結(jié)構(gòu)致密、干燥、均勻性和重復性好，掩蔽能力強，與光刻膠粘附好等優(yōu)點，是一種很理想的鈍化膜。，是一種很理想的鈍化膜。 目前制備高質(zhì)量的目前制備高質(zhì)量的SiOSiO2 2薄膜薄膜基本上都采用這種方法，例如基本上都采用這種方法，例如MOSMOS晶晶體管的柵氧化層。體管的柵氧化層。干法氧化的生長速率慢，所以，所以經(jīng)常同濕法氧化相結(jié)合來生長SiO2。 第51頁/共68頁2021-12-852 材料生長與淀積熱氧化video第52頁/共68頁2021-

20、12-853材料生長與淀積 CVD氧化層 SiH4（氣體）+2O2（氣體） SiO2 （固體） +2H2 （氣體）CVD oxide process.第53頁/共68頁2021-12-854材料生長與淀積 氮化硅Si3N4 因阻擋作用可作鈍化層 電容介質(zhì) 生成技術(shù) 3SiH4（氣體）+4NH3（氣體） Si3N4（固體） +12H2 （氣體）第54頁/共68頁2021-12-855材料生長與淀積CVDvideo第55頁/共68頁2021-12-856材料生長與淀積 多晶硅 柵極 自對準時的阻擋層 多晶電阻、電容 SiH4 Si+2H2第56頁/共68頁2021-12-857材料生長與淀積金屬化video第57頁/共68頁2021-12-858材料生長與淀積金屬化互連線的形成：蒸發(fā)、濺射鋁：電遷移互連線電流密度：IIJAwt=