計(jì)算機(jī)組成_第6章總線系統(tǒng)

1、第6章 總線系統(tǒng)教學(xué)內(nèi)容教學(xué)內(nèi)容:總線、總線標(biāo)準(zhǔn)和總線的分類；總線接口總線、總線標(biāo)準(zhǔn)和總線的分類；總線接口;總總線通信協(xié)議線通信協(xié)議(定時(shí)關(guān)系定時(shí)關(guān)系)、總線仲裁和總線負(fù)載、總線仲裁和總線負(fù)載能力；能力；教學(xué)重點(diǎn)教學(xué)重點(diǎn)難點(diǎn)難點(diǎn): 總線、總線標(biāo)準(zhǔn)和總線的分類總線、總線標(biāo)準(zhǔn)和總線的分類;總線接口總線接口;總線總線仲裁仲裁總線通信協(xié)議總線通信協(xié)議 (總線定時(shí)總線定時(shí))功能功能內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)數(shù)據(jù)處理數(shù)據(jù)處理中央處理器中央處理器(運(yùn)算器運(yùn)算器)數(shù)據(jù)存儲(chǔ)數(shù)據(jù)存儲(chǔ)存儲(chǔ)器組織存儲(chǔ)器組織數(shù)據(jù)傳送數(shù)據(jù)傳送輸入輸入/輸出模塊輸出模塊控制控制中央處理器中央處理器(控制器控制器)系統(tǒng)互連系統(tǒng)互連（總線）（總線）指令

2、集（定義了計(jì)算機(jī)的外特性）指令集（定義了計(jì)算機(jī)的外特性）系統(tǒng)互連系統(tǒng)互連（總線）（總線）第1節(jié) 總線的概念和結(jié)構(gòu)形態(tài)第2節(jié) 總線接口第3節(jié) 總線的仲裁第4節(jié)定時(shí)和數(shù)據(jù)傳送模式第5節(jié) PCI總線*第1節(jié) 總線的概念和結(jié)構(gòu)形態(tài)一、總線的基本概念二、總線的連接方式（總線結(jié)構(gòu)）三、總線的內(nèi)部結(jié)構(gòu)(總線的組成)一、總線的基本概念1、總線 內(nèi)部、系統(tǒng)、I/O總線2、總線的物理、功能、電氣、時(shí)序特性3、總線的標(biāo)準(zhǔn)化一個(gè)單處理器系統(tǒng)中的總線，大致分為三類： (1)內(nèi)部總線內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。 (2)系統(tǒng)總線系統(tǒng)總線：CPU同計(jì)算機(jī)系統(tǒng)的其他高速功能部件，如存儲(chǔ)器、通道等互相連

3、接的總線。 (3)I/O總線總線：中、低速I/O設(shè)備之間互相連接的總線。 總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互連機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路（傳輸線）。1、總線 (1) 物理特性：指總線的物理連接方式，包括總線的根數(shù)，總線的插頭、插座的形狀，引腳線的排列方式等。 2、總線的物理、功能、電氣、時(shí)序特性功能特性：描述總線中每一根線的功能。數(shù)據(jù)線低8位數(shù)據(jù)線高8位 電氣特性：定義每一根線上信號(hào)的傳遞方向及有效電平范圍。送入CPU的信號(hào)叫輸入信號(hào)(IN)，從CPU發(fā)出的信號(hào)叫輸出信號(hào)(OUT)。 時(shí)間特性:定義了每根線在什么時(shí)間有效。規(guī)定了總線上各信號(hào)有效的時(shí)序關(guān)系，CPU才能正確無(wú)誤地使用

4、。時(shí)序關(guān)系 XT讀總線周期 (IN AL,DX)3 總線的標(biāo)準(zhǔn)化 相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒(méi)有相同的，但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因在于它們都遵守了相同的系統(tǒng)總線的要求，這就是系統(tǒng)總線的標(biāo)準(zhǔn)化問(wèn)題。 總線帶寬總線帶寬：總線本身所能達(dá)到的最高傳輸速率，是衡量總線性能的重要指標(biāo)，單位兆字節(jié)每秒(MB/s)?！纠?】(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少? (2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少

5、?(1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示， 根據(jù)定義可得 Dr = D/T = D1/T = Df =4B331000000/s = 132MB/s(2)64位=8B， Dr= Df =8B661000000/s 528MB/s 二、總線的連接方式（總線結(jié)構(gòu)）1、單總線結(jié)構(gòu)2、雙總線結(jié)構(gòu)（在CPU與M間增設(shè)了一條總線）3、三總線結(jié)構(gòu)（以通道方式管理I/O總線）4、 微機(jī)中的多總線結(jié)構(gòu) 許多單處理器的計(jì)算機(jī)中，使用一條單一的系統(tǒng)總線來(lái)連接CPU、主存和I/O設(shè)備，叫做單總線結(jié)構(gòu)。1、單總線結(jié)構(gòu)處理器處理器主存儲(chǔ)器主存儲(chǔ)器輸入輸入/輸出設(shè)備輸出設(shè)

6、備主板總線主板總線 使用一條總線： 處理器和主存儲(chǔ)器之間通信 主存儲(chǔ)器和輸入/輸出設(shè)備之間通信 優(yōu)點(diǎn)：簡(jiǎn)單、成本低 缺點(diǎn)：速度慢，總線將成為系統(tǒng)瓶頸 應(yīng)用： IBM PC 這種結(jié)構(gòu)保持了單總線系統(tǒng)簡(jiǎn)單、易于擴(kuò)充的優(yōu)點(diǎn)，但又在CPU和主存之間專門(mén)設(shè)置了一組高速的存儲(chǔ)總線，使CPU可通過(guò)專用總線與存儲(chǔ)器交換信息，并減輕了系統(tǒng)總線的負(fù)擔(dān)，同時(shí)主存仍可通過(guò)系統(tǒng)總線與外設(shè)之間實(shí)現(xiàn)DMA（直接存儲(chǔ)器獲取直接存儲(chǔ)器獲取）操作，而不必經(jīng)過(guò)CPU。當(dāng)然這種雙總線系統(tǒng)以增加硬件為代價(jià)2、雙總線結(jié)構(gòu)例子例子 模型計(jì)算機(jī) TEC4A 中總線ALUDR1DR2MUX1MUX2RFERM1M2S2S1S0T4RS1、RS

7、0WR1、WR0RD1、RD0WRD(T2)SW_BUS#LDER(T4)AR2MUX3AR1RAM數(shù)據(jù)端口指令端口CERCEL#LRW(T3)LDAR2(T2)M3LDAR1(T4)AR1_INCIARIAR_BUS#LDIARPCALU2R4MUX4LDR4(T2)M4IRLDIR(T4)C、INTQRS1、RS0控制器INSDBUSC控制信號(hào)LDPC(T4)RD1、RD0WR1、WR0.LDDR2(T3)DBUSDBUSLDDR1(T3)RS_BUS#ALU_BUSSW0 SW7圖4 數(shù)據(jù)通路總體圖B端口A端口PC_ADDA端口B端口PC_INC結(jié)果結(jié)果RD 輸入/輸出總線通過(guò)適配器和處

8、理器-主存總線相連： 處理器-主存總線：主要用于處理器和主存儲(chǔ)器之間的通信 輸入/輸出總線：為輸入/輸出設(shè)備提供信息處理器處理器主存主存處理器處理器-主存總線主存總線總線適配器總線適配器輸入輸入/輸出輸出總線總線總線適配器總線適配器總線適配器總線適配器輸入輸入/輸出輸出總線總線輸入輸入/輸出輸出總線總線三總線結(jié)構(gòu)是在雙總線系統(tǒng)的基礎(chǔ)上增加I/O總線形成的。 在DMA方式中，外設(shè)與存儲(chǔ)器間直接交換數(shù)據(jù)而不經(jīng)過(guò)CPU，從而減輕了CPU對(duì)數(shù)據(jù)輸入輸出的控制，而“通道”方式進(jìn)一步提高了CPU的效率。通道實(shí)際上是一臺(tái)具有特殊功能的處理器，又稱為IOP(I/O處理器),它分擔(dān)了一部分CPU的功能，以實(shí)現(xiàn)對(duì)

9、外設(shè)的統(tǒng)一管理及外設(shè)與主存之間的數(shù)據(jù)傳送。顯然，由于增加了IOP，使整個(gè)系統(tǒng)的效率大大提高。然而這是以增加更多的硬件代價(jià)換來(lái)的。3、三總線結(jié)構(gòu)4、 微機(jī)中的多總線結(jié)構(gòu) CPU、CACHE采用高速的CPU總線，主存連至系統(tǒng)總線，高速總線則連接高速外設(shè)接口；高速總線通過(guò)擴(kuò)展總線接口與擴(kuò)展總線相連，擴(kuò)展總線連接中、低速外設(shè)接口。這種總線體現(xiàn)了高、中、低速設(shè)備連接到不同的總線上同時(shí)工作，以提高總線效率。緩沖轉(zhuǎn)換控制CPU和cache之間采用 。主存連在上。上可以連接高速LAN（100Mb/s局域網(wǎng)）、視頻接口、圖形接口、SCSI接口（支持本地磁盤(pán)驅(qū)動(dòng)器和其他外設(shè)）、Firewire接口（支持大容量I/

10、O設(shè)備）。 高速總線通過(guò)擴(kuò)充總線接口與相連，擴(kuò)充總線上可以連接串行方式工作的I/O設(shè)備。 橋橋三、總線的內(nèi)部結(jié)構(gòu)(總線的組成)1、總線的內(nèi)部結(jié)構(gòu)(總線組成)早期：早期：AB DB CB;（1）CPU為總線唯一的主控者；（2）是CPU的引腳延伸，通用性差現(xiàn)代總線結(jié)構(gòu)現(xiàn)代總線結(jié)構(gòu)：CPU+私有的Cache 作為1個(gè)模塊與BUS相連，總線控制器總線控制器負(fù)責(zé)協(xié)調(diào)與仲裁。 BUS由4個(gè)部分組成： 2*、總線的驅(qū)動(dòng)能力1、總線組成 在當(dāng)代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個(gè)模塊與總線相連。系統(tǒng)中允許有多個(gè)這樣的處理器模塊。而總線控制器完成幾個(gè)總線請(qǐng)求者之間的協(xié)調(diào)與仲裁。整個(gè)總線分成如下四部

11、分： 1 數(shù)據(jù)傳送總線： 由地址線、數(shù)據(jù)線、控制線組成。 2 仲裁總線： 包括總線請(qǐng)求線和總線授權(quán)線。 3 中斷和同步總線：用于處理帶優(yōu)先級(jí)的中斷操作，包括中斷請(qǐng)求線和中斷認(rèn)可線。 4 公用線： 包括時(shí)鐘信號(hào)線、電源線、地線、系統(tǒng)復(fù)位線以及加電或斷電的時(shí)序信號(hào)線等。IOHIOLIILIILIILIIHIIHIIH直流負(fù)載 交流負(fù)載2*、總線的驅(qū)動(dòng)能力（不考試, 課外閱讀ppt24-27）所謂總線的負(fù)載能力即驅(qū)動(dòng)能力，是指當(dāng)總線接上負(fù)載所謂總線的負(fù)載能力即驅(qū)動(dòng)能力，是指當(dāng)總線接上負(fù)載（接口設(shè)備）后必須不影響總線輸入（接口設(shè)備）后必須不影響總線輸入/輸出的邏輯電平。輸出的邏輯電平。以此時(shí)流過(guò)電流的

12、大小表示。以此時(shí)流過(guò)電流的大小表示。 如如PC(XT)總線中的輸出信號(hào)，在輸出低電平時(shí)要吸收電流總線中的輸出信號(hào)，在輸出低電平時(shí)要吸收電流（由負(fù)載流入信號(hào)源）以（由負(fù)載流入信號(hào)源）以IOL表示，這時(shí)的負(fù)載能力就是指當(dāng)它表示，這時(shí)的負(fù)載能力就是指當(dāng)它吸收了規(guī)定電流時(shí)，仍能保持邏輯低電平。輸出高電平的負(fù)載能吸收了規(guī)定電流時(shí)，仍能保持邏輯低電平。輸出高電平的負(fù)載能力以力以IOH表示，這是一個(gè)由信號(hào)源流向負(fù)載的輸出電流，當(dāng)輸出表示，這是一個(gè)由信號(hào)源流向負(fù)載的輸出電流，當(dāng)輸出電流超過(guò)規(guī)定值時(shí)，輸出邏輯電平會(huì)降低，甚至變到閾值以下。電流超過(guò)規(guī)定值時(shí)，輸出邏輯電平會(huì)降低，甚至變到閾值以下。表是系統(tǒng)總線輸出驅(qū)

13、動(dòng)能力。表是系統(tǒng)總線輸出驅(qū)動(dòng)能力。PC總線輸出驅(qū)動(dòng)能力總線輸出驅(qū)動(dòng)能力 對(duì)于輸入信號(hào)而言，系統(tǒng)總線就成為對(duì)于輸入信號(hào)而言，系統(tǒng)總線就成為I/O插件板的負(fù)載。插件板的負(fù)載。當(dāng)輸入低電平時(shí)，總線向插件板灌入電流，以當(dāng)輸入低電平時(shí)，總線向插件板灌入電流，以IIL表示，要表示，要求插件板在流入了這個(gè)電流后，還能向總線輸出一個(gè)正確的求插件板在流入了這個(gè)電流后，還能向總線輸出一個(gè)正確的低電平。驅(qū)動(dòng)電路還要給總線接收電路提供輸入高電平時(shí)的低電平。驅(qū)動(dòng)電路還要給總線接收電路提供輸入高電平時(shí)的電流，記為電流，記為IIH。對(duì)應(yīng)的電流值列于下表中。兩個(gè)表中電流。對(duì)應(yīng)的電流值列于下表中。兩個(gè)表中電流的正、負(fù)表示流入和

14、流出總線。的正、負(fù)表示流入和流出總線。提供給總線輸入信號(hào)的負(fù)載提供給總線輸入信號(hào)的負(fù)載 當(dāng)總線上所接負(fù)載超過(guò)總線的負(fù)載能力時(shí)，必須在總線當(dāng)總線上所接負(fù)載超過(guò)總線的負(fù)載能力時(shí)，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動(dòng)器，最常用的是三態(tài)緩沖和負(fù)載之間加接緩沖器或驅(qū)動(dòng)器，最常用的是三態(tài)緩沖器器,其作用是驅(qū)動(dòng)（使信號(hào)電流加大，可帶動(dòng)更多負(fù)載）其作用是驅(qū)動(dòng)（使信號(hào)電流加大，可帶動(dòng)更多負(fù)載）和隔離（減少負(fù)載對(duì)總線信號(hào)的影響）。和隔離（減少負(fù)載對(duì)總線信號(hào)的影響）。第2節(jié) 總線接口一、信息的傳送方式一、信息的傳送方式 串行、并行、分時(shí)二、接口的基本概念二、接口的基本概念 計(jì)算機(jī)系統(tǒng)中，傳輸信息采用三種方式：但是出

15、于速度和效率上的考慮，但是出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式系統(tǒng)總線上傳送的信息必須采用并行傳送方式。一、信息的傳送方式傳送時(shí)，只有一條傳輸線，且采用脈沖傳送。在串行傳送時(shí)，按順序來(lái)傳送表示一個(gè)數(shù)碼的所有二進(jìn)制位(bit)的脈沖信號(hào)，每次一位，通常以第一通常以第一個(gè)脈沖信號(hào)表示數(shù)碼的最低有效位，最后一個(gè)脈沖信個(gè)脈沖信號(hào)表示數(shù)碼的最低有效位，最后一個(gè)脈沖信號(hào)表示數(shù)碼的最高有效位。號(hào)表示數(shù)碼的最高有效位。并串變換，串并變換 優(yōu)點(diǎn)：是只需要一條傳輸線，成本比較低廉。LPC908串口發(fā)送字符【例例2】 利用串行方式傳送字符，每秒鐘傳送的數(shù)據(jù)位數(shù)常稱為波特。假設(shè)數(shù)據(jù)傳送速率

16、是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)數(shù)據(jù)位(起始位、停止位、8個(gè)數(shù)據(jù)位)，問(wèn)傳送的波特?cái)?shù)是多少?每個(gè)數(shù)據(jù)位占用的時(shí)間是多少?波特?cái)?shù)為：10位120/秒=1200波特 每個(gè)數(shù)據(jù)位占用的時(shí)間Td是波特?cái)?shù)的倒數(shù)：Td=1/1200=0.8330.001s=0.833ms 傳送二進(jìn)制信息時(shí)，對(duì)每個(gè)數(shù)據(jù)位都需對(duì)每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳輸線。要單獨(dú)一條傳輸線。信息有多少二進(jìn)制位組成，就需要多少條傳輸線，從而使得二進(jìn)制數(shù)“0”或“1”在不同的線上同時(shí)進(jìn)行傳送。 并行傳送一般采用電位傳送。由于所有的位同時(shí)被傳送，所以并行數(shù)據(jù)傳送比串行數(shù)據(jù)傳送快得多。有兩種概念。一是采用總線復(fù)用方式總線復(fù)用方式，

17、某個(gè)傳輸線上既傳送地址信息，又傳送數(shù)據(jù)信息。為此必須劃分時(shí)間片，以便在不同的時(shí)間間隔中完成傳送地址和傳送數(shù)據(jù)的任務(wù)。分時(shí)傳送的另一種概念是共享總線的部件分時(shí)共享總線的部件分時(shí)使用總線使用總線。(比如，前面講的單總線結(jié)構(gòu))000100011100001110000010001110000111000001101001010001100010100101000110001010010100011000地址線數(shù)據(jù)線數(shù)據(jù)線二、接口的基本概念即I/O設(shè)備適配器，具體指CPU和主存、外圍設(shè)備之間通過(guò)總線進(jìn)行連接的接口卡(適配器)主機(jī)和外設(shè)之間需要交換的信息有：主機(jī)和外設(shè)之間需要交換的信息有： 這類信息可以

18、是通過(guò)輸入設(shè)備送到計(jì)算機(jī)的輸入數(shù)據(jù)，這類信息可以是通過(guò)輸入設(shè)備送到計(jì)算機(jī)的輸入數(shù)據(jù)，也可以是經(jīng)過(guò)計(jì)算機(jī)運(yùn)算處理和加工后，送到輸出設(shè)備的結(jié)也可以是經(jīng)過(guò)計(jì)算機(jī)運(yùn)算處理和加工后，送到輸出設(shè)備的結(jié)果數(shù)據(jù)。果數(shù)據(jù)。 傳送可以是并行的，也可以是串行的。傳送可以是并行的，也可以是串行的。 這是這是CPUCPU對(duì)外設(shè)的控制信息或管理命令，如外設(shè)的啟動(dòng)和對(duì)外設(shè)的控制信息或管理命令，如外設(shè)的啟動(dòng)和停止控制、停止控制、 輸入或輸出操作的指定、工作方式的選擇、中斷輸入或輸出操作的指定、工作方式的選擇、中斷功能的允許和禁止等。功能的允許和禁止等。 這類信息用來(lái)標(biāo)志外設(shè)的工作狀態(tài)，這類信息用來(lái)標(biāo)志外設(shè)的工作狀態(tài)，CPU

19、CPU 在必要時(shí)可在必要時(shí)可通過(guò)對(duì)它的查詢來(lái)決定下一步的操作。比如，輸入設(shè)備數(shù)據(jù)通過(guò)對(duì)它的查詢來(lái)決定下一步的操作。比如，輸入設(shè)備數(shù)據(jù)準(zhǔn)備好標(biāo)志，輸出設(shè)備忙閑標(biāo)志等。準(zhǔn)備好標(biāo)志，輸出設(shè)備忙閑標(biāo)志等。(4) (4) 聯(lián)絡(luò)信息聯(lián)絡(luò)信息 這是主機(jī)和外設(shè)間工作的時(shí)間配合信息，它與主機(jī)和外設(shè)這是主機(jī)和外設(shè)間工作的時(shí)間配合信息，它與主機(jī)和外設(shè)間的信息交換間的信息交換方式方式密切相關(guān)。通過(guò)聯(lián)絡(luò)信息可以決定不同工密切相關(guān)。通過(guò)聯(lián)絡(luò)信息可以決定不同工作速度的外設(shè)和主機(jī)之間交換信息的最佳時(shí)刻，以保證整個(gè)作速度的外設(shè)和主機(jī)之間交換信息的最佳時(shí)刻，以保證整個(gè)計(jì)算機(jī)系統(tǒng)能統(tǒng)一協(xié)調(diào)地工作。計(jì)算機(jī)系統(tǒng)能統(tǒng)一協(xié)調(diào)地工作。(5)

20、 外設(shè)識(shí)別信息外設(shè)識(shí)別信息 這是這是I/O尋址的信息，使尋址的信息，使CPU能從眾多的外設(shè)中尋找出與能從眾多的外設(shè)中尋找出與自己進(jìn)行信息交換的唯一外部設(shè)備。自己進(jìn)行信息交換的唯一外部設(shè)備。典型的接口通常具有如下功能：典型的接口通常具有如下功能：控制控制 接口靠程序的指令信息來(lái)控制外圍設(shè)備的動(dòng)作，如啟動(dòng)、關(guān)閉設(shè)備等。 緩沖緩沖 狀態(tài)狀態(tài) 轉(zhuǎn)換轉(zhuǎn)換 程序中斷程序中斷 1. 接口的功能接口的功能2. 接口的基本組成接口的基本組成 接口中要分別傳送。大多數(shù)計(jì)算機(jī)都把I/O設(shè)備的狀態(tài)信息視為輸入數(shù)據(jù)輸入數(shù)據(jù)，而把控制信息看成，并在接口中分設(shè)各自相應(yīng)的，賦以不同的端口地址，各種信息分時(shí)地使用數(shù)據(jù)總線傳送到

21、各自的寄存器中。 端口端口端口端口是指接口電路中可以進(jìn)行讀/寫(xiě)的寄存器寄存器.是加上加上相應(yīng)的組成.一個(gè)接口中包含有一個(gè)接口中包含有: :數(shù)據(jù)端口數(shù)據(jù)端口、控制端口控制端口和和狀態(tài)端口狀態(tài)端口。數(shù)據(jù)端口數(shù)據(jù)端口:存放數(shù)據(jù)信息的寄存器存放數(shù)據(jù)信息的寄存器;狀態(tài)端口狀態(tài)端口: 存放狀態(tài)信息的寄存器存放狀態(tài)信息的寄存器;命令命令(控制控制)端口端口:存放控制命令的寄存器。存放控制命令的寄存器。 CPU通過(guò)通過(guò)可以從有關(guān)端口中讀出信息，通過(guò)可以從有關(guān)端口中讀出信息，通過(guò)可可以把信息寫(xiě)入有關(guān)端口。以把信息寫(xiě)入有關(guān)端口。 對(duì)對(duì)狀態(tài)端口狀態(tài)端口只進(jìn)行只進(jìn)行輸入操作輸入操作，將設(shè)備狀態(tài)標(biāo)志送到，將設(shè)備狀態(tài)標(biāo)志

22、送到CPU 中去；中去； 對(duì)對(duì)命令端口（控制端口）命令端口（控制端口）只進(jìn)行只進(jìn)行輸出操作輸出操作，CPU將向外設(shè)發(fā)送各將向外設(shè)發(fā)送各種控制命令。因此，在有的接口電路中狀態(tài)信息和控制信息共用一種控制命令。因此，在有的接口電路中狀態(tài)信息和控制信息共用一個(gè)寄存器，稱之為設(shè)備的控制狀態(tài)寄存器。個(gè)寄存器，稱之為設(shè)備的控制狀態(tài)寄存器。地址地址地址CPU總線控制寄存器輸入寄存器輸出寄存器狀態(tài)寄存器數(shù)據(jù)總線控制CPU總線設(shè)備控制寄存器控制寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器狀態(tài)寄存器狀態(tài)寄存器譯碼狀態(tài)狀態(tài)數(shù)據(jù)數(shù)據(jù)外設(shè)接口邏輯外設(shè)接口邏輯控制線控制控制設(shè)備狀態(tài)狀態(tài)數(shù)據(jù)數(shù)據(jù)010011001100111100001111

23、00001111000011110000地址數(shù)據(jù)第3節(jié) 總線的仲裁請(qǐng)求使用總線請(qǐng)求使用總線仲裁：確定誰(shuí)用仲裁：確定誰(shuí)用 為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)，必須具有總線仲裁部件總線仲裁部件，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。 按照總線仲裁電路的位置不同按照總線仲裁電路的位置不同，仲裁方式分為集中式仲裁集中式仲裁和分布式仲裁分布式仲裁兩類。 連接到總線上的功能模塊有連接到總線上的功能模塊有 和和兩種形態(tài)兩種形態(tài)，如，如主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。主方可以啟動(dòng)一個(gè)總線周期，而從方只能響應(yīng)主方的請(qǐng)求。

24、每次總線操作，只有每次總線操作，只有一個(gè)主方一個(gè)主方占用總線控制權(quán)，但同一時(shí)間里占用總線控制權(quán)，但同一時(shí)間里可以有一個(gè)或多個(gè)從方。可以有一個(gè)或多個(gè)從方。 除除CPU外，外，I/O功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)功能模塊也可以提出總線請(qǐng)求。為了解決多個(gè)主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有主設(shè)備同時(shí)競(jìng)爭(zhēng)總線控制權(quán)，必須具有總線仲裁部件總線仲裁部件，以某種方式，以某種方式選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對(duì)多個(gè)主設(shè)備提出的選擇其中一個(gè)主設(shè)備作為總線的下一次主方。對(duì)多個(gè)主設(shè)備提出的占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。占用總線請(qǐng)求，一般采用優(yōu)先級(jí)或公平策略進(jìn)行仲裁。 仲裁的依據(jù)仲

25、裁的依據(jù)：優(yōu)先級(jí)（多個(gè)：優(yōu)先級(jí)（多個(gè)I/O設(shè)備競(jìng)爭(zhēng)總線）、公平策略設(shè)備競(jìng)爭(zhēng)總線）、公平策略(多多CPU模塊競(jìng)爭(zhēng)總線，可對(duì)等發(fā)起競(jìng)爭(zhēng)模塊競(jìng)爭(zhēng)總線，可對(duì)等發(fā)起競(jìng)爭(zhēng))。 仲裁的方式仲裁的方式：按總線仲裁電路的位置不同，可分為：按總線仲裁電路的位置不同，可分為主動(dòng)主動(dòng)被動(dòng)被動(dòng)CPU存儲(chǔ)器存儲(chǔ)器集中式仲裁集中式仲裁分布式仲裁分布式仲裁一、集中式仲裁一、集中式仲裁 每個(gè)模塊都有兩條線連到總線控制器：一條送往仲每個(gè)模塊都有兩條線連到總線控制器：一條送往仲裁器的總線請(qǐng)求信號(hào)裁器的總線請(qǐng)求信號(hào)BR,一條是仲裁器授權(quán)信號(hào)一條是仲裁器授權(quán)信號(hào)BG。 鏈?zhǔn)讲樵兎绞剑ň栈ㄦ湥╂準(zhǔn)讲樵兎绞剑ň栈ㄦ湥?計(jì)數(shù)器定時(shí)計(jì)數(shù)器定時(shí)

26、 獨(dú)立請(qǐng)求獨(dú)立請(qǐng)求二、分布式仲裁（無(wú)須中央仲裁器）二、分布式仲裁（無(wú)須中央仲裁器）鏈?zhǔn)讲樵兎绞剑ㄦ準(zhǔn)讲樵兎绞剑〝?shù)據(jù)線地址線總線請(qǐng)求總線請(qǐng)求信號(hào)信號(hào)BR總線忙總線忙總線授權(quán)總線授權(quán)信號(hào)信號(hào)BGBS=1忙一、集中式仲裁一、集中式仲裁OCOC-BS,-BB低電平有效低電平有效(補(bǔ)充說(shuō)明補(bǔ)充說(shuō)明, ,期末不考試，閱讀，期末不考試，閱讀，ppt53-55ppt53-55)1234鏈?zhǔn)讲樵冸娐?，每個(gè)部件都有 BG1 BG0總線仲裁器邏輯結(jié)構(gòu)圖總線仲裁器邏輯結(jié)構(gòu)圖(補(bǔ)充說(shuō)明補(bǔ)充說(shuō)明,期末期末不考試不考試)(補(bǔ)充說(shuō)明補(bǔ)充說(shuō)明,不考試不考試)鏈?zhǔn)讲樵兪峭ㄟ^(guò)優(yōu)先級(jí)排隊(duì)實(shí)現(xiàn)，離中央仲裁器越近，優(yōu)先級(jí)越高。特點(diǎn)： 1

27、）使用的線較少 2）對(duì)鏈的故障敏感 3）優(yōu)先級(jí)固定 總線授權(quán)信號(hào)BG串行地從一個(gè)I/O接口傳送到下一個(gè)I/O接口。假如BG到達(dá)的接口無(wú)總線請(qǐng)求，則繼續(xù)往下查詢；假如BG到達(dá)的接口有總線請(qǐng)求，BG信號(hào)便不再往下查詢，該I/O接口獲得了總線控制權(quán)。離中央仲裁器最近的設(shè)備具有最高優(yōu)先級(jí)，通過(guò)接口的優(yōu)先級(jí)排隊(duì)電路來(lái)實(shí)現(xiàn)。2. 計(jì)數(shù)器定時(shí)DA一、集中式仲裁一、集中式仲裁 總線上的任一設(shè)備要求使用總線時(shí)，通過(guò)BR線發(fā)出總線請(qǐng)求。（1）中央仲裁器接到請(qǐng)求信號(hào)以后，在BS線為“0”的情況下讓計(jì)數(shù)器開(kāi)始計(jì)數(shù)，計(jì)數(shù)值通過(guò)一組地址線發(fā)向各設(shè)備。（2）每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，當(dāng)?shù)刂肪€上的計(jì)數(shù)值與請(qǐng)求總線

28、的設(shè)備地址相一致時(shí)，該設(shè)備 置“1”BS線，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。特點(diǎn)：特點(diǎn)：線數(shù)增加線數(shù)增加優(yōu)先級(jí)靈活優(yōu)先級(jí)靈活特點(diǎn)：響應(yīng)速度快優(yōu)先級(jí)設(shè)置靈活一、集中式仲裁一、集中式仲裁二、分布式仲裁二、分布式仲裁仲裁不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。當(dāng)它們有總線請(qǐng)求時(shí)，把它們唯一的仲裁號(hào)發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號(hào)與自己的號(hào)進(jìn)行比較。如果仲裁總線上的號(hào)大，則它的總線請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)。最后，獲勝者的仲裁號(hào)保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級(jí)仲裁策略為基礎(chǔ)。 仲裁競(jìng)爭(zhēng)號(hào)競(jìng)爭(zhēng)號(hào)i競(jìng)爭(zhēng)號(hào)競(jìng)爭(zhēng)號(hào)j設(shè)備i設(shè)備j此圖（此圖（p

29、pt 58-59）,了解，不考試了解，不考試 所有參與本次競(jìng)爭(zhēng)的各主設(shè)備將設(shè)備競(jìng)爭(zhēng)號(hào)CN取反后打到仲裁總線AB上，以實(shí)現(xiàn)“線或”邏輯。AB線低電平時(shí)表示至少有一個(gè)主設(shè)備的CNi為1，AB線高電平時(shí)表示所有主設(shè)備的CNi為0。競(jìng)爭(zhēng)時(shí)CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進(jìn)行，只有上一位競(jìng)爭(zhēng)得勝者時(shí)，才使Wi位為1。若Wi=0時(shí)，將一直向下傳遞，使其競(jìng)爭(zhēng)號(hào)后面的低位不能送上AB線。 競(jìng)爭(zhēng)不到的設(shè)備自動(dòng)撤除其競(jìng)爭(zhēng)號(hào)。在競(jìng)爭(zhēng)期間，由于W位輸入的作用，各設(shè)備在其內(nèi)部的CN線上保留其競(jìng)爭(zhēng)號(hào)并不破壞AB線上的信息。 由于參加競(jìng)爭(zhēng)的各設(shè)備速度不一致，這個(gè)比較過(guò)程反復(fù)(自動(dòng))進(jìn)行，

30、才有最后穩(wěn)定的結(jié)果。競(jìng)爭(zhēng)期的時(shí)間要足夠，保證最慢的設(shè)備也能參與競(jìng)爭(zhēng)。第第4節(jié)節(jié) 總線的定時(shí)總線的定時(shí)(總線通信協(xié)議總線通信協(xié)議)一、同步定時(shí)一、同步定時(shí) 二、異步定時(shí)（請(qǐng)求二、異步定時(shí)（請(qǐng)求/應(yīng)答或握手應(yīng)答，互鎖）應(yīng)答或握手應(yīng)答，互鎖） 主機(jī)與外設(shè)通過(guò)總線進(jìn)行信息交換時(shí)，必然存在著時(shí)主機(jī)與外設(shè)通過(guò)總線進(jìn)行信息交換時(shí)，必然存在著時(shí)間上的配合和動(dòng)作的協(xié)調(diào)問(wèn)題，否則系統(tǒng)的工作將出現(xiàn)間上的配合和動(dòng)作的協(xié)調(diào)問(wèn)題，否則系統(tǒng)的工作將出現(xiàn)混亂。總線的通信控制方式一般分為同步定時(shí)方式和異混亂。總線的通信控制方式一般分為同步定時(shí)方式和異步定時(shí)方式。步定時(shí)方式。 在中，事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號(hào)來(lái)確定。每

31、個(gè)功能模塊什么時(shí)候發(fā)送或接收信息都由統(tǒng)一時(shí)鐘規(guī)定，因此，同步定時(shí)具有較高的傳輸頻率。 CPU讀取讀取 在中，后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。在這種系統(tǒng)中， 異步方式根據(jù)異步方式根據(jù)“請(qǐng)求請(qǐng)求”和和“回答回答”信號(hào)的撤消是否互信號(hào)的撤消是否互鎖，有三種情況：鎖，有三種情況：(1) 不互鎖不互鎖 “請(qǐng)求請(qǐng)求”和和“回答回答”信號(hào)都有一定的時(shí)間寬度，信號(hào)都有一定的時(shí)間寬度，“請(qǐng)求請(qǐng)求”信信號(hào)的結(jié)束和號(hào)的結(jié)束和“回答回答” 信號(hào)的結(jié)束不互鎖。信號(hào)的結(jié)束不互鎖。請(qǐng)求請(qǐng)求回答回答(2) 半互鎖半互鎖 “請(qǐng)求請(qǐng)求”信號(hào)的撤消取決于接收到信號(hào)的撤消取決于接收到“

32、回答回答”信號(hào)，而信號(hào)，而“回回答答”的撤消由從設(shè)備自己決定。的撤消由從設(shè)備自己決定。請(qǐng)求請(qǐng)求回答回答(3) 全互鎖全互鎖 “請(qǐng)求請(qǐng)求”信號(hào)的撤消取決于信號(hào)的撤消取決于“回答回答”信號(hào)的來(lái)到，而信號(hào)的來(lái)到，而“請(qǐng)求請(qǐng)求”信號(hào)的撤消又導(dǎo)致信號(hào)的撤消又導(dǎo)致“回答回答”信號(hào)的撤消。全互鎖信號(hào)的撤消。全互鎖方式給出了最高的靈活性和可靠性方式給出了最高的靈活性和可靠性 。請(qǐng)求請(qǐng)求回答回答打印機(jī)異步時(shí)序來(lái)自CPU來(lái)自存儲(chǔ)器來(lái)自存儲(chǔ)器三、總線數(shù)據(jù)傳送模式三、總線數(shù)據(jù)傳送模式(只作了解，ppt72-74) 當(dāng)代的當(dāng)代的總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)大都能支持以下大都能支持以下四類模式四類模式的數(shù)據(jù)傳送的數(shù)據(jù)傳送讀、寫(xiě)操作讀

33、、寫(xiě)操作讀操作是由從方到主方的數(shù)據(jù)傳送；寫(xiě)操作是由主方到從方的數(shù)據(jù)傳送。一般，主方先以一個(gè)總線周期發(fā)出命令和從方地址，經(jīng)過(guò)一定的延時(shí)再開(kāi)始數(shù)據(jù)傳送總線周期。 為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新競(jìng)爭(zhēng)總線，完成數(shù)據(jù)傳送總線周 期。地址等待數(shù)據(jù)地址數(shù)據(jù)時(shí)間寫(xiě)操作讀操作塊傳送操作塊傳送操作只需給出塊的起始地址，然后對(duì)固定塊長(zhǎng)度的數(shù)據(jù)一個(gè)接一個(gè)地讀出或?qū)懭?。?duì)于CPU(主方)、存儲(chǔ)器(從方)而言的塊傳送，常稱為猝發(fā)式傳送，其塊長(zhǎng)一般固定為數(shù)據(jù)線寬度(存儲(chǔ)器字長(zhǎng))的4倍。 應(yīng)用于應(yīng)用于cache的填入或?qū)懟?。的填入或?qū)懟?。?xiě)后

34、讀、讀寫(xiě)后讀、讀-修改修改-寫(xiě)操作寫(xiě)操作只給出地址一次，或進(jìn)行先寫(xiě)后讀操作，或進(jìn)行先讀后寫(xiě)操作。前者用于校驗(yàn)?zāi)康?，后者用于多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個(gè)操作完成。 “寫(xiě)后讀寫(xiě)后讀”用于校驗(yàn)?zāi)康?。用于校?yàn)?zāi)康摹！白x讀-修改修改-寫(xiě)寫(xiě)”用于在多道程用于在多道程序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。序系統(tǒng)中對(duì)共享存儲(chǔ)資源的保護(hù)。地址 數(shù)據(jù) 數(shù)據(jù) 數(shù)據(jù)時(shí)間塊傳送操作廣播、廣集操作廣播、廣集操作一般而言，數(shù)據(jù)傳送只在一個(gè)主方和一個(gè)從方之間進(jìn)行。但有的總線允許一個(gè)主方對(duì)多個(gè)從方進(jìn)行寫(xiě)操作，這種操作稱為廣播。這種方式用于多處理器維護(hù)這種方式用于多處理器維護(hù)cac

35、he的一致性。的一致性。 與廣播相反的操作稱為廣集，它將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或OR操作，用以檢測(cè)多個(gè)中斷源。用以檢測(cè)多個(gè)中斷源。 地址 等待數(shù)據(jù)讀數(shù)據(jù)寫(xiě)時(shí)間讀-修改-寫(xiě)操作地址數(shù)據(jù)寫(xiě)等待數(shù)據(jù)讀時(shí)間寫(xiě)后讀操作 第5節(jié) PCI總線*一、多總線結(jié)構(gòu)一、多總線結(jié)構(gòu) PCI是一個(gè)與處理器無(wú)關(guān)的高速外圍總線，又是至關(guān)是一個(gè)與處理器無(wú)關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議重要的層間總線。它采用同步時(shí)序協(xié)議 和集中式仲裁策和集中式仲裁策略，并具有自動(dòng)配置能力。典型的略，并具有自動(dòng)配置能力。典型的PCI總線結(jié)構(gòu)框圖演示總線結(jié)構(gòu)框圖演示 (閱讀，不考試，閱讀，不考試，ppt7

36、5-86,詳細(xì)內(nèi)容在詳細(xì)內(nèi)容在微機(jī)原理與接口技術(shù)微機(jī)原理與接口技術(shù))HOST總線總線該總線有該總線有CPU總線、系統(tǒng)總線、主存總線等多種名稱，總線、系統(tǒng)總線、主存總線等多種名稱，各自反映總線功能的一個(gè)方面。這里稱各自反映總線功能的一個(gè)方面。這里稱“宿主宿主”總線，也總線，也許更全面，因?yàn)樵S更全面，因?yàn)镠OST總線不僅連接主存，總線不僅連接主存， 還可以連接多還可以連接多個(gè)個(gè)CPU。PCI總線總線連接各種高速的連接各種高速的PCI設(shè)備。設(shè)備。PCI設(shè)備可以是主設(shè)備，也設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。在可以是從設(shè)備，或兼而有之。在PCI設(shè)備中不存在設(shè)備中不存在DMA的的概念，這是因?yàn)?/p>

37、概念，這是因?yàn)镻CI總線支持無(wú)限的猝發(fā)式傳送。這樣，總線支持無(wú)限的猝發(fā)式傳送。這樣，傳統(tǒng)總線上用傳統(tǒng)總線上用DMA方式工作的設(shè)備移植到方式工作的設(shè)備移植到PCI總線上時(shí)，總線上時(shí)，采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條采用主設(shè)備工作方式即可。系統(tǒng)中允許有多條PCI總線，總線，它們可以使用它們可以使用HOST橋與橋與HOST總線相連，也可使用總線相連，也可使用PCI/PCI橋與已和橋與已和HOST總線相連的總線相連的PCI總線相連，從而得總線相連，從而得以擴(kuò)充整個(gè)系統(tǒng)的以擴(kuò)充整個(gè)系統(tǒng)的PCI總線負(fù)載能力?？偩€負(fù)載能力。LAGACY總線總線可以是可以是ISA，EISA，MCA等這類性能較低的傳統(tǒng)

38、總線，以便等這類性能較低的傳統(tǒng)總線，以便充分利用市場(chǎng)上豐富的適配器卡，支持中、低速充分利用市場(chǎng)上豐富的適配器卡，支持中、低速I/O設(shè)備。設(shè)備。在在PCI總線體系結(jié)構(gòu)中有總線體系結(jié)構(gòu)中有三種橋三種橋。橋連接兩條總線，使彼此間。橋連接兩條總線，使彼此間相互通信。相互通信。 橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間橋又是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。備都能看到同樣的一份地址表。 PCI總線的總線的基本傳輸機(jī)制是猝發(fā)式傳送基本傳輸機(jī)制是猝發(fā)

39、式傳送，利用橋可以實(shí)現(xiàn)總線，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送。寫(xiě)操作時(shí)，橋把上層總線的寫(xiě)周期先緩存起來(lái)，間的猝發(fā)式傳送。寫(xiě)操作時(shí)，橋把上層總線的寫(xiě)周期先緩存起來(lái)，以后的時(shí)間再在下層總線上生成寫(xiě)周期，以后的時(shí)間再在下層總線上生成寫(xiě)周期， 即延遲寫(xiě)。讀操作時(shí)，橋即延遲寫(xiě)。讀操作時(shí)，橋可早于上層總線，直接在下層總線上進(jìn)行預(yù)讀。無(wú)論延遲寫(xiě)和預(yù)讀，可早于上層總線，直接在下層總線上進(jìn)行預(yù)讀。無(wú)論延遲寫(xiě)和預(yù)讀，橋的作用可使所有的存取都按橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。的需要出現(xiàn)在總線上。 由上可見(jiàn)，以橋連接實(shí)現(xiàn)的由上可見(jiàn)，以橋連接實(shí)現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴(kuò)充性和總線結(jié)構(gòu)具有很好的擴(kuò)

40、充性和兼容性，允許多條總線并行工作。它與處理器無(wú)關(guān)，不論兼容性，允許多條總線并行工作。它與處理器無(wú)關(guān)，不論HOST總總線上是單線上是單CPU還是多還是多CPU，也不論，也不論CPU是什么型號(hào)，只要有相應(yīng)的是什么型號(hào)，只要有相應(yīng)的HOST橋芯片橋芯片(組組)，就可與，就可與PCI總線相連?？偩€相連。 表列出了表列出了PCI標(biāo)準(zhǔn)標(biāo)準(zhǔn)2.0版的必備類信號(hào)名稱及其功能描述。版的必備類信號(hào)名稱及其功能描述。 總線周總線周期類型由期類型由C/BE#線上的總線命令給出?？偩€周期長(zhǎng)度由周期類型和線上的總線命令給出?？偩€周期長(zhǎng)度由周期類型和FRAME#(幀幀)、IRDY#(主就緒主就緒)、IRDY#(目標(biāo)就緒目

41、標(biāo)就緒)、STOP#(停止停止)等信號(hào)控制。一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。等信號(hào)控制。一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。二二 PCI 總線信號(hào)總線信號(hào) PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起?？偩€周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和從設(shè)備支持任何主設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對(duì)等訪問(wèn)，也支持某些主設(shè)備的廣播讀寫(xiě)。之間點(diǎn)到點(diǎn)的對(duì)等訪問(wèn)，也支持某些主設(shè)備的廣播讀寫(xiě)。 PCI總線周期類型由主設(shè)備在總線周期類型由主設(shè)備在C/BE30線上送出的線上送出的4位總線命令代碼指位總線命令代碼指明，被目標(biāo)設(shè)備譯碼確認(rèn)，然后主從雙方協(xié)調(diào)配合完成指定的總線周期操作。明，被

42、目標(biāo)設(shè)備譯碼確認(rèn)，然后主從雙方協(xié)調(diào)配合完成指定的總線周期操作。4位代碼組合可指定位代碼組合可指定16種總線命令，但實(shí)際給出種總線命令，但實(shí)際給出12種。種。PCI總線總線命令類型命令類型如右表如右表 1 總線周期類型總線周期類型存儲(chǔ)器讀存儲(chǔ)器讀/寫(xiě)總線周期寫(xiě)總線周期以猝發(fā)式傳送為基本機(jī)制，一次猝發(fā)式傳送總線周期通常由一以猝發(fā)式傳送為基本機(jī)制，一次猝發(fā)式傳送總線周期通常由一個(gè)地址期和一個(gè)或幾個(gè)數(shù)據(jù)周期組成。存儲(chǔ)器讀個(gè)地址期和一個(gè)或幾個(gè)數(shù)據(jù)周期組成。存儲(chǔ)器讀/寫(xiě)周期的解釋，取寫(xiě)周期的解釋，取決于決于PCI總線上的存儲(chǔ)器控制器是否支持存儲(chǔ)器總線上的存儲(chǔ)器控制器是否支持存儲(chǔ)器/cache之間的之間的P

43、CI傳傳輸協(xié)議。如果支持，則存儲(chǔ)器讀輸協(xié)議。如果支持，則存儲(chǔ)器讀/寫(xiě)一般是通過(guò)寫(xiě)一般是通過(guò)cache來(lái)進(jìn)行；否則，來(lái)進(jìn)行；否則，是以數(shù)據(jù)塊非緩存方式來(lái)傳輸。是以數(shù)據(jù)塊非緩存方式來(lái)傳輸。存儲(chǔ)器寫(xiě)和使無(wú)效周期存儲(chǔ)器寫(xiě)和使無(wú)效周期與存儲(chǔ)器寫(xiě)周期的區(qū)別在于，前者不僅保證一個(gè)完整的與存儲(chǔ)器寫(xiě)周期的區(qū)別在于，前者不僅保證一個(gè)完整的cache行被寫(xiě)入，而且在總線上廣播行被寫(xiě)入，而且在總線上廣播“無(wú)效無(wú)效”信息，命令其他信息，命令其他cache中的中的同一行地址變?yōu)闊o(wú)效。同一行地址變?yōu)闊o(wú)效。特殊周期特殊周期用于主設(shè)備將其信息用于主設(shè)備將其信息(如狀態(tài)信息如狀態(tài)信息)廣播到多個(gè)目標(biāo)方。廣播到多個(gè)目標(biāo)方。配置讀配

44、置讀/寫(xiě)周期寫(xiě)周期是是PCI具有自動(dòng)配置能力的體現(xiàn)。具有自動(dòng)配置能力的體現(xiàn)。PCI有三個(gè)相互獨(dú)立的物理有三個(gè)相互獨(dú)立的物理地址空間，即存儲(chǔ)器、地址空間，即存儲(chǔ)器、I/O、配置空間。、配置空間。雙地址周期雙地址周期用于主方指示它正在使用用于主方指示它正在使用64位地址。位地址。2總線周期操作總線周期操作下面以數(shù)據(jù)傳送類的總線周期為代表，說(shuō)明下面以數(shù)據(jù)傳送類的總線周期為代表，說(shuō)明PCI總線周期的操作過(guò)程?？偩€周期的操作過(guò)程。一個(gè)讀操作總線周期時(shí)序示例一個(gè)讀操作總線周期時(shí)序示例 圖中的環(huán)形箭頭符號(hào)表示某信號(hào)線由一個(gè)設(shè)備驅(qū)動(dòng)轉(zhuǎn)換成另一設(shè)備驅(qū)動(dòng)的過(guò)圖中的環(huán)形箭頭符號(hào)表示某信號(hào)線由一個(gè)設(shè)備驅(qū)動(dòng)轉(zhuǎn)換成另一設(shè)

45、備驅(qū)動(dòng)的過(guò)渡期，避免兩個(gè)設(shè)備同時(shí)驅(qū)動(dòng)一條信號(hào)線的沖突。渡期，避免兩個(gè)設(shè)備同時(shí)驅(qū)動(dòng)一條信號(hào)線的沖突。我們看到，我們看到，PCI總線周期的操作過(guò)程有如下特點(diǎn)：總線周期的操作過(guò)程有如下特點(diǎn)：(1)采用同步時(shí)序協(xié)議。采用同步時(shí)序協(xié)議。 總線上所有事件，即信號(hào)電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號(hào)的總線上所有事件，即信號(hào)電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號(hào)的下跳沿時(shí)刻，而對(duì)信號(hào)的采樣出現(xiàn)在時(shí)鐘信號(hào)的上跳沿時(shí)刻。下跳沿時(shí)刻，而對(duì)信號(hào)的采樣出現(xiàn)在時(shí)鐘信號(hào)的上跳沿時(shí)刻。(2)總線周期由被授權(quán)的主方啟動(dòng)，以幀總線周期由被授權(quán)的主方啟動(dòng)，以幀F(xiàn)RAME#信號(hào)變?yōu)橛行?lái)指示一個(gè)總信號(hào)變?yōu)橛行?lái)指示一個(gè)總線周期的開(kāi)始。線周期的開(kāi)始。(3)一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。在地址期內(nèi)除給出一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成。在地址期內(nèi)除給出目標(biāo)地址外，目標(biāo)地址外， 還在還在C/BE#線上給出總線命令以指明總線周期類型。線上給出總線命令以