quartus II使用手冊(cè)

1、1EDA工具工具 Quartus II簡(jiǎn)介簡(jiǎn)介2設(shè)計(jì)方法的選擇設(shè)計(jì)方法的選擇 集集成成電電路路 手手工工設(shè)設(shè)計(jì)計(jì)： 設(shè)設(shè)計(jì)計(jì)者者 + + 紙紙 + + 筆筆 自自動(dòng)動(dòng)設(shè)設(shè)計(jì)計(jì)： 設(shè)設(shè)計(jì)計(jì)者者 + + E ED DA A 工工具具 設(shè)設(shè)計(jì)計(jì)構(gòu)構(gòu)想想 3使用使用EDA工具設(shè)計(jì)集成電路工具設(shè)計(jì)集成電路 設(shè)計(jì)描述設(shè)計(jì)描述 （圖形或硬件描述語言）（圖形或硬件描述語言） EDA 工具工具 集成電路集成電路 設(shè)計(jì)者的注意力集中于設(shè)計(jì)描述，細(xì)節(jié)交給設(shè)計(jì)者的注意力集中于設(shè)計(jì)描述，細(xì)節(jié)交給EDA工具工具4Quartus II設(shè)計(jì)流程設(shè)計(jì)流程 設(shè)計(jì)構(gòu)想設(shè)計(jì)構(gòu)想 設(shè)計(jì)輸入設(shè)計(jì)輸入 功能正確？功能正確？ 原理圖原理圖

2、硬件描述語言硬件描述語言 滿足時(shí)序要求？滿足時(shí)序要求？ 功能模擬功能模擬 部分編譯： 分析與綜合部分編譯： 分析與綜合 物理設(shè)計(jì)：物理設(shè)計(jì)： 時(shí)序模擬時(shí)序模擬 器件編程器件編程 是是 否否 是是 否否 完完 整整 的的 編編 譯譯 創(chuàng)建一個(gè)新項(xiàng)目創(chuàng)建一個(gè)新項(xiàng)目 選擇目標(biāo)器件選擇目標(biāo)器件 引引 腳腳 指指 定定 5啟動(dòng)啟動(dòng) Quartus II 雙擊雙擊Quartus II圖標(biāo)圖標(biāo)6Quartus II主界面主界面 78File菜單的一個(gè)實(shí)例菜單的一個(gè)實(shí)例 9Quartus II主界面的一個(gè)實(shí)例主界面的一個(gè)實(shí)例 10用戶定制主界面用戶定制主界面 選擇命令選擇命令Tools Customize 在

3、對(duì)話框中操作：在對(duì)話框中操作： 11開始一個(gè)新項(xiàng)目開始一個(gè)新項(xiàng)目Project: 項(xiàng)目項(xiàng)目，工程，設(shè)計(jì)，工程，設(shè)計(jì) Quartus2只對(duì)項(xiàng)目只對(duì)項(xiàng)目進(jìn)行編譯，模擬，編程進(jìn)行編譯，模擬，編程. 而而不對(duì)單獨(dú)的文件不對(duì)單獨(dú)的文件，除非把該文件設(shè)置為，除非把該文件設(shè)置為項(xiàng)目項(xiàng)目12指定指定新項(xiàng)目新項(xiàng)目的工作目錄及名稱的工作目錄及名稱 選擇命令選擇命令File | New Project Wizard 在對(duì)話框中操作：在對(duì)話框中操作： （1）指定工作目錄）指定工作目錄 （4）點(diǎn)擊）點(diǎn)擊 Next （3）本項(xiàng)目頂層）本項(xiàng)目頂層 Entity 名稱名稱 建議頂層文件名與頂層建議頂層文件名與頂層 Entit

4、y 同名；同名； 建議頂層文件名與項(xiàng)目名稱相同。建議頂層文件名與項(xiàng)目名稱相同。 （2） 指定項(xiàng)目名稱） 指定項(xiàng)目名稱 13將本項(xiàng)目所需文件包含進(jìn)來的窗口將本項(xiàng)目所需文件包含進(jìn)來的窗口 14為本項(xiàng)目指定目標(biāo)器件為本項(xiàng)目指定目標(biāo)器件 （1）選選擇擇器器件件系系列列 （2）選選擇擇Auto 或或具具體體器器件件 （3）點(diǎn)點(diǎn)擊擊Next 15指定所需的第三方指定所需的第三方EDA工具工具 點(diǎn)擊 Finish 或 Next 16項(xiàng)目的版本管理項(xiàng)目的版本管理 項(xiàng)項(xiàng)目目的的設(shè)設(shè)置置描描述述 設(shè)設(shè)置置文文件件 1 設(shè)設(shè)置置文文件件 2 設(shè)設(shè)置置文文件件 n 一個(gè)項(xiàng)目可以有多個(gè)設(shè)置（例如選擇不同的器件一個(gè)項(xiàng)目可

5、以有多個(gè)設(shè)置（例如選擇不同的器件, , 不同的約束條件不同的約束條件）。）。 每一個(gè)設(shè)置文件對(duì)應(yīng)于該項(xiàng)目的一個(gè)版本。每一個(gè)設(shè)置文件對(duì)應(yīng)于該項(xiàng)目的一個(gè)版本。 如果不使用版本管理，則只有一個(gè)（默認(rèn)的）版本。如果不使用版本管理，則只有一個(gè)（默認(rèn)的）版本。17和項(xiàng)目版本管理有關(guān)的文件和項(xiàng)目版本管理有關(guān)的文件 文件類型文件類型 說明說明 Quartus II 項(xiàng)目文件 （.qpf） （Quartus II Project File） 代表一個(gè)項(xiàng)目 （一個(gè)項(xiàng)目可以有多個(gè)設(shè)置， 每一個(gè)設(shè)置對(duì)應(yīng)于一個(gè)版本） Quartus II 項(xiàng)目設(shè)置文件（.qsf） （Quartus II Setting File） 每

6、一個(gè)設(shè)置文件對(duì)應(yīng)于一個(gè)該項(xiàng)目的一個(gè)版本 Quartus II 項(xiàng)目默認(rèn)設(shè)置文件（.qdf） （Quartus II Default Settings File） 該文件放置在 bin 目錄下 存放項(xiàng)目的默認(rèn)設(shè)置， 此默認(rèn)設(shè)置可以被.qsf 文件的設(shè)置所覆蓋。 Quartus II 項(xiàng)目工作空間文件（.qws） （Quartus II Workspace File） 包含著用戶希望的信息以及其它信息， 例如窗口的位置、 被打開的文件以及該文件在窗口中的位置等。 18版本管理：創(chuàng)建新版本或選擇舊版本版本管理：創(chuàng)建新版本或選擇舊版本u使用命令使用命令Project | Revisions:選用舊選用

7、舊版本版本創(chuàng)建創(chuàng)建新版本新版本19如果選擇了創(chuàng)建新版本如果選擇了創(chuàng)建新版本 出現(xiàn)對(duì)話框：出現(xiàn)對(duì)話框：（1）鍵入新版本的名字）鍵入新版本的名字（2）點(diǎn)擊）點(diǎn)擊OK20設(shè)計(jì)的原理圖描述設(shè)計(jì)的原理圖描述21進(jìn)入原理圖編輯器進(jìn)入原理圖編輯器 在Quartus主界面中選擇菜單項(xiàng) File 選擇 New或 Open 選擇 Block Diagram /Schematic File 選擇一個(gè)已經(jīng)存在的文件名 原理圖編輯器窗口出現(xiàn) 選擇 Graphic Files 選擇該文件所在目錄 鼠標(biāo)左鍵點(diǎn)擊 OK New Open 22原理圖編輯器窗口原理圖編輯器窗口 選選擇擇工工具具 全全屏屏顯顯示示 單單條條連連線

8、線 文文本本工工具具 插插入入符符號(hào)號(hào) 數(shù)數(shù)組組連連線線 橡橡皮皮筋筋功功能能 放放大大縮縮小小 部部分分連連線線 原原理理圖圖編編輯輯區(qū)區(qū) 最最大大化化按按鈕鈕 對(duì)對(duì)角角線線工工具具 弧弧形形工工具具 工工具具條條 23從庫(kù)中調(diào)入元件及引腳符號(hào)從庫(kù)中調(diào)入元件及引腳符號(hào)u在原理圖編輯器的空白處選擇一個(gè)適當(dāng)位置在原理圖編輯器的空白處選擇一個(gè)適當(dāng)位置 雙擊鼠標(biāo)左鍵雙擊鼠標(biāo)左鍵 u選擇庫(kù)名選擇庫(kù)名 選擇庫(kù)元件名選擇庫(kù)元件名 調(diào)入該元件符號(hào)調(diào)入該元件符號(hào) （1）選選擇擇庫(kù)庫(kù)名名 （2）選選擇擇庫(kù)庫(kù)元元件件名名 24從庫(kù)中調(diào)入元件及引腳符號(hào)（續(xù)）從庫(kù)中調(diào)入元件及引腳符號(hào)（續(xù)）u選擇引腳符號(hào)名選擇引腳符號(hào)

9、名 調(diào)入該引腳符號(hào)調(diào)入該引腳符號(hào)25繪制原理圖（繪制原理圖（本例為半加器本例為半加器）u 連線；連線；u給引腳命名給引腳命名 ；26繪制原理圖中的其他操作繪制原理圖中的其他操作u 刪除符號(hào)或連線；刪除符號(hào)或連線；u復(fù)制元件符號(hào)復(fù)制元件符號(hào) ；u橡皮筋功能：打開橡皮筋功能時(shí)，拖動(dòng)元件符號(hào)或連線時(shí)，橡皮筋功能：打開橡皮筋功能時(shí)，拖動(dòng)元件符號(hào)或連線時(shí)，原理圖拓?fù)潢P(guān)系保持不變。原理圖拓?fù)潢P(guān)系保持不變。27設(shè)計(jì)的設(shè)計(jì)的VHDL描述描述28進(jìn)入文本編輯器進(jìn)入文本編輯器 在Quartus的主界面中選擇菜單項(xiàng) File New Open 文本編輯器窗口出現(xiàn) 鼠標(biāo)左鍵點(diǎn)擊 OK 選擇適當(dāng)?shù)哪夸?選擇一個(gè)后綴為.

10、vhd 的文件 選擇 VHDL File 選擇 New 或 Open 29文本編輯器窗口文本編輯器窗口u文件名后綴：文件名后綴：lVHDL： .vhd；lVerilog： .v；lAHDL: .tdf。 30在文本編輯器中利用在文本編輯器中利用VHDL模板模板u選擇選擇Edit | Insert Template| VHDL（或或點(diǎn)擊鼠標(biāo)右鍵點(diǎn)擊鼠標(biāo)右鍵 ） （1）選選擇擇 VHDL （2）選選擇擇所所需需的的 VHDL 模模板板 31插入插入Entity模板后的文本編輯器窗口模板后的文本編輯器窗口 將帶雙下劃線的虛擬標(biāo)識(shí)符替換為用戶自己的標(biāo)識(shí)符將帶雙下劃線的虛擬標(biāo)識(shí)符替換為用戶自己的標(biāo)識(shí)符3

11、2 4 位加法器的位加法器的VHDL代碼代碼 LIBRARY ieee; - 第1行 USE ieee.std_logic_1164.ALL; - 第2行 USE ieee.std_logic_unsigned.ALL; - operator + is overwrited in the package ENTITY Adder4 IS GENERIC ( width : integer := 4 ); - 定義一個(gè)類屬參數(shù)width，其默認(rèn)值為4 PORT ( a, b: IN std_logic_vector ( width - 1 DOWNTO 0 ); cin: IN std_logi

12、c; cout: OUT std_logic; Sum: OUT std_logic_vector ( width - 1 DOWNTO 0 ) ); END Adder4; 33 4 位加法器的位加法器的VHDL代碼（續(xù)）代碼（續(xù)） ARCHITECTURE behav OF Adder4 IS SIGNAL temp: std_logic_vector ( width DOWNTO 0 ); BEGIN temp = ( 0 & a ) + b + cin; cout = temp (width); sum 0 ) ; - 計(jì)數(shù)值異步清零計(jì)數(shù)值異步清零 elsif clkevent

13、 and clk = 1 then - 檢測(cè)時(shí)鐘上升沿檢測(cè)時(shí)鐘上升沿 if en = 1 then - en為計(jì)數(shù)使能信號(hào)為計(jì)數(shù)使能信號(hào) if cqi 9 then cqi := cqi + 1; - 若計(jì)數(shù)值若計(jì)數(shù)值 0); - 若計(jì)數(shù)值若計(jì)數(shù)值9，計(jì)數(shù)值歸零，計(jì)數(shù)值歸零 end if; end if; end if; if cqi = 9 then cout = 1; - 給進(jìn)位信號(hào)賦值給進(jìn)位信號(hào)賦值 else cout = 0; end if; cq = cqi; - 將計(jì)數(shù)值向端口輸出將計(jì)數(shù)值向端口輸出 end process;end behav; 113進(jìn)入進(jìn)入SignalTap流程

14、的前提流程的前提 u項(xiàng)目項(xiàng)目CNT10已經(jīng)通過了編譯和模擬；已經(jīng)通過了編譯和模擬；u目標(biāo)芯片已經(jīng)安裝在實(shí)驗(yàn)板上；目標(biāo)芯片已經(jīng)安裝在實(shí)驗(yàn)板上；l芯片上有富裕的邏輯單元和存儲(chǔ)單元；芯片上有富裕的邏輯單元和存儲(chǔ)單元；u實(shí)驗(yàn)板和主機(jī)通過實(shí)驗(yàn)板和主機(jī)通過ByteBlaster相連；相連；l以下為實(shí)例演示以下為實(shí)例演示 印制電路板 下載電纜 Byteblaster 的另 一端連接到計(jì)算機(jī)的并口 可編程邏 輯器件 Byteblaster 的 10芯插頭 114Step1： 打開打開SignalTap II 編輯窗口編輯窗口uFile | New | Other Files | SignalTap II Fi

15、le 115Step2：調(diào)入電路調(diào)入電路 CNT10 的待測(cè)信號(hào)的待測(cè)信號(hào) 名字改為 CNT10 調(diào)入欲觀察的信號(hào)名 116Step3：設(shè)置設(shè)置SignalTap II參數(shù)參數(shù) u設(shè)置設(shè)置ELA的采樣時(shí)鐘信號(hào)，該時(shí)鐘可以是本設(shè)計(jì)的的采樣時(shí)鐘信號(hào)，該時(shí)鐘可以是本設(shè)計(jì)的內(nèi)部時(shí)鐘，也可以是外部輸入時(shí)鐘。本例采用外部?jī)?nèi)部時(shí)鐘，也可以是外部輸入時(shí)鐘。本例采用外部時(shí)鐘時(shí)鐘clk1，clk1的頻率應(yīng)大大高于的頻率應(yīng)大大高于clk的頻率，以便的頻率，以便得到高精度的波形。得到高精度的波形。u在在Sample depth欄選擇采樣深度，例如欄選擇采樣深度，例如1K位，位，u在在Buffer acquisitio

16、n mode選項(xiàng)區(qū)域選定選項(xiàng)區(qū)域選定Circulateu設(shè)定起始觸發(fā)位置，比如選擇前點(diǎn)觸發(fā)：設(shè)定起始觸發(fā)位置，比如選擇前點(diǎn)觸發(fā)：“Pre trigger position”。u在在Trigger選項(xiàng)區(qū)域選項(xiàng)區(qū)域Trigger欄選擇欄選擇1，選中小，選中小Trigger框，在框，在Source欄選擇觸發(fā)信號(hào)欄選擇觸發(fā)信號(hào)EN，在，在Pattern欄選擇欄選擇Rising Edge。117Step3：設(shè)置設(shè)置SignalTap II參數(shù)參數(shù) 118繼續(xù)操作繼續(xù)操作uStep4 保存文件；保存文件； uStep5 編譯并下載（編程）；編譯并下載（編程）；lFPGAFPGA器件中既包含原設(shè)計(jì)器件中既包含原設(shè)計(jì)CNT10CNT10的電路的電路l也包含嵌入式邏輯分析儀也包含嵌入式邏輯分析儀ELAELAu Step6 在實(shí)驗(yàn)板上設(shè)置：例如在實(shí)驗(yàn)板上