付恒(2013084104)—D觸發(fā)器的設(shè)計(jì)和仿真_第1頁(yè)
付恒(2013084104)—D觸發(fā)器的設(shè)計(jì)和仿真_第2頁(yè)
付恒(2013084104)—D觸發(fā)器的設(shè)計(jì)和仿真_第3頁(yè)
付恒(2013084104)—D觸發(fā)器的設(shè)計(jì)和仿真_第4頁(yè)
付恒(2013084104)—D觸發(fā)器的設(shè)計(jì)和仿真_第5頁(yè)
已閱讀5頁(yè),還剩7頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、集成電路CAD班級(jí):2013級(jí)0841班學(xué)號(hào):2013084104姓名:付恒教師:劉云濤成績(jī):日期:2016/4/30實(shí)驗(yàn)一、D觸發(fā)器的設(shè)計(jì)和仿真一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)模擬數(shù)字電路單元的基本設(shè)計(jì)方法。2、學(xué)習(xí)Cadence工具下電路設(shè)計(jì)的基本操作和方法。3、學(xué)習(xí)Sprectre工具的仿真操作方法。二、實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)通過(guò)設(shè)計(jì)一個(gè)異步清零的D觸發(fā)器電路學(xué)習(xí)Cadence工具下電路的設(shè)計(jì)和仿真方法。實(shí)驗(yàn)內(nèi)容包括:完成反相器、與非門、傳輸門電路的設(shè)計(jì)和仿真驗(yàn)證;完成各個(gè)單元電路symbol的建立;利用建立的單元電路symbol完成D觸發(fā)器電路的設(shè)計(jì)和仿真;分析仿真結(jié)果。該電路設(shè)計(jì)采用上華CSMC0.5u

2、mCMOS工藝設(shè)計(jì),工作電壓5V。三、實(shí)驗(yàn)步驟1、登陸到UNIX系統(tǒng)。在登陸界面,輸入用戶名和密碼,用戶名和密碼都為學(xué)生學(xué)號(hào)。2、Cadence的啟動(dòng)。啟動(dòng)Cadence軟件的命令有很多,不同的啟動(dòng)命令可以啟動(dòng)不同的工具集,常用的啟動(dòng)命令有icfb,icca等,也可以單獨(dú)啟動(dòng)單個(gè)工具。3、原理圖的輸入。(1)Composer的啟動(dòng)。在CIW窗口新建一個(gè)單元的Schematic視圖。(2)添加器件。在comparator schematic窗口點(diǎn)擊Add-Instance或者直接點(diǎn)i,就可以選擇所需的器件。(3)添加連線。執(zhí)行Add-Wire,將需要連接的部分用線連接起來(lái)。(4)添加管腳。執(zhí)行A

3、dd-Pin和直接點(diǎn)p,彈出添加管腳界面。(5)添加線名。為設(shè)計(jì)中某些連線添加有意義的名稱有助于在波形顯示窗口中顯出該條線的信號(hào)名稱,也可以幫助檢查電路錯(cuò)誤。點(diǎn)擊Add-Wire Name,彈出新窗口,為輸入輸出線添加名稱。為四端的MOS器件的襯底添加名稱vdd!或gnd!,其中!表示全局變量。(6)添加電源信號(hào)。選擇Vdd和Gnd的symbol各一個(gè),在兩個(gè)symbol之間連接一個(gè)vdc,設(shè)置直流電壓5V。(6)保存并檢查。點(diǎn)擊schematic窗口上的Check and Save按鈕,察看是否有警告或者錯(cuò)誤。如果有,察看CIW窗口的提示。4、電路仿真。(1)啟動(dòng)模擬仿真環(huán)境。在compar

4、ator schematic窗口,選擇Tools-Analog Environment,彈出模擬仿真環(huán)境界面。(2)選擇仿真器。在仿真窗口,選擇Setup-Simulator/Directory/Host,設(shè)置仿真器為spectre,然后點(diǎn)擊OK。(3)設(shè)置模型庫(kù)。(4)設(shè)置分析類型。在仿真窗口,點(diǎn)擊Choose Analyses按鈕,彈出Choose Analyses窗口,該窗口中列出了各種仿真類型,在本實(shí)驗(yàn)中只需進(jìn)行瞬態(tài)仿真,所以選擇tran,時(shí)間設(shè)為3um。(5)設(shè)置設(shè)計(jì)變量,在仿真窗口中,點(diǎn)擊Edit Variables 按鈕,彈出變量設(shè)置窗口,點(diǎn)擊Copy From按鈕,整個(gè)設(shè)計(jì)本掃

5、描一遍,設(shè)計(jì)中的各個(gè)變量被列出來(lái)。(6)創(chuàng)建網(wǎng)表。選擇Simulation-Netlist-Create,產(chǎn)生了該設(shè)計(jì)的網(wǎng)表。(7)設(shè)置波形顯示工具。Cadence中有兩種波形顯示工具:AWD和wavescane,在仿真窗口選擇Session-assign,在彈出的窗口中可以選擇波形顯示工具為AWD或wavescane。(8)選擇輸出結(jié)果顯示信號(hào)。(9)進(jìn)行仿真。選擇Simulation-Run,或者直接點(diǎn)擊仿真窗口右下角的Run按鈕來(lái)啟動(dòng)仿真,仿真開始過(guò)程中,在CIW窗口會(huì)出現(xiàn)一系列仿真信息,另外會(huì)彈出一個(gè)Spectre輸出窗口。仿真結(jié)束會(huì)自動(dòng)彈出波形顯示窗口。 (10)觀察波形,看是否滿足

6、設(shè)計(jì)要求。重復(fù)以上步驟完成反相器、傳輸門、與非門和D觸發(fā)器電路的設(shè)計(jì)和仿真。四、電路圖及實(shí)驗(yàn)結(jié)果1、反相器可見仿真波形符合預(yù)期結(jié)果2、與非門可見仿真波形符合預(yù)期結(jié)果3、D觸發(fā)器可見仿真波形符合預(yù)期結(jié)果五、實(shí)驗(yàn)結(jié)果分析由波形圖可見,CLR 高電平時(shí),D觸發(fā)器正常工作。D低電平時(shí),CLK上升沿,Q變成低電平。D高電平時(shí),CLK上升沿,Q變成高電平。Q與Q的值相反。CLR為低電平時(shí),Q為高電平,Q為低電平實(shí)驗(yàn)二、帶異步清零的邊沿觸發(fā)D觸發(fā)器版圖設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?1、學(xué)習(xí)Cadence工具下電路設(shè)計(jì)的基本操作和方法。2、學(xué)習(xí)Layout Editor工具下版圖設(shè)計(jì)的基本操作和方法。3、學(xué)習(xí)Dracul

7、a工具的版圖驗(yàn)證方法。二、實(shí)驗(yàn)內(nèi)容本實(shí)驗(yàn)通過(guò)反相器、與非門和D觸發(fā)器的版圖設(shè)計(jì)學(xué)習(xí)使用Cadence Layout Editor工具進(jìn)行版圖設(shè)計(jì)驗(yàn)證的操作和方法。實(shí)驗(yàn)內(nèi)容包括:使用Cadence Layout Editor完成反相器和與非門版圖的繪制;完成D觸發(fā)器版圖繪制,使用Dracula工具完成版圖驗(yàn)證。本實(shí)驗(yàn)采用CSMC0.5um CMOS工藝設(shè)計(jì)。三、實(shí)驗(yàn)步驟(1)工藝庫(kù)的生成。點(diǎn)擊CIW中的File菜單選擇其中的New項(xiàng)中的Library項(xiàng),在彈出窗口的Name項(xiàng)中輸入所需的名字,點(diǎn)擊ok,在彈出的對(duì)話框中輸入編好的技術(shù)文件名my.tf,點(diǎn)擊ok。(2)連接設(shè)計(jì)庫(kù)到工藝庫(kù)。(3)啟動(dòng)

8、版圖設(shè)計(jì)工具Vituoso Layout Editor。有很多種方法自動(dòng)版圖大師,最簡(jiǎn)單的辦法是通過(guò)CIW打開或者新建一個(gè)單元的版圖視圖,這樣就會(huì)自動(dòng)啟動(dòng)版圖大師。(4)從LSW窗口中選擇所需的層,在顯示部分完成反相器和與非門版圖繪制。SN低壓管畫法見下圖:SPGTLVTO_M1A1TOTB低壓P管SPLVTO_M1A1GTTOSN低壓N管3、版圖驗(yàn)證(1)導(dǎo)出版圖:在CIW窗口中,F(xiàn)ile->export->stream, library browser找到要檢查的Layout,Run direction: ./dracula.(dracula文件夾要放在當(dāng)前工作庫(kù)下),outp

9、ut:文件名.gds;options: case sensitivity->preserve;user defined data: geometry,Layer Map Table,輸入map文件的路徑。(2)修改drc文件:在終端里運(yùn)行,cd dracula;vi drc.rul 修改dracula文件夾里的drc.rul文件,indisk=文件名.gds,primary=文件名, program-dir前加分號(hào); (3)運(yùn)行drc:輸入PDRACULA); :/get drc.rul; :/finish; : ./(./表示運(yùn)行本路徑下的該執(zhí)行文件)。(4)查找錯(cuò)誤:回到版圖文件,Tools->Dracula Interactive, DRC->setup, 路徑輸入./dracula。出現(xiàn)錯(cuò)誤后,點(diǎn)中錯(cuò)誤,然后Fix current error,可看到錯(cuò)誤的具體位置。 DRC里quit后,根據(jù)錯(cuò)誤對(duì)版圖進(jìn)行修改,然后再導(dǎo)出gds文件,最后到終端再運(yùn)行P(或PDRACULA); :/g drc.rul;:/fi;: (或/)。四、實(shí)驗(yàn)結(jié)果1,反相器版圖2,與非門版圖 3,傳輸門版圖 4,D觸發(fā)器版圖5、 實(shí)驗(yàn)總結(jié) 經(jīng)過(guò)本次試驗(yàn),我對(duì)版圖的了解更加深入,并通過(guò)實(shí)踐親手畫出了反相器、與非門等基本小模塊,并順利

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論