微機接口原理與接口技術第二章答案 馬維華

1、第2章 思考與習題參考答案2-1簡述微處理器的主要性能指標，性能公式（2-1）說明了什么？答：微處理器的主要性能指標如下表所示性能指標參數(shù)含義示例字長內部處理二進制數(shù)的位數(shù)8,16,32,64主頻處理器核心工作頻率100MHz,3.2GHz外頻外部總線的核心頻率（基準頻率）33MHz,66MHz,100MHzFSB頻率前端總線頻率266MHz,533MHz,800MHz,1330MHz工作電壓處理器核心工作電壓5V，3V，1.8V，1.2V制造工藝指管子之間的最小線距0.13m,90nm,65nm,45nm地址線寬度處理器外部地址線條數(shù)，決定物理地址空間2m20,32,36數(shù)據(jù)線寬度處理器外部

2、數(shù)據(jù)線條數(shù)，決定對外訪問能力8位，16位，32位，64位協(xié)處理器是否內置協(xié)處理器，性能如何X87流水線技術流水線級數(shù)5級，12級，14級，20級，31級等超標量結構多條指令流水線，含流水線級數(shù)1個,2個，3個,4個，8個L1/L2/L3 Cache一級/二級/三級高速緩存8KB,16KB,512KB,4MBSIMD單指令處理多個數(shù)據(jù)的能力MMX,SSE,SSE2,SSE3,SSSE3,SSE4核心架構處理器采用的核心架構類型P5,P6,NetBurst,Core功耗反應處理器消耗的功率功耗動態(tài)電容×電壓×電壓×頻率50W,25W等公式（21）: 性能核心頻率

3、15;每個周期執(zhí)行指令的條數(shù)說明，微處理器的性能的提高不僅取決于工作頻率，還依賴每周期執(zhí)行指令的條數(shù)。新的處理器代替老的處理器，就是根據(jù)這一性能公式來提高它的性能的。即或單獨提高頻率，或單獨增加每周期執(zhí)行指令的條數(shù)，或既提高頻率又增加每周期執(zhí)行指令的條數(shù)。由于核心頻率的提高是有限制的，因此從Cure系列開始注重提高每個周期指令執(zhí)行的條數(shù)來提高性能。2-2簡述微處理器的工作方式、各工作方式的含義和區(qū)別是什么?它們之間是如何切換的？答：1.五種工作方式：實地址方式、保護虛地址方式、虛擬86方式、系統(tǒng)管理方式以及IA-32E方式。2.含義：(1)實地址方式是指處理器工作在8086/8088編程環(huán)境下

4、的工作方式。(2)保護地址方式，又稱保護虛地址方式，簡稱保護方式，是真正發(fā)揮處理器潛能的一種工作方式。所謂保護是指在執(zhí)行多任務操作時，對不同任務使用的不同存儲空間進行完全隔離，保護每個任務順利執(zhí)行。(3)虛擬86方式是指一個多任務的環(huán)境，即模擬多個8086的工作方式。在這個方式之下，處理器被模擬成多個8086微處理器同時工作。(4) 系統(tǒng)管理方式（SMM）是為實現(xiàn)特定功能及系統(tǒng)安全提供的一種工作方式，SMM的功能主要包括電源管理以及為操作系統(tǒng)和正在運行的程序提供安全性。SMM最顯著的應用就是電源管理。以上四種方式是IA-32所有處理器所具有的工作方式。 (5)從后期的P4到以Core為核心的處

5、理器開始支持64位擴展技術，引入了IA-32E工作方式。在這種方式下，處理器支持兩種模式即兼容的工作方式（兼容IA-32處理器的方式）和64位工作方式。在兼容模式下，允許在64位操作系統(tǒng)下運行原來的16位和32位應用程序，可使用前緣REX訪問64位數(shù)據(jù)，最大支持的32位地址空間，而在64位方式下，采用EM64T技術，支持64位操作，同時支持36位的地址（從Pentium Pro開始處理器的外部地址線就提供36條），支持64位線性地址，默認的地址空間為64位，默認的數(shù)據(jù)寬度為32位，指令允許32/64地址和32/64數(shù)據(jù)的混合使用，因此又把 Core為核心的處理器稱為32/64處理器，與真正64

6、位處理器有區(qū)別，可稱之為具有64位功能的32位處理器。3.工作方式的相互轉換如下圖所示。2-3 IA-32E方式兼容模式和64位模式下，Cure 2 Duo系列處理器能夠尋址的物理地址空間分別有多大？為什么把具有IA-32E模式的處理器稱為32/64位處理器，而不直接稱為64位處理器？ 答： （1）具有IA-32E工作方式處理器在兼容模式下，最大支持的32位地址空間，而在64位方式下，采用EM64T技術，支持64位操作，同時支持36位的物理地址，支持64位線性地址，默認的地址空間為64位。（2）由于具有IA-32E方式的處理器默認的數(shù)據(jù)寬度為32位，指令允許32/64地址和32/64數(shù)據(jù)的混合

7、使用，因此又把 Core為核心的處理器稱為32/64處理器，與真正64位處理器有區(qū)別，可稱之為具有64位功能的32位處理器。2-4 為什么要引入流水線技術？什么是超標量結構？說明從80486到Cure 2 Quard處理器所具有的指令流水線的條數(shù)、級數(shù)以及單周期可執(zhí)行簡單指令的條數(shù)。答：引入流水線技術目的就是提高指令的執(zhí)行效率，超標量結構是指具有兩條及以上指令流水線的處理器的結構。從80486到Cure 2 Quard具有的流水線級數(shù)、流水線條數(shù)及單周期執(zhí)行簡單指令的條數(shù)如下表所示。處理器80486PentiumPentium ProPentiumIIPentiumIIIPentium4Cur

8、e 2 DuoCure 2 Quard流水線級數(shù)5512121220(478)31(775)1414流水線個數(shù)123333(2個倍速)4×24×4單周期執(zhí)指條數(shù)123335 (12×2)8162-5 到目前為止，Intel基于個人計算機的微處理器有哪些核心架構，其各自的突出特點有哪些？答： Intel微處理器的核心體系結構：80X86架構（8086/8088、80286、80386和80486）、P5架構（Pentium、MMX Pentium）、P6架構（Pentium Pro、Pentium和Pentium ）、NetBurst架構（Pentium 4）和Co

9、re架構（Pentium Dual-Core、Core 2 Duo、Core 2 Quad和Core 2 Extreme等）。80X86架構基本采用CISC（復雜指令集計算機）技術，從8086/8088內部的2個獨立而又相互配合工作的部件，到80286增加到4個部件，開始支持保護方式；進入32位時代，80386內部增加到6個部件，開始虛擬86方式，支持虛擬存儲器和，到了80486內部增加到8個部件，開始支持影子內存，并增加了Cache部件和浮點運行部件。處理器內部并行操作的部件不斷增多，主頻不斷提高，新技術不斷融入，是不斷適應新的要求發(fā)展起來的微處理器架構。8086/8088字長是16位的In

10、tel體系結構，而80386和80486卻是32位的Intel體系結構，稱為IA-32。P5架構采用RISC與CISC相結合的技術，采用兩條指令流水線，外部數(shù)據(jù)線首次采用64條，數(shù)據(jù)Cache和指令Cache開始分離，首次采用分支指令預測功能，使效率大大提高。P6架構采用三條指令流水線，Cache擴大，并引入二級Cache，大大地加快了數(shù)據(jù)讀取和命中率，提高了性能，支持多媒體擴展技術MMX。NetBurst架構首次采用快速執(zhí)行引擎，使簡單ALU速度加倍，采用超級流水線技術（20級，31級），先進的動態(tài)執(zhí)行，創(chuàng)新的Cache 子系統(tǒng)（Trace Cache上），超標量發(fā)射以實現(xiàn)并行性，擴充的可重

11、命名的硬件寄存器，支持更新的多媒體擴展指令等。Core 微架構擁有雙核心、64位指令集、4發(fā)射的超標量體系結構（核心特點）和亂序執(zhí)行機制等技術，支持36位的物理尋址，支持 Intel 所有的擴展指令集。Core 微架構的每個內核擁有L1指令Cache、雙端口L1數(shù)據(jù)Cache，2個內核共同擁有共享式二級緩存。Core架構采用了每條超級指令流水線14級，其流水線效率大幅度提升。全新的整數(shù)與浮點單元，Core具備了3個64位的整數(shù)執(zhí)行單元，每一個都可以單獨完成的64位整數(shù)運算操作，即Core能夠在一個周期內同時完成3組64位的整數(shù)運算。2-6 8086/8088微處理器由哪兩個關鍵部分組成，其功能

12、主要包括哪些？說明二者是如何配合工作的。答：（1）組成：8086/8088由兩個既相互獨立，又相互配合，并行操作的重要部件組成總線接口部件BIU和執(zhí)行部件EU組成。（2）總線接口部件BIU的功能：負責微處理器內部與外部（存儲器和I/O接口）的信息傳遞。BIU完成的主要任務包括：取指令、傳送數(shù)據(jù)以及計算物理地址；執(zhí)行部件EU的功能：主要功能簡單地說就是執(zhí)行全部指令。EU完成以下幾個主要任務：指令譯碼、執(zhí)行指令、向BIU傳送地址信息以及管理通用寄存器和標志寄存器。（3）配合工作：只要指令隊列不滿，則BIU就去取指令，只要指令隊列有指令，EU就執(zhí)行指令，二者同時進行。EU向BIU指供地址信息，BIU

13、計算物理地址，并指向目標地址并取數(shù)據(jù)或指令或送數(shù)據(jù)到目標地址，而EU負責運算和處理。BIU和EU既相互獨立又相互配置并行流水作業(yè)。2-7 80286由哪幾個主要部件組成?各自的功能是什么？與8086有什么不同？答：1.組成：80286微處理器內部共有四個功能部件：地址部件 AU、總線部件BU、指令部件IU和執(zhí)行部件EU。2.功能：(1)總線部件BU負責內外信息交換；（2）指令部件IU負責從預取隊列中取代碼并進行譯碼，然后放入3條指令的指令隊列中；（3）地址部件AU負責物理地址的生成；（4）執(zhí)行的EU負責指令的執(zhí)行。3.與8086的不同點：（1）地址線條數(shù)不同，因此尋址空間不一樣（8086：20

14、條尋址1MB，8028624條尋址16MB）（2）內部結構不同，比8086多了兩個部件,同時多了一個指令隊列（已譯碼的指令隊列）（3）速度提高（8086:5MHz,80286:16MHz）（4）多了一種工作方式，支持多任務中，虛擬內存，尋址方式不同2-8 80386與80286相比內部由幾個主要部件組成？各部件的功能是什么?答：1.組成：6個部件：總線部件BU、指令預取部件IPU、指令譯碼部件IDU、執(zhí)行部件EU、分段部件SU和分頁部件PU。2.功能：(1) 總線部件BU：提供與外部（存儲器以及I/O）的接口環(huán)境（地址線、數(shù)據(jù)線和控制線的驅動等）。在80386內部，指令預取部件要從存儲器中取指

15、令、執(zhí)行部件在執(zhí)行指令時要訪問存儲器或I/O，分頁部件形成物理地址后，都要發(fā)出總線周期的請求，BU會根據(jù)優(yōu)先級對這些請求進行仲裁，從而有序地服務于多個請求，并產(chǎn)生相應的總線操作所需要的信號，包括地址信號、讀/寫控制信號等。BU還提供了與協(xié)處理器如80387或 80287的接口。（2）指令預取部件IPU通過BU按順序向存儲器取指令并放到16個字節(jié)的預取指令隊中，為指令譯碼部件提供有效的指令。（3）指令譯碼部件IDU從預取指令隊列中取出原代碼后進行譯碼，并將譯碼好的指令存放在3條指令的隊列中，送給執(zhí)行部件。（4）執(zhí)行部件EU包括ALU以及64位的桶形移位寄存器和8個32位的通用寄存器及保護檢測電路

16、等，EU從IDU中取出已譯碼的指令后，立即通過控制電路產(chǎn)生各種控制信號送到內部各個部件，從而執(zhí)行了該指令。在執(zhí)行指令的過程中，向分段部件發(fā)出邏輯地址信息，并通過BU與外部交換數(shù)據(jù)。（5）分段部件SU將EU送來的兩路32位有效地址(包括邏輯地址48位：16位選擇子和32位段內偏移地址)通過描述符的數(shù)據(jù)結構形成32位的線性地址。（6）分頁部件PU接收到線性地址后，通過兩次頁轉換將其變換為實際的32位物理地址。2-9 簡述P5架構的Pentium處理器的結構特點。答：(1) 與80X86系列微處理器兼容(2) RISC型超標量結構：兩條指令流水線（UV）(3) 高性能的浮點運算器(4) 雙重分離式高

17、速緩存：將指令高速緩存與數(shù)據(jù)高速緩存分離，各自擁有獨立的8KB高速緩存，使其能全速執(zhí)行，減少等待及傳送數(shù)據(jù)時間。(5) 增強了錯誤檢測與報告功能：內部增強了錯誤檢測與報告功能，特別引進了在片功能冗余檢測（FRC），并采用了一種能降低出錯的六晶體管存儲單元。(6) 64位數(shù)據(jù)總線：使用64位的數(shù)據(jù)總線(80386/80486為32位)。(7) 分支指令預測：處理器內部采用了分支預測的技術，大大提高了流水線執(zhí)行效率。(8) 常用指令固化及微代碼改進(9) 系統(tǒng)管理方式：在實地址方式、保護方式、虛擬86方式的基礎上，增加了SMM（系統(tǒng)管理方式）。2-10 Pentium處理器的和兩條指令流水線的功能

18、是什么？主頻為100MHz的Pentium處理器，最快執(zhí)行兩條指令的時間為多少ns？答：（1）U流水線主要用于執(zhí)行復雜指令，而V流水線只能執(zhí)行簡單指令。（2）最快執(zhí)行兩條指令的時間是一個時鐘周期，100MHz主頻其一個時鐘周期為1/100 (us)=10ns。2-11簡述Pentium處理器的BTB的功能。答：BTB（分支目標緩沖器）可對分支指令進行預測，目的是提高流水線執(zhí)行效率。在Pentium微處理器中，使用了BTB預測分支指令，這樣可在分支指令進入指令流水線之前預先安排指令的順序，而不致使指令流水線的執(zhí)行產(chǎn)生停滯或混亂。2-12 簡述P6架構的處理器的主要特點，基于該架構的Pentium

19、II和PentiumIII特點如何？答：1.架構的主要特點如下：（1）三條超標量指令流水線，每條12級超流水線（細分也可認為14級），使一個時鐘周期內可同時執(zhí)行三條簡單指令。（2） 5個并行處理單元：兩個整數(shù)運算部件，一個裝入，一個存儲，1個浮點運算部件（FPU）。（3）8KB兩路相關指令高速緩存，8KB四路相關數(shù)據(jù)高速緩存。（4）專用全速總線上的二級高速緩存與微處理器緊密相聯(lián)。（5）事務處理I/O總線和非封鎖高速緩存分級結構。（6）錯序執(zhí)行，動態(tài)分支預測和推理執(zhí)行。2. Pentium II處理器的顯著特點有：（1）雙重獨立總線（DIB）體系結構能同時使用具有糾錯功能的64位系統(tǒng)總線和具有可

20、選糾錯功能的64位Cache總線。（2）多重跳轉分支預測通過多條分支預測程序執(zhí)行，加快了工作向處理器的流動。（3）數(shù)據(jù)流分析分析并重排指令，使指令以優(yōu)化的順序執(zhí)行，與原始程序的順序無關。（4）指令推測執(zhí)行通過預先查看程序計數(shù)器PC并執(zhí)行那些將要執(zhí)行的指令，提高了速率。（5）采用Intel MMX技術包括了57條增強的MMX指令技術，可處理視頻、聲頻及圖像數(shù)據(jù)。Penitum 與Pentium 相比，主要參數(shù)特點如下：（1）主頻450MH以上到1.1GHz（2）總線頻率100MHz/133MHz（3）新增加70條SSE指令（4）2.0V供電，0.25到0.18微米工藝制造（5）32KB的L1以主

21、頻速度工作，512KB的L2以主頻一半速度工作2-13 簡述NetBurst架構由哪幾大部分構成，各部分的功能是什么？答：1.組成：NetBurst 微體系結構可分為前端流水線、動態(tài)執(zhí)行引擎、整數(shù)浮點執(zhí)行單元、存儲器子系統(tǒng)4大部分。2.功能：（1）前端流水線：負責向高帶寬的亂序執(zhí)行內核，按照原程序順序供給譯碼后的指令。（2）動態(tài)執(zhí)行引擎：是一個強大的、亂序(outoforder) 推測(speculative) 執(zhí)行引擎，包括分配、重命名、調度與撤退功能。執(zhí)行內核的亂序能力是并行處理的關鍵。亂序使得處理器可在一個多達126 條指令的很大的指令窗口內重新排序指令，同時可分配48 個loads 和

22、24 個stores 操作。（3）整數(shù)和浮點部件負責整數(shù)運算和浮點運算：執(zhí)行單元是指令實際被執(zhí)行的地方。NetBurst 中，多數(shù)流水線可每周期執(zhí)行一個新的微操作，許多ALUs 指令可每周期執(zhí)行2 條。用于執(zhí)行整數(shù)操作的部分包括低延遲ALUs、復雜整數(shù)執(zhí)行單元、loads 和stores 地址生成單元，以及1 級數(shù)據(jù)高速緩存。用于浮點(x87) 、MMX、SSE和SSE2 的操作由兩個浮點執(zhí)行部件完成。執(zhí)行單元還包括存儲數(shù)據(jù)操作數(shù)的寄存器文件。整數(shù)和浮點分別有一個128 入口的寄存器文件。每個寄存器文件還具有旁路網(wǎng)絡。以便不經(jīng)寫入寄存器而給新的相關微操作提供剛剛完成的結果。（4）存儲器子系統(tǒng)負

23、責信息的存儲：包括二級Cache和系統(tǒng)總線。二級Cache包含在Trace Cache和一級數(shù)據(jù)Cache中未命中的指令與數(shù)據(jù)。2-14 NetBurst架構中的Trace Cache主要特色是什么？答：Trace Cache的主要特色是解決了NetBurst 微體系結構在高速流水下譯碼從目標處所取得的指令的延遲以及由于分支指令或分支目標處于高速緩存器中而浪費的譯碼帶寬這兩個主要問題。 2-15 Pentium 4處理器，一個時鐘周期內可執(zhí)行多少條簡單？如果3.0GHz的Pentium 4執(zhí)行9條簡單指令，最快需要多長時間執(zhí)行完？答：P4內部有一個復雜指令流水線和兩個快速流水線，快速流水線倍速

24、工作，因此每個時鐘可執(zhí)行5條簡單指令。3GHz對應的周期為1/3ns,9*1/3=3ns即9條指令最短可在3ns內執(zhí)行完畢。2-16 簡述Core架構的主要特征以及主要技術特點。答：1.主要技術特征（1) 前端總線頻率667MHz/800MHz/1066MHz/1333MHz（2) 制造工藝為65nm、45nm（3) 4個超標量指令流水線，每個流水線14級（4) 支持EM64T（支持64位指令集）與SSE3/SSSE3/SSE4指令集，以及VT虛擬化技術（5) 雙核心架構，兩個核心共享2MB/4MB/6MB/8MB/12MB二級緩存（6) 每個核心各內建32kB指令緩存與32kB數(shù)據(jù)緩存（7)

25、 每個核心內建4組指令編譯器（8) 支持微指令融合（Micro-Op fusion）與宏指令融合（Macro-Op fusion）機制（9) 外部數(shù)據(jù)線64條，地址線36條2.主要技術特點（1) 超強的4組指令編譯器：Core架構采用了4組指令編譯器，是Core微架構的最大特色，即能在1個時鐘周期內編譯4個x86指令。這4組指令編譯器由3組簡單編譯器（Simple Decoder）與1組復雜編譯器（Complex Decoder）組成。（2) 寬區(qū)動態(tài)執(zhí)行：根據(jù)性能頻率×每時鐘周期的指令數(shù)的公式，要提升性能，如果在頻率不變的情況下自然就是要增加每時鐘周期指令數(shù)。而寬區(qū)動態(tài)執(zhí)行（Int

26、el Wide Dynamic Execution）技術就是通過提升每個時鐘周期完成的指令數(shù)，從而顯著改進執(zhí)行能力。即每個內核將變得更加“寬闊”，這樣每個內核就可以同時處理更多的指令。（3) 智能內存管理：Core微架構為了彌補缺乏內存控制器、導致內存存取延遲較長的缺憾，Core微架構提供內存數(shù)據(jù)依存性預測功能，可在處理器將數(shù)據(jù)回存內存的同時，預測后繼的加載指令是否采用相同的內存地址。如果不是，就可立即執(zhí)行加載動作，無須等待該回存指令，這可大幅改善亂序執(zhí)行（Out-Of-Order Execution）核心的效率，并縮短存取內存的延遲。（4) 智能電源管理：Core微架構的電源管理機制的設計，

27、使處理器內各功能單元并非隨時保持啟動狀態(tài)，而是根據(jù)預測機制，僅啟動需要的功能單元。在Core微架構上，新采用的分離式總線、數(shù)字熱感應器以及平臺環(huán)境控制接口等技術的實際效果，比以往模糊的省電效果要好得多。在處理器中最容易發(fā)熱的位置，放置數(shù)字熱量傳感器（Digital Thermal Sensor），通過專門的控制電路，監(jiān)控處理器的發(fā)熱量以及運作模式，然后動態(tài)調整系統(tǒng)電壓、系統(tǒng)風扇轉速。（5) 高級智能緩存：Core微處理器架構的雙核心共享4MB的L2緩存。采用共享L2除了緩存容量利用率外，還可以減少緩存數(shù)據(jù)一致性(Cache Coherence)對緩存性能所造成的負面影響。此外，因共享L2緩存，

28、兩個核心的L1緩存可直接對傳數(shù)據(jù)，無需通過外部的前端總線，進而改善性能。（6) 高級數(shù)字媒體增強：前面提到了“性能頻率×每個時鐘周期的指令數(shù)”這個新概念，而高級數(shù)字媒體增強也同樣是為了提高每個時鐘周期的指令數(shù)而誕生。高級數(shù)字媒體增強是一項可以顯著提高執(zhí)行SIMD流指令擴展（SSE）指令性能的特性。在Core架構中，支持MMX、SSE、SSE2、SSE3、SSSE3以及SSE4。（7) 虛擬化技術：虛擬化技術提供了支持虛擬化的擴展技術，這種虛擬化是一個廣義的術語，通常是指計算元件在虛擬機器（Virtual Machine）上而不是真實機器上運行。虛擬化技術可以擴大硬件的容量，簡化軟件的

29、重新配置過程。處理器的虛擬化技術可以單處理器模擬多處理器并行，允許一個平臺同時運行多個操作系統(tǒng)，并且應用程序都可以在相互獨立的空間內運行而互不影響，從而顯著提高計算機的工作效率。2-17 一個典型的Cure 2 Duo處理器一個時鐘可以執(zhí)行多少條簡單指令？2.0GHz的Cure 2 Duo處理器在1ns內最快能執(zhí)行多少條簡單指令？答：由于Cure 2 Duo是典型的雙核處理器，每個內核有4個譯碼器和相關執(zhí)行單元，即有4條指令流水線，因此，單一時鐘可執(zhí)行簡單指令4×28條；時鐘頻率2GHz即時鐘周期為0.5ns，即要0.5ns內可執(zhí)行簡單指令8條，1ns/0.5ns×8=16

30、條，即2GHz的Cure 2 Duo可在1ns內指行16條簡單指令。2-18 總結一下8086/8088到Cure 2 Duo處理器外部地址線、數(shù)據(jù)線條數(shù)、通用寄存器的位數(shù)以及所處的工作方式。各自的位長以及所能尋址的物理地址空間有多大？答：從8086到Cure 2 Duo的相關參數(shù)如下表所示表。2-19 Itanium系列處理器的主要特點有哪些？答：Itanium是Intel純64位結構的處理器，其主要特點包括采用長指令字（LIW）、指令預測、分支消除、推理裝入和其它一些先進技術從程序代碼提取更多并行性。2-20 通過復位后寄存器的特點，說明各處理器復位后程序第一條指令存放的地址。答：復位后1

31、6位處理器8086/8088以及80286系統(tǒng)復位后內部除CS=FFFFH外，其余各寄存器全為0，段的起始地址為段寄存器的內容左移4位，因此復位后第一條指令的地址FFFF0H（CS×16+IP）。IA-32處理器復位后內部地址相關寄存器的狀態(tài)為：EIP=0000FFF0H，CS=F000H，CS.BASE(代碼段基地址)FFFF0000H，SSDSESFSGS0000H，其它段的段基地址均為0，GDTR00000000FFFFH,IDTR00000000FFFFH。即GDTR和IDTR描述的基地址全為0，界限均為FFFFH。LDTR0,對應的基地址為0,界限為FFFFH，IA-32處

32、理器復位后的第一條指令的地址為=段基地址偏移地址FFFF0000 + FFF0H = FFFFFFF0H。即808680286復位地址FFFF0H，80386Cure 2 Duo復位地址為FFFFFFF0H。2-21 簡述IA-32處理器的寄存器與Intel 64處理器在IA-32E模式下寄存器結構的共同點和不同點。答：如表所示，共同點是具有相同的32位及以下寄存器，不同點IA32處理器沒有64位寄存器即不支持64位操作，另外IA32E模式下沒有AH、BH，CH，DH這4個8位寄存器，但多了SPL，BPL兩個8位寄存器，IA32E模式下增加了R8R15這8位64位寄存器（還可作為32位RiD,

33、16位RiW和8位RiL寄存器使用，同時將原來所有的32位寄存器用R擴展到64位（RAX，RBX，RCX，RDX，RDI，RSI，RBP，RSP，RSP。寄存器類型IA-32寄存器IA-32E寄存器字節(jié)寄存器（8位）AH,BH,CH,DH,AL,BL,CL,DLAL,BL,CL,DL,DIL,SIL,BPL,SPL,R8LR15L字寄存器（16位）AX,BX,CX,DX,DI,SI,BP,SPAX,BX,CX,DX,DI,SI,BP,SP,R8WR15W雙字寄存器（32位）EAX,EBX,ECX,EDX,EDI,ESI,EBP,ESPEAX,EBX,ECX,EDX ,EDI,ESI,EBP,E

34、SP,R8DR15D四字寄存器（64位）無RAX,RBX,RCX,RDX,RDI,RSI,RBP,RSP,R8R152-22 IA-32處理器的CR0、CR2、CR3和CR4的名稱及功能是什么？CR0中與尋址有關的控制位有哪些？CR4中對于具有36條地址線的處理器有哪里相關控制位？答：（1）控制寄存器名稱及功能如下表所示標識名稱功能CR0機器狀態(tài)寄存器存放處理器的狀態(tài)和控制位，決定處理器的工作模式CR2頁故障地址寄存器保存著發(fā)生頁故障，產(chǎn)生異常中斷之前所訪問的最后一個頁的線性地址。CR3頁目錄表基址寄存器保存著頁目錄表的物理基地址及兩個屬性CR4擴展控制寄存器CR4（從Pentium開始）包括

35、了幾個結構的擴展并指示對特殊處理器性能的支持，36位物理地址及不同而大小的支持等（2）CR0與尋址有關的主要控制位有CR0.0（PE）保護允許，CR0.31（PG）分頁允許CR4中與36位地址相關的控制位有：CR4.5（PAE）頁地址擴展，對于基于36位地址的處理器，PAE=1允許使用36位地址，訪問64GB的存儲空間，PAE=0只有訪問使用32位地址線，尋址4GB；CR4.7（PGE）頁全局允許，針對基于36條地址線的處理器(P6開始引入)的頁全局允許，PGE=1允許全局頁特征，PGE=0禁止全局頁特征；2-23 系統(tǒng)中有哪幾個描述符表？各存放什么信息？描述表的地址存放在哪里？答：（1）In

36、tel微處理器有三個描述符表：全局描述符表GDT、局部描述符表LDT和中斷描述符表IDT。（2）GDT是存放可供所有任務使用的，全局性的多個描述符的內存區(qū)域；LDT是存放包含一個任務專用的多個描述符的內存區(qū)域；IDT是存放中斷描述符的內存區(qū)域。GDT和LDT各可容納8K個描述符，IDT可容納256個中斷描述符。（3）描述符表地址是直接可間接地存放在相應的描述符表寄存器中，GDT表地址存放在全局描述符表寄存器（GDTR）中、LDT表地址存放在局部描述符表寄存器（LDTR）中，IDT表的地址存放在中斷描述符表寄存器（IDTR）。2-24 什么是描述符緩沖寄存器，引入的目的是什么？答：（1）描述符緩

37、沖寄存器是存放段描述符等參數(shù)的內部高速緩沖寄存器，是處理器內部對描述符這種數(shù)據(jù)結構的硬件支持。（2）目的是減少尋址時對內存的訪問次數(shù)。段描述符緩沖寄存器由段基地址、段界和訪問權構成，這些參數(shù)已在段描述符中描述。2-25 Intel處理器所支持的數(shù)據(jù)類型有哪幾種？簡述Pentium和Cure 2處理器各自支持的數(shù)據(jù)類型。答：（1）數(shù)據(jù)類型如表所示，有字節(jié)、字、雙字、四字和雙四字， 處理器數(shù)據(jù)類型127646332311615870所有處理器字節(jié)（Byte）字節(jié)所有處理器字(Word)高字節(jié)低字節(jié)80386Cure 2雙字(Double Word)高字低字80486Cure 2四字(Quard Q

38、ord)高雙字低雙字PIIICure 2的SSE指令使用雙四字(Double Quard Word)高四字低四字（2）如表所示,Pentium處理器支持的數(shù)據(jù)類型包括字節(jié)、字和雙字，Cure 2支持的數(shù)據(jù)類型包括字節(jié)、字、雙字、四字。對于SSE處理，則Cure 2還支持雙四字。2-26 已經(jīng)從內存1FF00000開始存放12H, 34H, 56H, 78H, 90H, ABH, CDH, EFH, 11H, 22H, 33H, 44H, 55H, 66H, 77H, 88H，99H,00H,AAH,BBH,CCH,DDH,EEH,FFH，試說明從1FF00000H開始取一個雙四字的值，從1FF

39、00008H開始取雙字的值，以及從1F00010H開始取四字和一個字的值。解：從1FF00000H開始的雙四字的值8877665544332211EFCDAB9078563412H從1FF00008H開始的雙字的值44332211H從1FF00010H開始的四字的值FFEEDDCCBBAA0099H從1FF00010H開始的一個字的值0099H2-27 簡述處理器時鐘與總線時鐘、外部時鐘及其關系。答：處理器時鐘是指為處理器內部工作定時的時鐘，通常稱為內部時鐘；處理器引腳上的由外部時鐘發(fā)生器產(chǎn)生的，為協(xié)調外部工作的定時時鐘稱外部時鐘或總線時鐘，因為外部（存儲器或I/O）是通過外部總線連接而形成系

40、統(tǒng)的，因此又稱為系統(tǒng)時鐘。即外部時鐘、總線時鐘以及系統(tǒng)時鐘是一個概念，外部時鐘決定處理器時鐘，只不過不同處理器，其內部對外部時鐘的處理方式不同，這樣不同處理器其外部時鐘與內部時鐘的關系是不一樣的，有的是同頻，有的是分頻（早期），有的卻是倍頻關系。2-28 對于8086最小模式填寫下列表格對應的操作指令示例0001讀I/O接口IN AL,DX0101讀存儲器MOV AL,SI1010寫I/O接口OUT DX,AL1110寫存儲器MOV DI,AL2-29 8086/8088的外部時鐘接5MHz，試問在RESET引腳需要多少uS時間的高電平，系統(tǒng)才能復位，復位后8086/8088內部的狀態(tài)如何？在

41、讀內存時如果需要插入2個等待周期，這2個等待周期的位置如何？如果該內存單元54300H中的數(shù)據(jù)為3AH，54301H中的數(shù)據(jù)為B6H，讀內存這一個字需要多少uS的時間？試畫出讀取由54300H開始一個字的時序圖。答：（1）8086/8088需要至少4個時鐘周期才可復位，每個時鐘周期為1/5us，因此在RESET引腳需4×1/5=0.8us的時間才能復位，復位后除CSFFFFH外，其它寄存器全為0,指令隊列也清除（2）插入的等待周期在T3和T4之間（3）讀內存在插入2個等待周期時需要426個時鐘周期的時間即6×1.2=7.2us物理地址54300H，高4位地址為5（0101B

42、），低16位地址為4300H，數(shù)據(jù)B63AH，因此對應讀時序如圖所示。2-30 對于80386Pentium處理器，填寫下表。操作類型指令示例001讀I/OIN AX,DX011寫I/OOUT DX,AX100讀存儲器代碼無101讀存儲器數(shù)據(jù)MOV AX,SI111寫存儲器數(shù)據(jù)MOV DI,AX2-31在80386/80486處理器引腳上沒有A1和A0這兩個低地址線，PentiumCure 2沒有A2,A1和A0系統(tǒng)靠什么確定最低位地址的？它們是怎樣對存儲器訪問控制的？答：（1）80386/80486處理器的地址線A1和A0隱含在存儲體的選擇信號中，由它們決定，而Pentium IICure

43、2它們的A2、A1和A0隱含在中。（2）對于80386/80486外部數(shù)據(jù)線有32條，因此有4個8位的存儲體，對應4個選擇信號，對應D31D24存儲體、對應D23D16存儲體、對應D15D8存儲體、對應D7D0存儲體；對于PIICure 2外部數(shù)據(jù)線有64條，因此有8個8位的存儲體,分別有8個選擇信號來控制存儲體的選擇，其中對應D63D56存儲體、對應D55D48存儲體、對應D47D40存儲體、對應D39D32存儲體、對應D31D24存儲體、對應D23D16存儲體、對應D15D8存儲體、對應D7D0存儲體。2-32在非流水線方式下，如果80386的CLK2=60MHz，去訪問70ns的內存，是

44、否需要等待周期？訪問32位的數(shù)據(jù)至少需要多少時間？如果Pentium的CLK=100MHz，存儲器最多是多少ns（存儲周期）才能使訪問存儲器而無需等待周期？如果內存條是50ns， 需要插入多少ns的等待周期？答：（1）在非流水線方式下，由80386的總線訪問時序如圖2.29可知，一次訪存操作總線周期需要兩個狀態(tài)T1和T2,第個狀態(tài)需要兩個CLK2時鐘周期，因此CLK260MHZ時需要1/60×4(us)=66.667ns，因此在訪問70ns的內存時需要插入1個等待周期，即以1/60(4+1)=83.333ns的速度去訪問70ns的存儲器是可行的（訪問速度不能超過存儲器的速度）（2）非

45、流水線方式下的Pentium處理器需要兩個狀態(tài)T1和T2,每個狀態(tài)為一個時鐘周期，因此100MHz的時鐘對應的總線周期為1/100×20.02us=20ns,因此存儲器速度最多為20ns才能在訪存時無需等待周期。（3）如果內存為50ns，則需要502030ns的等待時間。2-33與80386Pentium處理器不同，Pentium IIPentium 4以及Cure 2等具有36條地址線的處理器決定總線操作的關鍵引腳由哪些？存儲器和I/O的體選擇信號由什么決定？答：對于具有36條地址線的處理器，不再使用W/R等訪問外部總線，而是采用請求信號REQ4:0編碼確定總線操作的類型，其關系如

46、表所示。操作類型對應外部信號00000延時反應01000中斷響應（第2個時鐘） 01001特殊事務（第2個時鐘） 10000讀I/O 10001寫I/O 0X010讀存儲器XX011寫存儲器XX100讀存儲器代碼XX11 0讀存儲器數(shù)據(jù)XX101寫存儲器 (回寫)XX111寫存儲器 (寫到底)存儲體的選擇信號與地址線是復用的，是由地址總線在尋址階段的第二個狀態(tài)產(chǎn)生的，而不是單獨引腳，時序如圖所示。2-34 主頻為2GHz的Cure 2系列處理器，如果總線頻率BCLK333MHz，則訪問四個64位數(shù)據(jù)，最快需要多長時間（ns）？答：對于Cure 2處理器，決定訪問存儲器速度的是前端總線頻率FSB

47、,2GHz的Cure 2，其總線頻率為BCLK=333MHz，可知其FSB4×3331332MHz(333MHZ實際是333.33MHz因此可算出FSB1333MHz)，1個64位數(shù)據(jù)的訪問需要一次FSB總線周期，則4個64位的數(shù)據(jù)需要4/1333(us)3ns.2-35 對于IA-32或Intel 64處理器采用16位運算（用16位寄存器），求以下運算結果及相應各標志位：(1) 5439H+4567H (2) 2345H+5219H (3) 54E3H-27A0H (4) 1A9FH+E561H解：（1）5439H+4567H=99A0H0101 0100 0011 1001+ 0

48、100 0101 0110 01111001 1001 1010 0000AF=1,PE=1,ZF=0,CF=0,OF=1,SF=1(2)2345H+5219H=755EH0010 0011 0100 0101+ 0101 0010 0001 10010111 0101 0101 1110AF=0,PE=1,ZF=0,CF=0,OF=0,SF=0(3)法1直接相減54E3H-27A0H=2D43H0101 0100 1110 0011- 0010 0111 1010 00000010 1101 0100 0011AF=0,PE=0,ZF=0,CF=0,OF=0,SF=0法2變減為加54E3H-

49、27A0H=54E3+D860H=2D43H0101 0100 1110 0011+ 1101 1000 0110 00001 0010 1101 0100 0011AF=0,PE=0,ZF=0,CF=1,OF=0,SF=0(4)1A9FH+E561=0000H0001 1010 1001 1111+ 1110 0101 0110 00011 0000 0000 0000 0000AF=1,PE=1,ZF=1,CF=1,OF=0,SF=02-36 8086/8088,80386,80486,Pentium,Pentium Pro,Pentium II,Pentium III,Pentium 4

50、,Cure 2內部通用寄存器的位數(shù)、段寄存器的位數(shù)、外部地址線和數(shù)據(jù)線的條數(shù)分別為多少?求其尋址范圍及帶符號數(shù)表示范圍。答：相應參數(shù)見下表所示。2-37 從8086Pentium哪些控制引腳一直保持不變？而從Pentium IICure 2 這些引腳是如何安排的？答：通過比較處理器的外部引腳可知從8086到Pentium，他們的外部中斷引腳是沒有變化的，均為INTR（可屏蔽中斷輸入）和NMI（不可屏蔽中斷輸入）；從PentumIICure 2引入了LINT0和LINT1兩個高級可編程控制器APIC的本地中斷輸入引腳代替INTR和NMI引腳，當禁止APIC時，LINT0=INTR，LINT1=N

51、MI。2-38 Cure 2是節(jié)能型的處理器，解決了高性能與低能耗的問題，從引腳上看哪些引腳與節(jié)能有關？答：Cure 2一個主要的貢獻就是節(jié)能，從引腳上看，為了降低功耗，Cure系列處理器引入了休眠輸入引腳、深度休眠輸入引腳以及縱深深度休眠輸入引腳。為低電平進入休眠狀態(tài)，在休眠狀態(tài)下，處理器停止提供內部時鐘信號到內部所有部件，僅保留鎖相環(huán)在工作，對測試和中斷均不響應，僅對復位信號響應。為高電平結束休眠狀態(tài)，重新提供時鐘給內部各部件；在休眠狀態(tài)下，如果為低電平，則自動由休眠狀態(tài)轉到深度休眠狀態(tài)，在深度休眠狀態(tài)下，如果為低電平，則又轉換成縱深深度休眠狀態(tài)。休眠狀態(tài)、深度休眠狀態(tài)以及縱深嘗試休眠狀態(tài)

52、的引入為降低能耗提供了支持。2-39 8086/8088、80286以及80386Cure 2復位后，程序第一條指令存放的物理地址為多少？該地址位于什么區(qū)域？（ROM還是RAM）答：8086/8088、80286復位后程序第一條指令存放的物理地址為FFFF0H，位于ROM區(qū)，80386Cure 2 第一條指令的物理地址為FFFFFFF0H，同樣位于ROM區(qū)，在該處存放一條無條件的轉移指令指向系統(tǒng)初始化程序入口。2-40簡述段基址、偏移地址、邏輯地址和物理地址的含義及其相互關系。答：段基址是該段物理地址的起始地址或首地址，偏移地址指的是離段基的偏移量，將存放在段寄存器中的內容與偏移地址合稱為邏輯

53、地址，通常用段寄存器內容:偏移地址表示邏輯地址。在實地址方式下，邏輯地址包含了段地址（20位段起始物理地址的高16位）和偏移地址，在保護方式下邏輯地址包含了段選擇子（決定起始物理地址存放位置）和偏移地址。物理地址可由邏輯地址來決定，物理地址段基址偏移地址。只是段基址在不同模式下的求法不同。2-41為什么要對存儲器進行分段管理，最大段是多少，最小段為多少？對段的管理有哪幾種模式?答：分段管理的目的是為了段與段之間的隔離和保護而互不影響。對于實地址方式，最大段為64KB，最小段為16字節(jié)（因為每個段基址段寄存器內容×16）；對于保護方式，最大段取決于處理器的地址線條數(shù)等因素，32條地址線

54、的處理器最大段4GB，最小段為1字節(jié)（段界可設置為0,即一個字節(jié)大小的段）。對段的管理通常有基本的平面模式、保護的平面模式、多段模式、IA-32E模式的段、分頁和分段模式。2-42實地址方式下，當CS=2020H時，物理地址為24200H，則當CS=4320H時，物理地址應轉移到什么地方？答：實方式下CS2020H，則代碼段基址20200H，物理地址段基址偏移地址24200H，所以偏移地址24200H20200H4000H，當CS4320H時，段基址43200H，物理地址43200H4000H47200H。2-43 內存數(shù)據(jù)如下表所示，指出實地址方式下，執(zhí)行下列程序段后AX中的值。MOVAX,

55、1100HMOVDS,AXMOV BX,200HMOV AX,BX+62H表2.26 題2-43和2-50表（內存數(shù)據(jù)分布情況）地址數(shù)據(jù)地址數(shù)據(jù)地址數(shù)據(jù)：00011267H 00H00011237H00H00001007H00H00011266H70H00011236H01H00001006H40H00011265H 00H00011235H11H00001005HF2H00011264H01H00011234H47H00001004H01H00011263H 75H00011233H32H00001003H00H00011262H39H00011232H30H00001002H00H00011261H2AH00011231H30H00001001H1FH00011260H00H00011230H39H00001000HFFH解：從程序段知DS1100H，有效地址200H62H262H，因此物理地址11000H262H11262H，11262H開始的一個字為7539H，所以AX7539H2-44 IA-32處理器描述符中所含有的基地址為089C0000H，段界限為0003FH，求（1）G=0時該描述符所