超前進位加法器設計報告_第1頁
超前進位加法器設計報告_第2頁
超前進位加法器設計報告_第3頁
超前進位加法器設計報告_第4頁
超前進位加法器設計報告_第5頁
已閱讀5頁,還剩10頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、華東交大理工學院課程設計存檔資料 成績: 華東交通大學理工學院課 程 設 計 報 告 書所屬課程名稱 EDA課程設計 題 目 超前進位加法器設計 分 院 專業(yè)班級 學號 學生姓名 指導教師 2013 年 7月 2日 目錄第一章設計內容與要求3第二章 超前進位加法器設計原理4第三章 詳細設計流程53.1.創(chuàng)建工程文件53.2.程序的編譯63.3.波形的仿真8第四章 設計結果分析12第五章 源程序代碼13第六章 心得體會15第七章 參考文獻16第一章設計內容與要求加法運算是最重要也是最基本的運算,所有的其他基本運算,如減、乘、除運算最終都能歸結為加法運算。但因為加法運算存在進位問題,使得某一位計算

2、結果的得出和所有低于他的位相關。因此為了減少進位傳輸所消耗的時間,提高計算速度,人們設計了多種類型的加法器,如跳躍進位加法器、進位選擇加法器、超前進位加法器等。本設計采用的是超前進位加法器。通過Verilog 設計一個超前8位加法器。要求在Quartus II軟件下,利用Verilog編程完成層次式電路設計,電路中的元件可以用Verilog設計也可以用庫元件連線構成再封裝。8位超前進位加法器,借助EDA工具中的綜合器,適配器,時序仿真器和編程器等工具進行相應處理。適配采用Cyclone系列的EP1C6Q240C8。要求綜合出RTL電路,并進行仿真輸入波形設計并分析電路輸出波形. 試比較并闡述數

3、據類型reg型和wire型的區(qū)別。第二章 超前進位加法器設計原理將n個全加器相連可得n位加法器,但是加法時間較長。解決的方法之一是采用“超前進位產生電路”來同時形成各位進位,從而實現(xiàn)快速加法。超前進位產生電路是根據各位進位的形成條件來實現(xiàn)的首先對于1位加法器基本位值和與進位輸出為1;如果a,b有一個為1,則進位輸出等于cin;令G=ab,P=a+b,則有:Cout=ab+(a+b)cin=G+Pcin由此可以G和P來寫出4位超前進位鏈如下(設定四位被加數和加數為A和B,進位輸入Cin,進位輸出為cout,進位產生Gi=AiBi,進位傳輸Pi=Ai+Bi);C0=cin;C1=G0+P0C0=G

4、0+P0cinC2=G1+P1C1=G1+P1(G0+P0cin)=G1+P1G0+P1P0cinC3=G2+P2C2=G2+P2(G1+P1cin)=G2+P2G1+P2P1G0+P2P1P0cinC4=G3+P3C3=G3+P3(G2+P2C2)=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0cinCout=c4由超前進位鏈,各個進位彼此獨立產生,將進位級聯(lián)傳播給去掉了,因此,減小了進位產生的延遲時間。同樣可推導出下面的式子:SUM=ABCin=(AB)(A+B) CinU=GPCin本實驗中采用8位超前進位加法器第三章 詳細設計流程3.1.創(chuàng)建工程文件打開Quartus

5、 II 9.1創(chuàng)建一個工程文件adder_ahead選擇菜單File中New Project Wizard命令,在如下“工程設置”對話框中單擊右側“”按鈕,找到文件夾D:atleraquartus,選中已存盤的add_ahead.vhd的文件。單擊Next,將與工程有關的文件加入此工程。(1) 選擇仿真器和綜合器類型。都選默認的None。(2) 選擇目標芯片。(3) 工具設置。這里默認使用Quartus自含的所有設計工具。(4)結束設置。3.2.程序的編譯(1).選擇菜單“Processing”“Start Compilation”命令,或者點擊運行編譯按鈕,啟動完全編譯,這里的完全編譯包括分

6、析與綜合、適配、裝配文件、定時分析、網編文件提取過程。如果只要進行期中的某一項編譯,可以選著“Tools”-“Compiler Tool”命令,或者點擊按鈕即可出現(xiàn)編譯工具選擇串口,共包括5個編譯工具,分別為分析與綜合器、適配器、裝配器、定時分析器、網表文件提提取器,單機每個工具前面的小圖標可單獨啟動每一個編譯器。(2)編譯完成后,會將有關的編譯信息顯示在窗口中,可查看其中的相關內容。還可以查看中和后的電路原理圖,選擇“Tools”-“Netlist Viewers”-“RTL Viewer”菜單命令,既可觀察綜合生成的RLT方式的電路原理圖,在這里我們可以看到8位超期進位加法器生成的原理圖如

7、下:8位超期進位加法器生成的原理圖:3.3.波形的仿真仿真時序,對項目進行仿真測試,也可以對項目中的某一個子模塊進行仿真,其方法是選擇菜單“Assignment”-“Wizard”-“Simulator Set Wizard”命令,在設置過程中指定仿真對象,并指定對象的仿真類型、矢量激勵源等。(1)打開波形編輯器選擇菜單“File”-“New”命令,在“New”對話框中選擇“Other File”頁中的“Vector Wave File”選項,單擊“ok”按鈕,即出現(xiàn)選擇波形按鈕;(2)輸入信號節(jié)點選擇菜單“View”-“Utility Windows”-“Node Finder”命令,出現(xiàn)對

8、話框,在“Filter”下拉列表中選擇“Pins:all”選項,再次單擊“List”按鈕,即在下面的“Nodes Found”框中出現(xiàn)本設計項目的所有端口引腳列表,從端口列表中選擇所需要的,并逐個拖到波形編輯窗口中(4)編輯輸入信號波形點擊波形編輯窗口中的全屏顯示,使用波形編輯窗口中的各種波形賦值,編輯各輸入信號的激勵波形。在仿真的時候需要設置一個合理的區(qū)域,選擇菜單“Edit”-“End Time”命令,在淡出的“Time”窗口中輸入60us.對數據的型號的格式可以選擇:Binary(二進制),Hexadecimal(十六進制)、Octal(八進制)、Signed Decimal(有符號十進

9、制),Unsgned Decimal(無符號十進制)。這里選擇的是Binary二進制,便于觀察結果。(5)仿真參數的設置,選擇菜單“Assignments”“Setting”命令,在彈出的對話框選擇“Simulator Setting”項下的“Mode”,以選擇仿真模式,仿真模式有功能仿真模式和時序仿真模式,這里選擇功能仿真。(6)觀察仿真結果選擇菜單“Processing”-“Start Simulation”命令,即啟動仿真器工作。仿真完畢后,可以通過輸出波形,檢驗所設計電路的功能是否正確。8位超前進位的功能輸出波形圖:第四章 設計結果分析輸入a0010011000100111輸入 b00

10、101011001010111cin0101sum01101000011010010110101001101011結果中顯示是正常的,8位超前進位加法器得到成功的實現(xiàn)8位超前進位器綜合后的RTL級原理圖第五章 源程序代碼8位超前進位加法器module add_ahead(sum,cout,a,b,cin);input7:0 a,b;input cin;output7:0 sum;output cout;wire7:0 G,P;wire7:0 C,sum;assign G0=a0&b0;assign P0=a0|b0;assign C0=cin;assign sum0=G0P0C0;as

11、sign G1=a1&b1;assign P1=a1|b1;assign C1=G0|(P0&cin);assign sum1= G1P1C1;assign P2=a2&b2;assign C2=G1|(P1&C1);assign sum2=G2P2C2;assign G3=a3&b3;assign P3=a3|b3;assign C3=G2|(P2&C2);assign sum3=G3P3C3;assign G4=a4&b4;assign P4=a4|b4;assign C4=G3|(P3&C3);assign sum4=G2P

12、2C2;assign G5=a5&b5;assign P5=a5|b5;assign C5=G4|(P4&C4);assign sum5=G5P5C5;assign G6=a6&b6;assign P6=a6|b6;assign C6=G5|(P5&C5);assign sum6=G6P6C6;assign G7=a7&b7;assign P7=a7|b7;assign C7=G6|(P6&C6);assign sum7=G7P7C7;assign cout=G7|(P7&C7);endmodule第六章 心得體會本學期學習了EDA技術與

13、Vertlog技術,對EDA技術應用有了一些了解,在如今生活在這個數字化和信息化時代,數字產品的廣泛應用越來越多。EDA技術的使用在我們生活中息息相關,發(fā)現(xiàn)了EDA的強大功能。系統(tǒng)系設計,混合電路設計,綜合仿真的設計,數字電路設計,版圖設計,PCB板設計,PLD開發(fā),高速電路設計,模擬電路設計等應用。這次課設中用到的Quartus 軟件,在安裝過程中遇到不能仿真,后來下載了9.11版本得到解決。Quartus 進行EDA開發(fā)包括設計輸入,編譯,仿真,編程和驗證,自己通過設計8位超前加法器對Quartus 軟件的應用也得到了一定的掌握。在編譯的過程中遇到一些不能編譯,通過網上找資料,和同學的討論得到了一定的了解,通過軟件的設置和通過編譯錯誤的提示來更改錯誤,對設計的原理有了更深的理解。同時也發(fā)現(xiàn)遇到問題不要急著馬上就向同學尋求幫助,我們自己可以認真地獨立思考,想想問題哪里出錯了,這樣自己才會有不斷地提高。認識淶源于實踐實踐是用于檢驗真理

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論