綜合測試題一

1、綜合測試題一一、 填空1、（ 1010110.0101）8421BCD表示的二進(jìn)制數(shù)（），十六進(jìn)制數(shù)（）。2、邏輯函數(shù)F(A,B,C,D)m(0,1,2, 4,6,9,10,14,15)(3,7,8,11)的最簡與或式（）。3、已知邏輯函數(shù)y1m(0, 4,8,12)，y2m(1,4,8,9,10)，則L1y1 .y2（）。4、要組成容量為16K× 32 位的 ROM，需要（5、在下列JK 觸發(fā)器、 RS 觸發(fā)器、 D觸發(fā)器保持、置 1、置 0 和翻轉(zhuǎn)功能的觸發(fā)器是（）片容量為4K× 8 位的 ROM。和 T 觸發(fā)器四種觸發(fā)器中，同時具有）。6、邏輯函數(shù)式AA等于()。7、

2、和 CMOS門電路相比， ECL門電路的工作速度（），功耗（）。8、 TTL 與非門、 TTL 異或門、集電極開路與非門和三態(tài)門，能夠?qū)崿F(xiàn)線與功能的是（）。二、作圖題如圖（ 1） a 和 b 所示電路，請畫出在輸入信號的波形。（設(shè) F1、 F2 均為邊沿觸發(fā)器且初態(tài)為零）。A、B、 C 作用下，對應(yīng)的輸出Q1、 Q2CJ QQ1B1AF1"1"K(a)AD QQ2F2(b)ABCQ 1Q 2（c）圖 （1）三、分析電路（30 分）1、 分析圖（ 2）所示電路的邏輯功能，寫出邏輯函數(shù)式，列出真值表，說明其功能。（ 10 分）CiS1=1=1A1A2Ci 1圖（ 2）2、分析圖

3、（ 3）所示電路的邏輯功能，寫出狀態(tài)方程和狀態(tài)轉(zhuǎn)換圖。（20 分）YJQ0JQQ1Q Q2QJCPCPCPKQKQKQCP圖 （3）四、設(shè)計題1、 在舉重比賽中，有三名裁判，其中包括一名主裁判和兩名副裁判。比賽時，只有主裁判判定運動員成績有效，加上至少一名副裁判判定運動員成績有效時，該運動員的成績才有效。用電路實現(xiàn)該邏輯功能。 （ 10 分）2、設(shè)計一個串行數(shù)據(jù)檢測電路，對它的要求是: 連續(xù)輸入三個1 或者三個以上1 時輸出為 1，其他情況下為0。（15 分）3、四位同步二進(jìn)制加法計數(shù)器74161 和八選一數(shù)據(jù)選擇器74152（符號及功能見附錄圖6）（ 20 分）（ 1）試用 74161 和必

4、要的門電路實現(xiàn)十二進(jìn)制計數(shù)器。（ 2）試用 74161 和八選一數(shù)據(jù)選擇器74152 設(shè)計一個能夠產(chǎn)生二進(jìn)制序列01001011。4、組合邏輯電路如圖（4）所示，設(shè)圖中門電路的延遲時間td 均相等。（15 分）（ 1）當(dāng) D=B=A=1，分別畫出 C 由 0 跳 1 和 C由 1 跳 0 時， F1、 F2 和 Y 端的波形。（ 2）試問電路在什么時候可能出現(xiàn)冒險現(xiàn)象。（ 3）利用冗余項消除冒險現(xiàn)象。AF 2B1YCF 1D圖（ 4）5、用八選一數(shù)據(jù)選擇器74152 設(shè)計一個函數(shù)發(fā)生器電路，S1、S2 為控制端， A、 B 為邏輯變量輸入端，Y 為函數(shù)發(fā)生器輸出端，要實現(xiàn)的功能如圖（5）所示。（符號及功能見附錄圖6）（ 20 分）附錄 ：EPQ3Q2Q1Q0 CET74161LDCPD 2D1D0RDD3（ a）四位同步二進(jìn)制加法計數(shù)器圖 6表一：四位同步二進(jìn)制加法計數(shù)器CPRDLDEP ET工作狀態(tài)X0XX X異步清零10X X同步置數(shù)X110 X保持X11X 0保持111 1計數(shù)S1S0Y00A B01AB10AB11A圖（ 5）YA2A174152SA0D0D1 D2 D3 D4 D5 D6 D7（ b）八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器邏輯方程為：YS( A2 A1 A0 )D0 ( A2 A1 A0 )D1 ( A2 A1 A0)