計(jì)算機(jī)組成原理課后答案(唐朔飛第二版)

1、.第一章計(jì)算機(jī)系統(tǒng)概論1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？解： P3計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。5. 馮?諾依曼計(jì)算機(jī)的特點(diǎn)是什么？解：馮 ?諾依曼計(jì)算機(jī)的特點(diǎn)是：P8計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪問；指令和數(shù)據(jù)均用二進(jìn)制表示；指令由操作碼、地址碼兩大部分組成，操作碼用來表示操作的性質(zhì)， 地址碼用來表示操作數(shù)

2、在存儲(chǔ)器中的位置；指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；機(jī)器以運(yùn)算器為中心（原始馮?諾依曼機(jī)）。7. 解釋下列概念：主機(jī)、 CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長、存儲(chǔ)容量、機(jī)器字長、指令字長。解： P9-10主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲(chǔ)器MM合成為主機(jī)。CPU：中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存?。挥纱鎯?chǔ)體、各種邏輯部件及控制電路組成。存

3、儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。存儲(chǔ)字：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位。存儲(chǔ)字長：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)。存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）。機(jī)器字長：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。指令字長：一條指令的二進(jìn)制代碼位數(shù)。8. 解釋下列英文縮寫的中文含義：CPU、 PC、 IR 、 CU、 ALU、 ACC、 MQ、 X、 MAR、 MDR、 I/O 、 MIPS、 CPI 、 FLOPS

4、 解：全面的回答應(yīng)分英文全稱、中文名、功能三部分。CPU： Central Processing Unit，中央處理機(jī)（器） ，是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。PC： Program Counter ，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)1/60.形成下一條指令地址。IR ： Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。CU： ControlUnit ，控制單元（部件） ，為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU： Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其

5、功能是進(jìn)行算術(shù)、邏輯運(yùn)算。ACC： Accumulator ，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。MQ： Multiplier-Quotient Register，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MAR： Memory Address Register，存儲(chǔ)器地址寄存器，在主存中用來存放欲訪問的存儲(chǔ)單元的地址。MDR： Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲(chǔ)單

6、元的數(shù)據(jù)。I/O ： Input/Output equipment，輸入 / 輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS： Million Instruction Per Second，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。9. 畫出主機(jī)框圖，分別以存數(shù)指令“STA M”和加法指令“ ADD M”（ M均為主存地址）為例，在圖中按序標(biāo)出完成該指令（包括取指令階段）的信息流程（如）。假設(shè)主存容量為256M*32位，在指令字長、存儲(chǔ)字長、機(jī)器字長相等的條件下，指出圖中各寄存器的位數(shù)。解：主機(jī)框圖如P13 圖 1.11 所示。（ 1） S

7、TA M 指令： PC MAR， MAR MM，MM MDR， MDR IR ，OP(IR) CU， Ad(IR) MAR， ACC MDR， MAR MM， WR（ 2） ADD M指令： PC MAR， MAR MM，MM MDR， MDR IR ，OP(IR) CU，Ad(IR) MAR， RD，MM MDR， MDR X， ADD， ALU ACC，ACC MDR， WR假設(shè)主存容量256M*32 位，在指令字長、存儲(chǔ)字長、機(jī)器字長相等的條件下，ACC、 X、 IR 、MDR寄存器均為32 位， PC 和 MAR寄存器均為28 位。10. 指令和數(shù)據(jù)都存于存儲(chǔ)器中，計(jì)算機(jī)如何區(qū)分它們？

8、解：計(jì)算機(jī)區(qū)分指令和數(shù)據(jù)有以下2 種方法：通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即在取指令階段 （或取指微程序）取出的為指令，在執(zhí)行指令階段（或相應(yīng)微程序）取出的即為數(shù)據(jù)。通過地址來源區(qū)分，由 PC提供存儲(chǔ)單元地址的取出的是指令，由指令地址碼部分提供存儲(chǔ)單元地址的取出的是操作數(shù)。2/60.第 2 章 計(jì)算機(jī)的發(fā)展及應(yīng)用1. 通常計(jì)算機(jī)的更新?lián)Q代以什么為依據(jù)？答： P22主要以組成計(jì)算機(jī)基本電路的元器件為依據(jù)，如電子管、晶體管、集成電路等。2. 舉例說明專用計(jì)算機(jī)和通用計(jì)算機(jī)的區(qū)別。答：按照計(jì)算機(jī)的效率、速度、價(jià)格和運(yùn)行的經(jīng)濟(jì)性和實(shí)用性可以將計(jì)算機(jī)劃分為通用計(jì)算機(jī)和專用計(jì)算機(jī)。通用計(jì)算機(jī)適應(yīng)性強(qiáng)，但

9、犧牲了效率、速度和經(jīng)濟(jì)性，而專用計(jì)算機(jī)是最有效、最經(jīng)濟(jì)和最快的計(jì)算機(jī)，但適應(yīng)性很差。例如個(gè)人電腦和計(jì)算器。第3章系統(tǒng)總線1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？答： P41. 總線是多個(gè)部件共享的傳輸部件?？偩€傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用。為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？答：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)

10、器定時(shí)查詢、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線多，成本較高。5.解釋下列概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊） 、總線的傳輸周期和總線的通信控制。答： P46。總線寬度：通常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號(hào)線可以分時(shí)傳輸不同的信號(hào)?？偩€的主設(shè)備（主模塊）：指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）：指一

11、次總線傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；總線的傳輸周期：指總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制：指總線傳送過程中雙方的時(shí)間配合方式。6. 試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場合。異步通信： 指沒有統(tǒng)一時(shí)鐘控制的通信， 部件間采用應(yīng)答方式進(jìn)行聯(lián)系， 控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率。3/60.8. 為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？答

12、：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制， 又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug and play？哪些總線有這一特點(diǎn)？答：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有： ISA、 EISA、 PCI 等；plug and play：即插即用，EISA、 PCI 等具有此功能。11. 畫一個(gè)具有雙向傳輸功能的總線邏輯圖。答：在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。a0b0a1b1anbna至bb至a12.設(shè)數(shù)據(jù)總線上接有A、B、C、D 四個(gè)

13、寄存器，要求選用合適的74 系列芯片，完成下列邏輯設(shè)計(jì)：（1）設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D A、 D B 和 D C 寄存器間的傳送；（2）設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0 時(shí)刻完成D總線；T1 時(shí)刻完成總線A；T2 時(shí)刻完成A總線；T3 時(shí)刻完成總線B。解：（ 1）由 T 打開三態(tài)門將D 寄存器中的內(nèi)容送至總線bus ，由 cp 脈沖同時(shí)將總線上的數(shù)據(jù)打入到 A 、B、 C 寄存器中。T 和 cp 的時(shí)間關(guān)系如圖（1）所示。4/60.cp脈沖ABC總線 busT三態(tài)門TDcp圖（ 1）（ 2）三態(tài)門 1受 T0 T1 控制，以確保T0 時(shí)刻 D總線，以及T1 時(shí)刻總線接收門 1 A。三態(tài)門

14、 2 受 T2 T3控制，以確保T2 時(shí)刻 A總線，以及T3 時(shí)刻總線接收門2 B。 T0、 T1、T2、 T3 波形圖如圖（2）所示。圖 (2)3.14 設(shè)總線的時(shí)鐘頻率為 8MHz，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送 16 位數(shù)據(jù)，試問總線的帶寬是多少？解；總線寬度= 16位 /8 =2B總線帶寬= 8MHz × 2B =16MB/s3.15在一個(gè)32 位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHz，假設(shè)總線最短傳輸周期為4 個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？解法 1： 總線寬度=32 位 /8 =4B時(shí)鐘周期=1/ 6

15、6MHz =0.015s總線最短傳輸周期=0.015 s×4 =0.06 s總線最大數(shù)據(jù)傳輸率= 4B/0.06 s=66.67MB/s5/60.解法 2： 總線工作頻率= 66MHz/4 =16.5MHz總線最大數(shù)據(jù)傳輸率=16.5MHz ×4B =66MB/s若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時(shí)鐘頻率，或減少總線周期中的時(shí)鐘個(gè)數(shù)，或增加總線寬度。3.16在異步串行傳送系統(tǒng)中，字符格式為： 1 個(gè)起始位、 8 個(gè)數(shù)據(jù)位、 1 個(gè)校驗(yàn)位、 2 個(gè)終止位。若要求每秒傳送120 個(gè)字符，試求傳送的波特率和比特率。解：一幀 =1+8+1+2 =12位波特率 =120 幀 /

16、秒× 12 位 =1440 波特比特率 = 1440波特×（ 8/12 ） =960bps 或：比特率= 120幀 / 秒× 8 =960bps第 四 章0. 靜態(tài) RAM與動(dòng)態(tài) RAM的區(qū)別靜態(tài) RAM(SRAM)速度非?？?，只要電源存在內(nèi)容就不會(huì)自動(dòng)消失。其基本存儲(chǔ)電路為6 個(gè) MOS管組成 1 位，因此集成度相對(duì)較低，功耗也較大。一般高速緩沖存儲(chǔ)器用它組成。動(dòng)態(tài) RAM(DRAM)的內(nèi)容在10-3或 l0-6 秒之后自動(dòng)消失，因此必須周期性的在內(nèi)容消失之前進(jìn)行刷新。 由于它的基本存儲(chǔ)電路由一個(gè)晶體管及一個(gè)電容組成，因此它的集成度高， 成本較低，另外耗電也少，

17、但它需要一個(gè)額外的刷新電路。DRAM運(yùn)行速度較慢，SRAM比 DRAM要快25 倍，一般， PC機(jī)的標(biāo)準(zhǔn)存儲(chǔ)器都采用DRAM組成。1. 輔助儲(chǔ)存的技術(shù)的指標(biāo)(1)記錄密度Dt=1/p Db=f1/ d（ min）(2)儲(chǔ)存容量C=NKS(3)平均尋址時(shí)間 Ta=Tsa+Twd(4)數(shù)據(jù)傳輸率Dv=Db*V(5) 誤碼率2.Cache 的三種映射方式：（ 1）直接映射 實(shí)現(xiàn)簡單，不夠靈活。（ 2）全相聯(lián)映射（ 3）組相聯(lián)映射3. 存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache- 主存和主存 - 輔存這兩個(gè)存儲(chǔ)層次上。Cac

18、he- 主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache 的速度，而尋址空間和位價(jià)卻接近于主存。主存 - 輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與 CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間

19、（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此， 這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。4. 說明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：6/60.存取周期=存取時(shí)間+恢復(fù)時(shí)間5.什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32 位，存取周期為200ns ，則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬 = 1/200ns ×32 位 = 160M 位 / 秒

20、 = 20MB/ 秒 = 5M 字 / 秒注意 ：字長 32 位，不是 16 位。（注： 1ns=10 -9 s ）6. 某機(jī)字長為 32 位，其存儲(chǔ)容量是 64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲(chǔ)容量是64KB 時(shí)，按字節(jié)編址的尋址范圍就是64K，如按字編址，其尋址范圍為：64K /（ 32/8 ） = 16K主存字地址和字節(jié)地址的分配情況：（略）。7. 一個(gè)容量為 16K×32 位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1K×4位， 2K×8 位， 4K

21、×4 位， 16K×1 位， 4K×8 位， 8K×8 位解：地址線和數(shù)據(jù)線的總和=14+32=46根；選擇不同的芯片時(shí)，各需要的片數(shù)為：1K×4：（16K×32） /（1K×4） = 16 ×8 = 128 片2K×8：（16K×32） /（2K×8） = 8 ×4= 32片4K×4：（16K×32） /（4K×4） = 4×8= 32片16K×1：（16K×32） /（16K×1） = 1 ×

22、 32 = 32片4K×8：（16K×32） /（4K×8） = 4 ×4 = 16片8K×8：（16K×32） /（8K×8） = 2×4= 8片9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。解：刷新：對(duì)DRAM定期進(jìn)行的全部重寫過程；刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新，存在CPU訪存死時(shí)間。分散式：在每個(gè)讀/ 寫周期之后插入一個(gè)刷新周期，無CPU訪存死時(shí)

23、間。異步式：是集中式和分散式的折衷。討論：1 、刷新與再生的比較：共同點(diǎn)：?動(dòng)作機(jī)制一樣。都是利用DRAM存儲(chǔ)元破壞性讀操作時(shí)的重寫過程實(shí)現(xiàn)；?操作性質(zhì)一樣。都是屬于重寫操作。區(qū)別：?解決的問題不一樣。再生主要解決DRAM存儲(chǔ)元破壞性讀出時(shí)的信息重寫問題；刷新主要解決長時(shí)間不訪存時(shí)的信息衰減問題。?操作的時(shí)間不一樣。再生緊跟在讀操作之后，時(shí)間上是隨機(jī)進(jìn)行的；刷新以最大間隔時(shí)間為周期定時(shí)重復(fù)進(jìn)行。7/60.?動(dòng)作單位不一樣。再生以存儲(chǔ)單元為單位，每次僅重寫剛被讀出的一個(gè)字的所有位；刷新以行為單位，每次重寫整個(gè)存儲(chǔ)器所有芯片內(nèi)部存儲(chǔ)矩陣的同一行。?芯片內(nèi)部I/O操作不一樣。讀出再生時(shí)芯片數(shù)據(jù)引腳上

24、有讀出數(shù)據(jù)輸出；刷新時(shí)由于CAS信號(hào)無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。2 、 CPU 訪存周期與存取周期的區(qū)別：CPU 訪存周期是從 CPU 一邊看到的存儲(chǔ)器工作周期，他不一定是真正的存儲(chǔ)器工作周期；存取周期是存儲(chǔ)器速度指標(biāo)之一，它反映了存儲(chǔ)器真正的工作周期時(shí)間。3 、分散刷新是在讀寫周期之后插入一個(gè)刷新周期，而不是在讀寫周期內(nèi)插入一個(gè)刷新周期，但此時(shí)讀寫周期和刷新周期合起來構(gòu)成CPU 訪存周期。4 、刷新定時(shí)方式有3 種而不是2 種，一定不要忘了最重要、性能最好的異步刷新方式。10 . 半導(dǎo)體存儲(chǔ)器芯片的譯碼

25、驅(qū)動(dòng)方式有幾種？解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選法和重合法。線選法：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡單，費(fèi)器材；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號(hào)的重合來選址，也稱矩陣譯碼。 可大大節(jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。11. 一個(gè) 8K×8 位的動(dòng)態(tài) RAM芯片，其內(nèi)部結(jié)構(gòu)排列成 256× 256 形式，存取周期為 0.1 s 。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？解：采用集中刷新方式刷新間隔為:2ms ，其中刷新死時(shí)間為：256× 0.1 s=25.6

26、 s采用分散刷新方式刷新間隔為：256 × 0.1 =25.6 s采用異步刷新方式刷新間隔為:2ms12.畫出用 1024×4 位的存儲(chǔ)芯片組成一個(gè)容量為64K×8 位的存儲(chǔ)器邏輯框圖。要求將64K 分成 4 個(gè)頁面，每個(gè)頁面分 16 組，指出共需多少片存儲(chǔ)芯片。解：設(shè)采用 SRAM芯片，則：總片數(shù) =（64K×8 位） /（1024×4 位） = 64 ×2 = 128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。首先應(yīng)確定各級(jí)的容量：頁面容量=總?cè)萘?/頁面數(shù)= 64K× 8 / 4

27、= 16K×8 位， 4 片 16K× 8 字串聯(lián)成64K× 8位組容量 =頁面容量/組數(shù)= 16K×8位 / 16 = 1K×8位，16 片 1K×8 位字串聯(lián)成16K× 8位組內(nèi)片數(shù)=組容量 /片容量= 1K×8位/ 1K ×4位 = 2片，兩片1K× 4 位芯片位并聯(lián)成1K×8位存儲(chǔ)器邏輯框圖： （略）。13. 設(shè)有一個(gè) 64K×8 位的 RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同樣多存儲(chǔ)基元的芯片，要求對(duì)芯片字長的選擇應(yīng)滿足地址

28、線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解：存儲(chǔ)基元總數(shù)= 64K×8 位 = 512K位 = 2 19 位；8/60.思路： 如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成 2 的冪的關(guān)系，可較好地壓縮線數(shù)。解：設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為 b，則片容量為： 2a×b = 219； b = 2 19-a ；若 a = 19， b = 1 ，總和 = 19+1 = 20；a = 18， b = 2，總和 = 18+2 = 20；a = 17， b = 4，總和 = 17+4 = 21；a = 16， b =

29、 8，總和 = 16+8 = 24；由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)減1、片位數(shù)均按2 的冪變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 =19 根，數(shù)據(jù)線 = 1根；或地址線 = 18 根，數(shù)據(jù)線=2 根。14.某 8 位微型機(jī)地址碼為18 位，若使用 4K×4 位的 RAM芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問：（ 1）該機(jī)所允許的最大主存空間是多少？（ 2）若每個(gè)模塊板為 32K×8 位，共需幾個(gè)模塊板？（ 3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？（ 4）共有多少片 RAM？（ 5） CPU如何選擇各模塊板？解：（

30、1）該機(jī)所允許的最大主存空間是：218× 8 位 =256K× 8位 =256KB（ 2）模塊板總數(shù)= 256K×8 / 32K×8=8塊（ 3）板內(nèi)片數(shù)= 32K×8 位 / 4K×4 位=8×2=16 片（ 4）總片數(shù) = 16 片× 8 = 128 片（ 5）CPU通過最高3 位地址譯碼輸出選擇模板，次高3 位地址譯碼輸出選擇芯片。地址格式分配如下：模板號(hào)（ 3位）芯片號(hào) （ 3位）片內(nèi)地址（ 12位）4.15設(shè) CPU共有 16 根地址線， 8 根數(shù)據(jù)線，并用 MREQ（低電平有效） 作訪存控制信號(hào)，R /

31、 W作讀寫命令信號(hào)（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲(chǔ)芯片：ROM（2K×8 位， 4K×4 位，8K×8位），RAM（1K×4 位， 2K×8位， 4K×8位），及 74138 譯碼器和其他門電路（門電路自定） 。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲(chǔ)芯片的連接圖。要求：（ 1）最小 4K 地址為系統(tǒng)程序區(qū)， 409616383 地址范圍為用戶程序區(qū)；（ 2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（ 3）詳細(xì)畫出片選邏輯。解：（ 1）地址空間分配圖：系統(tǒng)程序區(qū)（ROM共 4KB）： 0000H-0FFFH用戶程序區(qū)（RAM共 12

32、KB）： 1000H-FFFFH（ 2）選片： ROM：選擇 4K×4 位芯片 2 片，位并聯(lián)RAM：選擇 4K×8 位芯片 3 片，字串聯(lián)(RAM1地址范圍為:1000H-1FFFH,RAM2 地址范圍為2000H-2FFFH, RAM3地址范圍為:3000H-3FFFH)（ 3）各芯片二進(jìn)制地址分配如下：A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM1,200000000000000009/60.0000011111111111RAM100010000000000000001111111111111RAM200100000000000

33、000010111111111111RAM300110000000000000011111111111111CPU和存儲(chǔ)器連接邏輯圖及片選邏輯如下圖(3) 所示：MREQG1Y7G 2AA15G 2 B 74138Y3A14Y 2AY1A13BY0A12CA11.A0.CPU PD / PROGROM2RAM1RAM2RAM3ROM1OEOECSCS.CSD0.D3 .D4 .D7 .R/W圖（ 3）16. CPU 假設(shè)同上題，現(xiàn)有 8 片 8K×8位的 RAM芯片與 CPU相連，試回答：（ 1）用 74138 譯碼器畫出 CPU與存儲(chǔ)芯片的連接圖；（ 2）寫出每片 RAM的地址范圍

34、；（ 3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片 RAM寫入數(shù)據(jù)后，以 A000H 為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。（ 4）根據(jù)（ 1）的連接圖，若出現(xiàn)地址線A13 與 CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？解：（ 1） CPU與存儲(chǔ)器芯片連接邏輯圖：10/60.+5VG1Y 7G2A.MREQ.G2B74138Y 2A15AY 1A14BY 0A13C.A12.A0.CPUWE RAM0WE RAM1. WE RAM7CSCS.CSD0 .D7R / W（ 2）地址空間分配圖：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FFFHRA

35、M3:6000H-7FFFHRAM4:8000H-9FFFHRAM5:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH（ 3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H 為起始地址的存儲(chǔ)芯片(RAM5)都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。假設(shè)芯片與譯碼器本身都是好的，可能的情況有：1）該片的 -CS 端與 -WE 端錯(cuò)連或短路；2）該片的 -CS 端與 CPU的 -MREQ端錯(cuò)連或短路；3）該片的 -CS 端與地線錯(cuò)連或短路。（ 4）如果地址線A13 與 CPU斷線， 并搭接到高電平上，將會(huì)出現(xiàn)A

36、13 恒為“ 1”的情況。此時(shí)存儲(chǔ)器只能尋址A13=1 的地址空間 ( 奇數(shù)片 ) ，A13=0 的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。若對(duì)A13=0 的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯(cuò)誤地訪問到A13=1 的對(duì)應(yīng)空間( 奇數(shù)片) 中去。17.寫出 1100、 1101、 1110 、 1111 對(duì)應(yīng)的漢明碼。解：有效信息均為n=4 位，假設(shè)有效信息用b4b3b2b1 表示校驗(yàn)位位數(shù)k=3 位，（ 2k>=n+k+1 ）設(shè)校驗(yàn)位分別為c1、 c2、 c3，則漢明碼共4+3=7 位，即： c1c2b4c3b3b2b1校驗(yàn)位在漢明碼中分別處于第1、2、4 位c1=b4 b3 b1c2=

37、b4 b2 b111/60.c3=b3 b2 b1當(dāng)有效信息為1100時(shí)， c3c2c1=011,漢明碼為 1110100 。當(dāng)有效信息為1101時(shí)， c3c2c1=100,漢明碼為 0011101 。當(dāng)有效信息為1110時(shí)， c3c2c1=101,漢明碼為 1011110 。當(dāng)有效信息為1111時(shí)， c3c2c1=010,漢明碼為 0110111 。18.已知收到的漢明碼（按配偶原則配置）為1100100 、 1100111 、 1100000、 1100001 ，檢查上述代碼是否出錯(cuò)？第幾位出錯(cuò)？解：假設(shè)接收到的漢明碼為：c1 c2 b4 c3 b3 b2 b1糾錯(cuò)過程如下：P1=c1 b

38、4 b3 b1P2=c2 b4 b2 b1P3=c3 b3 b2 b1如果收到的漢明碼為1100100 ，則 p3p2p1=011 ，說明代碼有錯(cuò)，第3位（ b4 ）出錯(cuò)，有效信息為： 1100如果收到的漢明碼為1100111 ，則 p3p2p1=111 ，說明代碼有錯(cuò)，第7位（ b1 ）出錯(cuò)，有效信息為： 0110如果收到的漢明碼為1100000 ，則 p3p2p1=110 ，說明代碼有錯(cuò)，第6位（ b2 ）出錯(cuò)，有效信息為： 0010如果收到的漢明碼為1100001 ，則 p3p2p1=001 ，說明代碼有錯(cuò)，第1位（ c1 ）出錯(cuò)，有效信息為： 000122. 某機(jī)字長 16 位，常規(guī)的

39、存儲(chǔ)空間為 64K 字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到 8 倍，可采取什么措施？畫圖說明。解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8 倍，可采取八體交叉存取技術(shù)，8 體交叉訪問時(shí)序如下圖：啟動(dòng)存儲(chǔ)體0啟動(dòng)存儲(chǔ)體1啟動(dòng)存儲(chǔ)體2啟動(dòng)存儲(chǔ)體3啟動(dòng)存儲(chǔ)體4啟動(dòng)存儲(chǔ)體5啟動(dòng)存儲(chǔ)體6啟動(dòng)存儲(chǔ)體7單體訪存周期12/60.18. 什么是“程序訪問的局部性”？存儲(chǔ)系統(tǒng)中哪一級(jí)采用了程序訪問的局部性原理？解：程序運(yùn)行的局部性原理指： 在一小段時(shí)間內(nèi)， 最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上， 這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲(chǔ)區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可

40、能性大( 大約 5:1) 。存儲(chǔ)系統(tǒng)中Cache主存層次采用了程序訪問的局部性原理。25. Cache做在 CPU芯片內(nèi)有什么好處？將指令Cache 和數(shù)據(jù) Cache 分開又有什么好處？答： Cache 做在 CPU芯片內(nèi)主要有下面幾個(gè)好處：1）可提高外部總線的利用率。因?yàn)镃ache 在 CPU芯片內(nèi)， CPU訪問 Cache 時(shí)不必占用外部總線。2） Cache 不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率。3）可提高存取速度。因?yàn)镃ache 與 CPU之間的數(shù)據(jù)通路大大縮短, 故存取速度得以提高。將指令 Cache 和數(shù)據(jù) Cache 分開有

41、如下好處：1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。2）指令Cache 可用 ROM實(shí)現(xiàn)，以提高指令存取的可靠性。3）數(shù)據(jù)Cache 對(duì)不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32 位），也可支持浮點(diǎn)數(shù)據(jù)（如64 位）。補(bǔ)充 ：Cache 結(jié)構(gòu)改進(jìn)的第三個(gè)措施是分級(jí)實(shí)現(xiàn)，如二級(jí)緩存結(jié)構(gòu)，即在片內(nèi)Cache（ L1）和主存之間再設(shè)一個(gè)片外 Cache（ L2 ），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。30. 一個(gè)組相連映射的 CACHE由 64 塊組成，每組內(nèi)包含 4 塊。主存包含 4

42、096 塊，每塊由 128 字組成，訪存地址為字地址。試問主存和高速存儲(chǔ)器的地址各為幾位？畫出主存地址格式。解： cache 組數(shù)： 64/4=16 ， Cache 容量為： 64*128=2 13 字， cache 地址 13 位主存共分4096/16=256區(qū)，每區(qū)16 塊主存容量為：4096*128=2 19 字，主存地址19 位，地址格式如下：主存字塊標(biāo)記（8 位）組地址（ 4 位）字塊內(nèi)地址（7 位）32. 設(shè)某機(jī)主存容量為 4MB ，Cache 容量為 16KB ，每字塊有 8 個(gè)字，每字 32 位，設(shè)計(jì)一個(gè)四路組相聯(lián)映象（即 Cache 每組內(nèi)共有 4 個(gè)字塊）的 Cache 組

43、織，要求：（1 ）畫出主存地址字段中各段的位數(shù)；（2 ）設(shè) Cache的初態(tài)為空，CPU 依次從主存第0 、 1 、 299 號(hào)單元讀出100個(gè)字（主存一次讀出一個(gè)字） ，并重復(fù)按此次序讀8 次，問命中率是多少？（3 ）若 Cache的速度是主存的6 倍，試問有Cache和無 Cache相比，速度提高多少倍？答：（1 ）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：87232（ 2 ）由于題意中給出的字地址是連續(xù)的，故（ 1）中地址格式的最低 2 位不參加字的讀出操作。當(dāng)主存讀 0 號(hào)字單元時(shí)，將主存 0 號(hào)字塊（ 07 ）調(diào)入 Cache （ 0 組 x 號(hào)塊），主存讀 8 號(hào)字單元時(shí)

44、，將1 號(hào)塊（ 815）調(diào)入 Cache （ 1 組 x 號(hào)塊）主存讀 96 號(hào)單元時(shí)，將12 號(hào)塊（ 96103 ）調(diào)入 Cache （ 12 組 x 號(hào)塊）。共需調(diào) 100/813 次，就把主存中的100個(gè)數(shù)調(diào)入Cache 。除讀第1 遍時(shí) CPU 需訪問主存 13 次外，以后重復(fù)讀時(shí)不需再訪問主存。則在800個(gè)讀操作中：13/60.訪 Cache次數(shù) = （ 100-13） +700=787次0.98Cache命中率 =787/80098%（3 ）設(shè)無Cache時(shí)訪主存需時(shí)800T （ T 為主存周期） ，加入 Cache后需時(shí)：（ 131.167+13） T T/6+13T787144

45、.167T5.55 倍 則： 800T/144.167T有 Cache和無 Cache 相比，速度提高4.55 倍左右。38. 磁盤組有六片磁盤，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22厘米，外徑33 厘米，道密度為40 道 / 厘米，內(nèi)層密度為 400位 / 厘米，轉(zhuǎn)速2400轉(zhuǎn) / 分，問：（ 1 ）共有多少存儲(chǔ)面可用？（ 2 ）共有多少柱面？（ 3 ）盤組總存儲(chǔ)容量是多少？（ 4 ）數(shù)據(jù)傳輸率是多少？解：（ 1 ）若去掉兩個(gè)保護(hù)面，則共有：6×2 - 2 = 10個(gè)存儲(chǔ)面可用；（ 2 ）有效存儲(chǔ)區(qū)域= （ 33-22） / 2 = 5.5cm柱面數(shù)= 40道 /cm× 5.

46、5= 220道= （ 3 ）內(nèi)層道周長 =22 69.08cm道容量 =400 位 /cm ×69.08cm= 3454B面容量 =3454B× 220道= 759 ，880B盤組總?cè)萘? 759， 880B×10 面= 7 ， 598 ，800B（4 ）轉(zhuǎn)速 = 2400轉(zhuǎn)/60秒=40 轉(zhuǎn)/秒數(shù)據(jù)傳輸率= 3454B× 40轉(zhuǎn) / 秒= 138， 160 B/S注意：1 ）計(jì)算盤組容量時(shí)一般應(yīng)去掉上、下保護(hù)面；的精度選取不同將引起答案不同，一般取兩位小數(shù)；2 ）盤組總磁道數(shù)（= 一個(gè)盤面上的磁道數(shù)）3 ）柱面數(shù)4 ）數(shù)據(jù)傳輸率與盤面數(shù)無關(guān)；5 ）數(shù)據(jù)傳輸率的單位時(shí)間是秒，不是分。4.39 某磁盤存儲(chǔ)器轉(zhuǎn)速為 3000 轉(zhuǎn) / 分，共有 4 個(gè)記錄盤面，每毫米 5 道，每道記錄信息 12 288 字節(jié)，最小磁道直徑為 230mm，共有 275 道，求：（ 1）磁盤存儲(chǔ)器的存儲(chǔ)容量；（ 2）最高位密度（最小磁道的位密度）和最低位密度；（ 3）磁盤數(shù)據(jù)傳輸率；（ 4）平均等待時(shí)間。解：（ 1）存儲(chǔ)容量= 275道× 12 288B/ 道×