基于單片機的多功能信號發(fā)生器的設計

1、畢業(yè)設計（論文）畢業(yè)設計（論文）題 目：基于單片機的多功能信號發(fā)生器的設計院 系： 專 業(yè)： 班級學號： 學生姓名： 指導教師： 成 績： 年 月 日II摘摘 要要信號發(fā)生器又稱信號源或振蕩器，在生產(chǎn)實踐和科技領(lǐng)域中有著廣泛的應用。各種波形曲線均可以用三角函數(shù)方程式來表示。例如在通信、廣播、電視系統(tǒng)中，都需要射頻（高頻）發(fā)射，這里的射頻波就是載波，把音頻（低頻） 、視頻信號或脈沖信號運載出去，就需要能夠產(chǎn)生高頻的振蕩器。在工業(yè)、農(nóng)業(yè)、生物醫(yī)學等領(lǐng)域內(nèi)，如高頻感應加熱、熔煉、淬火、超聲診斷、核磁共振成像等，都需要功率或大或小、頻率或高或低的振蕩器。本設計主要由主控制器模塊、信號發(fā)生模塊和液晶顯示

2、模塊三大部分組成。采用STC89C52 單片機為主控制器，由它來控制 DDS 芯片 AD9835 再通過 TLC5615 完成數(shù)字量輸入到模擬量輸出的轉(zhuǎn)換，然后經(jīng)運放調(diào)節(jié)電壓幅度，產(chǎn)生 1MHz15MHz 的正弦波和方波，最后由液晶屏顯示。本論文其重點討論了 AD9835 基本工作原理、DAC數(shù)模轉(zhuǎn)換及其與 89C52 單片機控制系統(tǒng)的硬件結(jié)構(gòu)和軟件設計框圖。關(guān)鍵詞：單片機；DDS 芯片；液晶顯示 IIIAbstractSignal generator is signal power or oscillator in production practice and science and te

3、chnology has been widely used in the field. Various waveform curve can be expressed by trigonometric function equations. For example in telecommunications, broadcasting and television systems, high-frequency radio frequency (need) emission, here is the carrier of radio frequency waves, video and aud

4、io (low) signals or carrying out the pulse signal, need to be able to produce high-frequency oscillator. In industry, agriculture, biomedical fields, such as in high-frequency heating, smelting, quenching, ultrasonic diagnosis, nuclear magnetic resonance imaging, etc, all need power or big or small,

5、 high or low frequency or the oscillator.The three main module design, control module, signal module and LCD module. AT89S52 SCM, mainly adopted by it to control the controller chip AD9835 DAC0832 through spurious again, it is a of 8 bits can be completed digital-to-analog converters, digital input

6、to the analog output conversion, then the op-amp regulation, to meet the requirements of the voltage waveform, finally by the display on the LCD panel. LCD USES is four line resistance feeling. This paper discusses the basic principle of work, and AD9835 89S52 interface, the single chip microcompute

7、r control system, the hardware structure and software design, working principle and touch screen.Key words: SCM；DDS chip；LCDIV目 錄緒論.11 系統(tǒng)設計與方案論證.51.1 信號發(fā)生器實現(xiàn)的功能 .51.2 系統(tǒng)方案設計 .61.3 DDS 工作原理與特點.61.3.1 DDS 工作原理 .61.3.2 DDS 性能特點 .71.4 系統(tǒng)模塊設計思路 .81.4.1 控制模塊 .91.4.2 顯示模塊 .91.4.3 功率放大模塊 .101.5 開發(fā)工具與開發(fā)環(huán)境 .1

8、01.6 本系統(tǒng)的設計框圖 .112 系統(tǒng)硬件電路設計.122.1 單片機最小系統(tǒng) .122.1.1 STC89C52RC 單片機.122.1.2 單片機最小系統(tǒng) .132.2 信號發(fā)生模塊電路設計 .142.3 1602LCD 顯示屏 .172.3.1 液晶顯示屏概述 .182.3.2 接口信號說明 .182.3.3 1602LC 地址說明 .182.3.4 1602 指令碼說明 .192.3.5 1602LCD 寫操作時序圖 .192.3.6 1602 硬件電路 .202.4 D/A 轉(zhuǎn)換與功率放大模塊 .202.4.1 TLC5615 芯片.20V2.4.2 AD603 芯片.222.5

9、 聲光提示電路 .242.6 按鍵電路設計 .253 系統(tǒng)軟件設計.273.1 系統(tǒng)軟件設計語言與步驟 .273.2 系統(tǒng)軟件流程圖 .283.2.1 主控制器軟件設計 .283.2.2 主程序設計 .283.2.3 LCD 液晶顯示驅(qū)動程序設計 .293.3 波形產(chǎn)生模塊的軟件設計 .303.3.1 波形產(chǎn)生模塊主程序設計 .303.3.2 波形輸出功能程序設計 .323.4 聲光提示電路的程序設計 .334 系統(tǒng)的調(diào)試.344.1 波形的輸出測試 .344.2 參數(shù)測量與誤差分析 .36結(jié)論.37致謝.38參考文獻.39附錄 A .40附錄 B .53附錄 C .546緒論波形發(fā)生器是一種

10、常用的信號源，廣泛地應用于電子工程、通信工程、自動控制、遙測控制、測量儀器、儀表和計算機等技術(shù)領(lǐng)域。通常認為，波形發(fā)生器是隨著不斷進步的計算機技術(shù)和微電子技術(shù)在測量儀器中的應用而形成和發(fā)展起來的一類新型信號源?？煞炙拇箢惏雌洳ㄐ涡盘枺赫倚盘柊l(fā)生器。這類發(fā)生器主要適用于測量電路和一些系統(tǒng)的頻率特性、可出現(xiàn)的非線性失真、增益及靈敏度等等。按照性能和用途分類還可細分為高頻（100 千赫至 300 兆赫）信號發(fā)生器、低頻（20 赫至 10 兆赫）信號發(fā)生器、微波信號發(fā)生器、掃頻和程控信號發(fā)生器及頻率合成式信號發(fā)生器等。函數(shù)信號發(fā)生器（也叫波形信號發(fā)生器） 。其是一種能產(chǎn)生某些特定周期性時間函數(shù)波形（

11、包含正弦波、方波、三角波、鋸齒波和脈沖波等）信號的發(fā)生器，幾個微赫到幾十兆赫都屬于其頻率范圍。不僅供通信、儀表和自動控制系統(tǒng)測試用，在其他非電測量領(lǐng)域還被廣泛使用。脈沖信號發(fā)生器。這種發(fā)生器能產(chǎn)生寬度、幅度和重復頻率可調(diào)的矩形脈沖，線性系統(tǒng)的瞬態(tài)響應可用它測試，或用作模擬信號來測試雷達、多路通信和其他脈沖數(shù)字系統(tǒng)的性能。隨機信號發(fā)生器。通常由噪聲和偽隨機兩類信號發(fā)生器。主要用到噪聲信號發(fā)生器的地方：引入一個隨機信號到待測系統(tǒng)中，測定系統(tǒng)性能是憑借模擬實際工作條件中的噪聲；測定噪聲系數(shù)通過外加一個已知噪聲信號與系統(tǒng)內(nèi)部噪聲比較；用隨機信號代替正弦信號或脈沖信號，實現(xiàn)系統(tǒng)動態(tài)特性的測定。進行相關(guān)函

12、數(shù)測量用噪聲信號時，若平均測量用時過短，統(tǒng)計性誤差難以避免，解決這種情況可以用偽隨機信號1。1歷史發(fā)展情況總的來講，波形發(fā)生器的發(fā)展經(jīng)歷了以下幾個階段：第一階段：分立元件實現(xiàn)階段在早期集成電路還不成熟的時候，波形發(fā)生裝置都是由三極管等分立元件組成的。采用這種方法設計實現(xiàn)的波形發(fā)生器，硬件電路十分復雜，而且輸出波形單一，頻率和幅值不易精確調(diào)節(jié)。但這種方法實現(xiàn)的波形發(fā)生裝置，具有頻率穩(wěn)定度高的優(yōu)點，例如石英晶體振蕩器，至今仍在信息技術(shù)等領(lǐng)域具有不可替代的作用。7第二階段：集成芯片實現(xiàn)階段隨著運算放大器等簡單集成電路的發(fā)展成熟，采用少量的集成電路芯片可以替代大量的分立元件實現(xiàn)波形輸出的功能。在一定程

13、度上降低了硬件電路的復雜程度。隨著單片機和存儲芯片的發(fā)展，軟件編程的思想逐漸被引入到電子領(lǐng)域中，利用軟件編程的靈活性和可重復性的優(yōu)點，可以進一步簡化硬件電路，并且將數(shù)字化和智能化的概念引入到波形發(fā)生器的設計中，使得波形頻率和幅值的精確可調(diào)成為了可能。 第三階段：專用集成芯片實現(xiàn)階段隨著集成芯片制造工藝的進一步發(fā)展，一些高性能的波形產(chǎn)生專用芯片逐漸被應用到該領(lǐng)域并獲得成功。波形發(fā)生裝置的電路設計得到進一步簡化，而與此同時，所產(chǎn)生的波形的質(zhì)量卻得到了顯著提高。例如應用比較廣泛的 DDS 芯片 AD9833 系列，能制作出各種頻帶寬，質(zhì)量高的波形信號，例如應用高性能的 AD9833 芯片，可以做出頻

14、率 1GHZ 以上，頻率分辨率 0.1HZ 以下的優(yōu)質(zhì)波形2。2國內(nèi)波形發(fā)生器發(fā)展現(xiàn)狀與發(fā)展趨勢如今，波形發(fā)生裝置的門類已經(jīng)相當齊全。基于各種不同技術(shù)的波形發(fā)生裝置各具特色，分別在不同的場合得到了廣泛應用。基于模擬器件和振蕩原理的各種信號產(chǎn)生電路，例如 RC 振蕩電路和 LC 振蕩電路等，由于其電路簡單，穩(wěn)定性較高，在一些對波形參數(shù)可調(diào)性要求較低的場合應用較為廣泛；近些年隨著數(shù)字集成芯片的發(fā)展而逐漸出現(xiàn)并成長起來的波形產(chǎn)生技術(shù)則在對波形的各種參數(shù)要求較高的場合占據(jù)優(yōu)勢，使其在通信、雷達、電子對抗、導航、廣播電視、遙測遙控、儀器儀表等許多領(lǐng)域中被廣泛應用3。隨著科技不斷發(fā)展，在各個領(lǐng)域?qū)π盘柈a(chǎn)生

15、電路提出了越來越高的要求。以往那些只具有單一優(yōu)勢的波形發(fā)生裝置的應用越來越受到限制。例如用模擬器件構(gòu)成的波形發(fā)生器電路簡單可靠、信號頻率較高，但可調(diào)節(jié)性差；采用數(shù)字電路為核心的波形發(fā)生裝置所產(chǎn)生的信號可調(diào)節(jié)性好，但電路復雜，而頻率又不易做的很高。較為理想的波形發(fā)生裝置應該同時具備多方面的優(yōu)良品質(zhì)，信號的頻帶應該較寬，而且步進精確。另外，微型化也是信號產(chǎn)生裝置的發(fā)展趨勢之一，這樣，才能將信號發(fā)生裝置方便的嵌入到各種儀器設備中。隨著芯片制造工藝的不斷提高，性能更高、體積更小的8專用信號處理芯片必將會越來越多地應用到信號產(chǎn)生電路中，使更高質(zhì)量的信號的產(chǎn)生成為可能。3課題的提出前已述及，基于直接頻率合

16、成（DDS）技術(shù)實現(xiàn)的波形發(fā)生器具有頻率分辨率高，頻率切換速度快，輸出信號噪聲低，易于集成等優(yōu)點，具有較高的實用價值。直接數(shù)字頻率合成技術(shù)（DDS） ，就是將要產(chǎn)生的波形數(shù)據(jù)存入波形存儲器中，然后在參考脈沖的作用下，對輸入的頻率數(shù)據(jù)進行累加并將累加器的輸出經(jīng)過轉(zhuǎn)換后作為讀取波形存儲器的地址，讀出的波形數(shù)據(jù)經(jīng)過數(shù)模轉(zhuǎn)換后變?yōu)殡妷盒盘?，也就是連續(xù)的階梯信號，再加一級低通濾波電路，過濾掉波形信號里的高頻成分，即可得到較為理想的波形信號。DDS 技術(shù)的實現(xiàn)，一般有如下幾種可選的方案。首先是使用專用的 DDS 芯片，例如應用比較廣泛的 DDS 芯片 AD9833 系列。專用 DDS 芯片性能可靠，特別是

17、在高頻領(lǐng)域，有著無可替代的地位。但在中低頻領(lǐng)域，專用 DDS 芯片卻不一定是唯一的選擇。其次是基于可編程邏輯器件 FPGA 的實現(xiàn)方法。這也是一種較為成熟的實現(xiàn)方法，F(xiàn)PGA 是把相應的邏輯“暫時”固化為硬件電路了，而且 FPGA 在編程使用時也十分靈活，因此，利用 FPGA 作為核心器件再輔以低通濾波等輔助電路就可以得到質(zhì)量較高的波形信號4。單片機以其體積小，功能齊全，價格低廉，可靠性高等方面所具有的獨特優(yōu)點，長期以來被廣泛的應用在各個領(lǐng)域。作為一種優(yōu)秀的控制裝置，當只要求波形發(fā)生裝置工作在頻率較低的頻段時，用單片機取代專用 DDS 芯片和 FPGA，通樣可以得到頻率精確可調(diào)的高質(zhì)量的波形信

18、號。本系統(tǒng)將波形數(shù)據(jù)存放在單片機的存儲器中，利用軟件編程的方法模擬 DDS 原理，實現(xiàn)直接數(shù)字頻率合成的功能5。4系統(tǒng)結(jié)構(gòu)簡介本文共分為四個大部分：第一部分：系統(tǒng)總體方案設計，提出了信號發(fā)生器系統(tǒng)的總體設計方案，并進行比較，最終選擇了最優(yōu)方案進行設計。第二部分：系統(tǒng)硬件設計部分，詳細說明了系統(tǒng)的硬件設計，以及各模塊的硬件9設計說明。第三部分：系統(tǒng)軟件設計部分，闡述了系統(tǒng)主流程圖以及各子程序流程圖。第四部分：系統(tǒng)的調(diào)試，闡述了系統(tǒng)軟硬件調(diào)試過程。101 系統(tǒng)設計與方案論證1.1 信號發(fā)生器實現(xiàn)的功能本系統(tǒng)設計信號發(fā)生器欲實現(xiàn)的功能如下：（1）本系統(tǒng)需要設計顯示器，用以顯示當前信號發(fā)生器的波形類型

19、，以及信號發(fā)生器輸出波形的幅度及頻率；（2）本系統(tǒng)需要設計鍵盤電路，用以調(diào)節(jié)信號發(fā)生器輸出波形的幅度值和頻率值；（3）本系統(tǒng)需要設計的信號發(fā)生器可以輸出三種不同的波形，波形類型分別為矩形波、正弦波和三角波；（4）本系統(tǒng)需設計的信號發(fā)生器可以實現(xiàn)輸出頻率在 1Hz 和 100MHz 之間。1.2 系統(tǒng)方案設計 目前，波形發(fā)生器設計方案主要有以下幾種：1方案一 用分立元件組成的函數(shù)發(fā)生器。分立器件是相對于集成芯片而言的。隨著科學技術(shù)的不斷發(fā)展，人們漸漸步入電子時代，分立器件也被也被廣泛應用到消費電子、計算機及外設、網(wǎng)絡通信，汽車電子、LED 顯示平等領(lǐng)域。它包括：半導體二極管、半導體三極管、電容、

20、電阻、邏輯器件、傳感器、敏感器件以及裝好的壓電晶體類似半導體器件等。用分立器件組成的函數(shù)信號發(fā)生器通常機構(gòu)簡單、成本較低。但是由于元器件的分散性及環(huán)境條件的改變等因素，致使波形頻率產(chǎn)生偏差，它通常是單函數(shù)發(fā)生器且平率不高，其工作不很穩(wěn)定，不易調(diào)試6。2方案二11制作函數(shù)信號發(fā)生器可用運放 IC、晶體管等通用元器件。晶體管、運放 IC 等通用器件均可以制作函數(shù)信號發(fā)生器，用專業(yè)的發(fā)生器產(chǎn)生信號則是普遍選擇。函數(shù)信號發(fā)生器 IC 在早些時候，如 M8045、CA102、XR5547 等，不僅精度不夠高，功能也比較少，頻率上限只有 200kHz，若想產(chǎn)生更高的頻率信號是難以實現(xiàn)的，再加上不夠靈活的調(diào)

21、節(jié)方式，頻率，占空比無法單獨調(diào)節(jié)。由于用通用器件制作的信號發(fā)生器同樣具有頻率不高的缺點，因此，在本論文設計中，此種方案也不宜采用。3方案三采用 DAC0832 通過查表得方式輸出需要的波形，通過單片機定時向 DAC 轉(zhuǎn)化器發(fā)送轉(zhuǎn)換數(shù)據(jù)，實現(xiàn)不同的幅值和頻率的輸出。這種方法能夠?qū)崿F(xiàn)各種需要的波形的輸出，成本也不高，只是在擴展外設的時候浪費了大量的接口，以后的系統(tǒng)擴展可能會有影響。4方案四利用專用直接數(shù)字合成 DDS 芯片制作的函數(shù)信號發(fā)生器。DDS 有如下優(yōu)點：（1）速度快，可達到 s 數(shù)量級；（2）頻率分辨率較高，輸出頻點多，可達多個頻點切換；（3）能夠輸出正交信號；（4）頻率切換時能實現(xiàn)相位

22、連續(xù)；（5）可以產(chǎn)生任意的波形；（6）輸出噪聲低，對參數(shù)頻率源的噪聲有改善作用；（7）全數(shù)字化實現(xiàn)便于集成，體積小，重量輕。DDS 芯片的時鐘頻率從幾十兆赫茲到幾百赫茲不等，芯片從一般功能到集成有 D/A 轉(zhuǎn)換器和正交調(diào)制器7。DDS 有上述諸多優(yōu)點，而且利用直接數(shù)字合成 DDS 芯片實現(xiàn)的函數(shù)信號發(fā)生器能夠產(chǎn)生任意波形并達到很高的頻率，克服了方案一、方案二的多數(shù)缺點，故本設計采用方案四。121.3DDS 工作原理與特點1.3.1 DDS 工作原理直接數(shù)字頻率合成器（DDFS）的基本原理：DDS 是利用采樣定理，根據(jù)相位間隔對正弦信號進行取樣、量化、編碼，然后儲存在 EPROM 中構(gòu)成一個正弦

23、查詢表，通過查表法產(chǎn)生波形。它是由參考時鐘、相位累加器、正弦查詢表和 D/A 轉(zhuǎn)換器組成，如圖 1.1 所示。圖 1.1 直接數(shù)字頻率合成原理框圖相位累加器由 N 位加法器級聯(lián)與 N 位累加寄存器構(gòu)成，其原理框圖如圖 1.2 所示。時鐘脈沖信號 Fc 被接受時，頻率控制數(shù)據(jù) K 被累加相位數(shù)據(jù)與 N 位加法器相加，結(jié)果被送到累加寄存器的輸入端。新產(chǎn)生的相位數(shù)據(jù)會被反饋到加法器的輸入端，在下一時鐘的作用下加法器繼續(xù)與頻率控制數(shù)據(jù) K 相加；同時以相加后的結(jié)果形成正弦查詢表的地址，取出表中與該相位對應的單元中的幅度量化正弦函數(shù)值，作為取樣地址值送入幅度/相位轉(zhuǎn)換電路。這樣查找表就可把波形存儲器內(nèi)的

24、波形抽樣值（二進制編碼）查出，完成相位到幅值轉(zhuǎn)換。波形存儲器的輸出送到 D/A 轉(zhuǎn)換器，D/A 轉(zhuǎn)換器將數(shù)字量形式的幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號8。圖 1.2 相位累加原理框圖這樣看來，每一個時鐘脈沖輸入，相位累加器都會把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位。當相位累加器加滿量時就會產(chǎn)生一次溢出，溢出頻率就是 DDS 輸出的信號頻率。131.3.2 DDS 性能特點電路設計 DDS 的性能特點（1）頻率轉(zhuǎn)換時間短由于數(shù)字合成是一個開環(huán)的系統(tǒng)，無任何的反饋，使得數(shù)字合成的頻率轉(zhuǎn)換時間非常的短。實際上，當 DDS 的頻率控制字發(fā)生改變，經(jīng)過一個時鐘周期之后，按照新

25、的相位增量進行累加，才能實現(xiàn)頻率轉(zhuǎn)換。DDS 頻率轉(zhuǎn)換的時間可達納秒級，比使用其它的合成方法都要少幾個數(shù)量級。 （2）輸出波形靈活性只要 DDS 內(nèi)部加上相應控制如控制 PM 通過調(diào)相、控制 FM 通過調(diào)頻以及控制AM 通過調(diào)幅，就可以靈活方便地實現(xiàn)調(diào)相、調(diào)頻和調(diào)幅功能，產(chǎn)生PSK、FSK、MSK 和 ASK 信號。次外，只要不同波形的數(shù)據(jù)值在 DDS 的波形存儲器中存放，每種不同波形的輸出即可實現(xiàn)，如鋸齒波、三角波和矩形波甚至是其他的波形。當余弦和正弦函數(shù)表分別存放在 DDS 的波形存儲器中時，正交的兩路輸出即可得到。（3）輸出頻率帶寬較寬輸出的頻率帶寬理論值為 55%fs。但是，考慮到其低

26、通濾波器的特性及設計難度，抑制雜散的輸出信號，輸出頻率帶寬在實際上仍能達到 45%fs。（4）相位變化連續(xù)改變 DDS 的輸出頻率，實際每一個時鐘周期的相位增量上的改變，都是連續(xù)的相位函數(shù)的曲線，只是其頻率在改變頻率的瞬間發(fā)生了突變，因而使信號相位的連續(xù)性得以保持。（5）其他優(yōu)點由于直接數(shù)字合成芯片中大部分器件都屬于數(shù)字電路，功耗低、易于集成，可靠性高體積小，且易于程控，因此性價比很高9。141.4 系統(tǒng)模塊設計思路根據(jù)畢業(yè)設計要求，以及方案的比較結(jié)果，擬采用 DDS 芯片實現(xiàn)設計內(nèi)容。本設計采用模塊化思想，即將不同功能器件分別做成不同模塊。根據(jù)功能要求，共分為五大模塊：輸入模塊、顯示模塊、造

27、波模塊、調(diào)幅模塊和控制模塊。其中輸入模塊為鍵盤，輸出模塊為 LCD1602 液晶顯示器。輸入與輸出模塊體積較小，焊接在同一塊電路板上，但分有不同數(shù)據(jù)接口，相互獨立。造波模塊由 DDS 芯片及其外圍電路以及一個低通濾波器組成。調(diào)幅模塊由一片串行的 10 位 D/A 芯片和功率放大芯片組成?？刂颇K由單片機、晶振電路和復位電路組成，構(gòu)成單片機最小系統(tǒng)。1.4.1 主控模塊的選擇方案一：用單片 STC89C52 作為系統(tǒng)的主控核心。單片機具有體積小，使用靈活的，易于人機對話和良好的數(shù)據(jù)處理，有較強的指令尋址和運算功能等優(yōu)點。且單片機功耗低，價格低廉的優(yōu)點。方案二：C8051F005 單片機是完全集成

28、的混合信號系統(tǒng)級芯片，具有與 8051 兼容的微控制器內(nèi)核，與 MCS-51 指令集完全兼容。片內(nèi)集成了控制系統(tǒng)和數(shù)據(jù)采集中常用的模擬部件和其他數(shù)字外設及功能部件，還具有標準 8052 的數(shù)字外設部件，而且執(zhí)行速度快，但其價格較貴。方案三：用 FPGA 等可編程器件作為控制模塊。FPGA 可以實現(xiàn)各種復雜的邏輯功能，密度高，速度快，穩(wěn)定性好等許多有點。FPGA 在掉電后會丟失數(shù)據(jù)上電后須進行一次配置，因此 FPGA 在應用中需要配置電路和一定的程序。并且 FPGA 作為數(shù)字邏輯器件，競爭、冒險是數(shù)字邏輯器件較為突出的問題，因此在使用時必須注意毛刺的產(chǎn)生、消除及抗干擾性。在此系統(tǒng)中，采用 STC

29、89C52 單片機作為控制比采用 C8051F005 單片機、FPGA實現(xiàn)更簡便?；诰C合性價比，確定選擇方案一。1.4.2 顯示模塊的選擇方案一：采用 LED 數(shù)碼管。LED 數(shù)碼管由 8 個發(fā)光二極管組成，每只數(shù)碼管輪流顯示各自的字符。由于人眼具有視覺暫留特性，當每只數(shù)碼管顯示的時間間隔小于151/16s 時人眼感覺不到閃動，看到的是每只數(shù)碼管常亮。使用數(shù)碼管顯示編程較易，但要顯示內(nèi)容多，而且數(shù)碼管不能顯示字母。方案二：采用 LCD 液晶顯示器 1602。其功率小，效果明顯，顯示編程容易控制，可以顯示字母。優(yōu)點是顯示信息非常豐富，可以很形象的顯示信號發(fā)生器的各個參數(shù)。占用的 I/O 資源比

30、較少，不需要循環(huán)掃描，節(jié)省了大量的程序開銷。以上兩種方案綜合考慮，本設計選擇方案二。1.4.3 功率放大模塊的選擇方案一：采用多級放大電路。由兩個晶體管構(gòu)成共射共集放大電路如圖 1.3 所示，第一級起到電壓放大作用，達到正弦信號峰-峰值輸出，第二級為跟隨器，主要為了能夠帶 50 歐的負載，使其負載上的正弦信號的輸出電壓的峰-峰值達到題目的要求。此電路只是在調(diào)試選定具體參數(shù)中比較麻煩，但工作比較穩(wěn)定，比較易于實現(xiàn)。圖 1.3 共射-共基放大電路的交流通路方案二：采用可變增益放大器。增益放大器直接與 AD9833 相接，用來實現(xiàn)電壓的放大并且控制波形的失真，精確度高，且較穩(wěn)定，實現(xiàn)簡單。系統(tǒng)可以采

31、用AD603，這種芯片具有程控增益調(diào)整功能。是一個 90MHz 帶寬增益可調(diào)、低噪的集成運放，如用分貝表示增益，則控制電壓與增益成線性關(guān)系，壓擺率為 275V/s。可編程的增益范圍由管腳間的連接方式?jīng)Q定，增益在-11+30dB 時的帶寬為 90Mhz，增益在+9+41dB 時具有 9MHz 帶寬，改變管腳間的連接電阻，可使增益處在所需范圍內(nèi)10。綜上所述，本設計采用方案二。161.5 開發(fā)工具和開發(fā)環(huán)境本文件系統(tǒng)采用單片機 C 語言實現(xiàn)，編譯器為 Keil uVision2。C 語言是一種程序設計語言，它具備匯編語言的一些功能，并兼顧了多種高級語言的特點。用 C 語言來編寫目標源程序，不但會大

32、大縮短開發(fā)時間，而且明顯地增加軟件的可讀性，便于更正，以研制出規(guī)模更大，性能更完備的系統(tǒng)。用 C 語言進行8051 系列單片機的程序設計是單片機開發(fā)與應用的必然趨勢。C 語言具有可讀性好的優(yōu)勢，更容易使大家相互借鑒，提高自己的程序設計水平。C 語言具有模塊化程序結(jié)構(gòu)的特點，使程序模塊化，不斷豐富。采用 C 語言，可針對常用的功能模塊、算法等編制相應的函數(shù)可針對單片機，常用的接口芯片編制通用的驅(qū)動函數(shù)。這些函數(shù)經(jīng)過整理可形成庫函數(shù)，供廣大的單片機愛好者使用和完善。目前，8051 系列單片機上的 C 語言的代碼長度，在未加入優(yōu)化的條件下做到了最優(yōu)匯編程序水平的 1.21.5 倍，達到了中等程序員的

33、水平。在仿真器水平提高的前提下，優(yōu)化水平還會繼續(xù)提高。在軟件質(zhì)量和開發(fā)速度及結(jié)構(gòu)嚴謹性等方面，C 語言的優(yōu)勢絕非匯編語言所能比擬11。KEIL 公司的 C51 編譯器 DOS 版本曾通過美國 Franklin 公司在市場上暢銷多年，最早傳入我國并得到廣泛使用的是 Franklin C51 V3.2 版本。隨著時間的推移，KEIL 公司的產(chǎn)品不斷升級，V5.0 以上版本 C51 編譯器就配有基于 Windows 的 uVision 集成開發(fā)環(huán)境和 dScope 軟件模擬調(diào)試程序。現(xiàn) KEIL 公司的編譯器有支持經(jīng)典 8051 和 8051派生產(chǎn)品的版本，統(tǒng)稱為 Cx51。新版本 uVision2

34、 把 uVision1 用的模擬調(diào)試器 dScope與集成開發(fā)環(huán)境無縫結(jié)合起來，界面更友好，使用更方便，支持的單片機品種更多。因此，Keil uVision2 是單片機程序開發(fā)的理想環(huán)境12。1.6 系統(tǒng)設計總框圖本系統(tǒng)的設計總框圖如圖 1.4 所示。17圖 1.4 系統(tǒng)總體框圖本系統(tǒng)主要包括以下幾個模塊：主控制器及其接口電路模塊，鍵盤及液晶顯示模塊，波形產(chǎn)生模塊，幅值調(diào)節(jié)模塊。其中，主控制器負責接收并處理來自鍵盤的命令輸入，驅(qū)動液晶顯示當前波形的頻率值或幅值，向波形產(chǎn)生模塊發(fā)送當前波形的頻率值數(shù)據(jù)，向幅值調(diào)節(jié)模塊發(fā)送當前波形的幅值數(shù)據(jù)，以此實現(xiàn)對整個系統(tǒng)的統(tǒng)一協(xié)調(diào)管理。182 系統(tǒng)硬件電路設

35、計根據(jù)系統(tǒng)框圖可知，本系統(tǒng)的硬件電路設計應包括單片機最小系統(tǒng)設計、信號發(fā)生模塊設計、顯示電路設計、D/A 轉(zhuǎn)換電路與功率放大模塊設計和按鍵提示電路設計等。2.1 單片機最小系統(tǒng)設計單片機最小系統(tǒng)是指在保證控制器正常工作的前提下，所需的最小計硬件電路，它主要包括：晶振電路、復位電路、供電電路。晶振電路在單片機系統(tǒng)中的作用非常大，它為單片機電路內(nèi)部工作提供時鐘頻率。時鐘頻率越高，系統(tǒng)工作越快，它是單片機內(nèi)部一切指令的時鐘基礎(chǔ)。在正常條件下，普通的晶振頻率絕對精度可達百萬分之五十，可靠性很高，通常外部晶振電路與系統(tǒng)內(nèi)部鎖相環(huán)電路配合使用，用來提供系統(tǒng)所需的時鐘頻率。對于級聯(lián)系統(tǒng)，如果不同子系統(tǒng)需要不

36、同頻率的時鐘基準信號，可以用與同一個晶振相連的不同鎖相環(huán)來提供。復位電路主要功能是讓系統(tǒng)恢復到初始狀態(tài)，如果程序跑飛，系統(tǒng)無法運行，可以使用復位電路讓其再次啟動，恢復系統(tǒng)功能。供電電路主要是為系統(tǒng)提供能量，保證系統(tǒng)能正常工作。2.1.1 STC89C52RC 單片機STC89C52 是一個高性能低電壓 CMOS 8 位單片機，片內(nèi)含 8k bytes 的可反復擦寫的 Flash 只讀程序存儲器和 256 bytes 的隨機存取數(shù)據(jù)存儲器（RAM） ，采用 ATMEL 公司生產(chǎn)的器件，含有高密度、非易失性等高端技術(shù)，兼容標準 MCS-51 指令系統(tǒng)，片內(nèi)置通用 8 位中央處理器和 FLASH 存

37、儲單元，STC89C52 單片機在電子行業(yè)中有著廣泛的應用。STC89C52 單片機主要特性：19（1）與 C51 單片機指令系統(tǒng)相兼容 （2）8k 的 FLASH 可反復擦寫使用； （3）256x8bit 內(nèi)部 Ram； （4）三十二個雙向輸入輸出接口； （5）3 個 16 位可編程定時計數(shù)器； （6）系統(tǒng)時鐘范圍 0-24MHz； （7）2 個 UART 串行通道； （8）8 個中斷源含兩個外部中斷； （9）2 個讀寫線； （10）具有低功耗空閑模式和掉電模式，通過軟件設置睡眠和喚醒功能； （11）有 PDIP、PQFP、TQFP 及 PLCC 等幾種封裝形式，以適應不同產(chǎn)品的需求。本系統(tǒng)

38、中，主控制器采用 STC89C52 型單片機。STC89C52 單片機是新一代超強抗干擾/低功耗/高速的單片機，其指令代碼完全兼容傳統(tǒng)的 8051 單片機。實際上，STC89C52 單片機與經(jīng)典的 MCS-51 單片機具有相同的內(nèi)核結(jié)構(gòu)，在應用上可以當作傳統(tǒng)的 MCS-51 單片機使用。MCS-51 單片機由美國 INTEL 公司推出，它比之前推出的 MCS-48 單片機功能更強，結(jié)構(gòu)更先進，指令和電路單元都在原有的基礎(chǔ)上增加了。MCS-51 系列單片機主要包括 8031、8051 和 8751 等通用產(chǎn)品13。2.1.2 單片機最小系統(tǒng)單片機最小系統(tǒng)如圖 2.1 所示。（1）單片機晶振電路：

39、單片機外圍的晶振電路是通過單片機的第 18（X2） 、19（X1）引腳接入。X1 腳為振蕩器反相放大器和內(nèi)部時鐘發(fā)生電路的輸入端，X2 腳為振蕩器反相放大器的輸出端。對于 MSC-51 一般的晶振頻率可以在 1.2MHz12MHz 之間選擇，這時電容 C 可以對應的選擇 10pF30pF。當使用 89C52 時晶振頻率可以提高到 24MHZ。對于本設計的電容 C 用 30pF，晶振選用 12MHz。晶振電路原理圖如圖 2.1 所示，一條引腳接在20X1，另一條接在 X2。（2）KG：復位信號。當無源晶振工作時，RST 腳將持續(xù) 2 個機器周期高電平將使單片機復位?？撮T狗計時完成后，RST 腳輸

40、出 96 個晶振周期的高電平。特殊寄存器AUXR(地址 8EH)上的 DISRTO 位可以使此功能無效。DISRTO 默認狀態(tài)下，復位高電平有效。為了防止程序執(zhí)行過程中失步或運行紊亂，本系統(tǒng)采用了上電復位及手動復位電路。P101P112P123P134P145P156P167P178P32/INT012P33/INT113P34/T014P35/T115X218X119RESET9P30/RXD10P31/TXD11GND20PSEN29ALE/PROG30EA/VPP31P36/WR16P37/RD17P2021P2122P2223P2324P2425P2526P2627P2728P0732

41、P0633P0534P0435P0336P0237P0138P0039VCC40U1STC89S52Y112MC130pfC230pfS7 KG+CE110uf+5VR1 10k+5VP00P01P02P03P04P05P06P07P25P26P27P10P11P12P13P14P15P16P17P32P33P34P35P36P37P20P21P22P23P24TXDRXD圖 2.1 單片機最小系統(tǒng)（3）/VPP：訪問外部程序存儲器控制信號。為使能從 0000H 到 FFFFH 的外EA部程序存儲器讀取指令，必須接 GND。若只是用內(nèi)部程序存儲空間，該引腳懸空EA即可。2.2 信號發(fā)生模塊電路

42、設計AD9833 是一款低功耗器件，采用 MSOP 封裝，非常小巧，外圍電路簡單，僅需要 1 個外部參考時鐘、一個低精度電阻器和一個解耦電容器，通過 SPI 接口和單片機相連，可編程波形發(fā)生器；能夠產(chǎn)生正弦波、三角波、方波輸出。其主要特性如下：相位和頻率可數(shù)字編程；工作電壓為 3V 時，功耗僅為 20mW；輸出頻率范圍為210MHz12.5MHz；頻率寄存器為 28 位(在 25MHz 的參考時鐘下，精度為 0.1Hz)；可選擇正弦波、方波、三角波輸出；無需外接元件，3 線 SPI 接口，溫度范圍為-40+10514。AD9833 的引腳圖如圖 2.2 所示。圖 2.2 AD9833 的引腳圖

43、各引腳功能如表 2.1 所示。表 2.1 AD9833 的引腳功能引腳號符號功能說明1COMP為 DAC 偏移解耦的 DAC 偏移引腳2VDD電源電壓3CAP/2.5V數(shù)字電路的電源端4DGND數(shù)字地5MCLK主頻數(shù)字時鐘的輸入端6SDATA串行數(shù)字輸入7SCLK串行時鐘輸入8FSYNC控制輸入，低電平有效9AGND模擬地10VOUT輸入頻率（）AD9833 內(nèi)部電路主要有數(shù)控振蕩器(NCo)、相位和頻率調(diào)節(jié)器、正弦只讀存儲器(sineROM)、電壓調(diào)整器、數(shù)模轉(zhuǎn)換器(DAC)。28 位的相位累加器是其核心，相位寄存器和加法器將其組成，每來一個時鐘，輸人到正弦查詢表地址中的相位寄存器以相位控制

44、字與步長增加相位寄存器的輸出相加。1 個周期正弦波的數(shù)字幅度信息被包含在正選查詢表中，正弦波中 0-360對應每個地址。輸人的地址相位信息被查詢表映射成22正弦波幅度的數(shù)字量信號，DAC 被驅(qū)動輸出模擬量。每經(jīng)過 2 腳 M 個 MCLK 時鐘后相位寄存器回到初始狀態(tài)，相應的正弦查詢表經(jīng)過一個循環(huán)回到初始位置，這樣正弦波就被輸出15。輸出正弦波頻率為： （2.1）282OUTFMCLKfM其中，外部編程給定 M 為頻率控制字，范圍在 0 到 228之間。VDD 引腳為AD9833 的數(shù)字部分和模擬部分供電，供電電壓為 2.3V-5.5V。AD9833 內(nèi)部數(shù)字電路工作電壓為 2.5V。AD98

45、33 還具有休眠功能，就是沒被使用的部分休眠，減少該部分的電流損耗，例如：若利用 AD9833 輸出作為時鐘源，就可以讓 DAC 休眠，以減少功耗。如圖 2.3 和圖 2.4 是 AD9833 的主時鐘時序和串行時序。圖 2.3 主時鐘時序圖 2.4 串行時序當 AD9833 初始化時，為了避免 DAC 產(chǎn)生虛假輸出，RESET 必須置為 1（RESET不會復位頻率、相位和控制寄存器） ，直到配置完畢，將 RESET 調(diào)置為 0 只能在需要輸出的時候；可在 DAC 的輸出端觀察到波形當 RESET 為 0 后的 89 個 MCLK 時鐘周期。AD9833 寫進數(shù)據(jù)到輸出端收到響應，有一定的反應

46、時間，每次給相位寄存器或頻率載入新的數(shù)據(jù)，在輸出端產(chǎn)生的波形產(chǎn)生改變之前都會有 78 個 MCLK 時鐘周期的延時。因為當數(shù)據(jù)載入目的寄存器得時候 MCLK 上升沿的位置無法確定，所以有1 個 MCLK 時鐘周期不確定。23該信號會被移相： PHASERECPi40962（2.2）其中，PHASEREC 為所選相位寄存器中的相位字。AD9833 可運作的主時鐘頻率高達 25MHz。一般 25Hz 的振蕩器包含在外部電路中，但是這振蕩器也可以刪除，如有需要可以連接到外部 CMOS 時鐘上。圖 2.5 為 AD9833的外圍電路。AD9833信信COMP1VDD2CAP3DGND4MCLK5SDA

47、TA6SCLK7FSYNC8AGND9VOUT10U10AD9833C7103AVDDAVDDCE510UFC6104SYSCLKP20P21P22FoutC820PL11mHCE610UFC9104C10104+5VFout圖 2.5 AD9833 的外圍電路AD9833 有 3 根串行接口線，與 SPI、QSPI、MICROWIRE 和 DSP 接口標準兼容，在硬件電路中，本系統(tǒng)用單片機的 P20，P21，P22 三個通用 I/O 口去模擬 SPI 時序，在串口時鐘 SCLK 的作用下，數(shù)據(jù)加載到設備上是以 16 位的方式，F(xiàn)SYNC 引腳是使能引腳，低電平有效的電平觸發(fā)方式。進行數(shù)據(jù)竄行

48、傳輸時，必須置低 FSYNC 引腳，要注意 FSYNC 有效到 SCLK 下降沿的建立時間最小值。FSYNC 置低后，在 16個 SCLK 的下降沿數(shù)據(jù)被送到 AD9833 的輸入移位寄存器，可以置高第 16 個 SCLK 的下降沿 FSYNC。當然，連續(xù)加載多個 16 位數(shù)據(jù)在 FSYNC 為低電平的時候也是可以的，僅最后一個數(shù)據(jù)的第 16 個 SCLK 的下降沿的時將 FSYNC 置高，還有，寫數(shù)據(jù)時SCLK 時鐘為高低電平脈沖，但是，在 FSYNC 剛開始變?yōu)榈蜁r（即將開始寫數(shù)據(jù)時） ，24SCLK 必須為高電平16。2.3 系統(tǒng)顯示電路設計本系統(tǒng)設計的顯示電路用以顯示信號發(fā)生器輸出的波

49、形類型，以及輸出波形的頻率和幅值。2.3.1 LCD1602 液晶顯示屏液晶顯示器（LCD）的主要原理是以電流刺激液晶分子產(chǎn)生點、線、面并配合背部燈管構(gòu)成畫面，各種液晶顯示器簡稱液晶。不能顯示漢字的液晶命名規(guī)則是以點陣的列數(shù)和行數(shù)來命名的。如本設計使用的 LCD1602 的意思是每行顯示 16 個字符，共有 2 行。可以顯示漢字的液晶稱為圖形液晶，圖形液晶是以點陣的數(shù)目命名的，每個點都可以單獨控制。例如 12232 代表該液晶有 122 行，32 列的點陣。LCD1602 內(nèi)置含128 個字符的 ASCII 字符集字庫，顯示控制用 ASCII 碼即可17。2.3.2 接口信號說明1602 液晶

50、接口的信號說明如表 2.2 所示。表 2.2 1602 液晶接口的信號說明編號符號引腳說明編號符號引腳說明1VSS電源地9D2數(shù)據(jù)口2VDD電源正極10D3數(shù)據(jù)口3VO液晶顯示的對比度調(diào)節(jié)11D4數(shù)據(jù)口4RS數(shù)據(jù)/命令選擇（H/L）12D5數(shù)據(jù)口5R/W讀/寫選擇(H/L)13D6數(shù)據(jù)口6E使能信號14D7數(shù)據(jù)口7D0數(shù)據(jù)口15BLA背光電源的正極8D1數(shù)據(jù)口16BLK背光電源的負極252.3.3 LCD1602 地址說明1602LCD 地址說明表如表 2.3 所示。當向直接顯示區(qū)寫入數(shù)據(jù)時，液晶可立即顯示出來，當向緩存顯示區(qū)寫入數(shù)據(jù)時，液晶不直接顯示，但可通過移屏指令使其顯示出來。表 2.3

51、 1602LCD 地址說明表直接顯示區(qū)緩存顯示區(qū)第一行80H8FH90HA7H第二行C0HCFHD0HE72.3.4 1602 指令碼說明LCD1602 指令表如表 2.4 所示。表 2.4 1602LCD 指令表功 能00000001清屏：1.數(shù)據(jù)指針清零 2.所有顯示清零00000002回車：數(shù)據(jù)指針清零00111000設置 16x2 顯示，5x7 點陣，8 位并行數(shù)據(jù)接口00001D C BD=1 開顯示；D=0 關(guān)顯示C=0 不顯示光標；C=1 顯示光標B=0 光標不閃爍；B=1 光標閃爍000001N SN=1 當讀或?qū)懸粋€字符之后地址指針加 1，且光標加 1N=0 當讀或?qū)懸粋€字符

52、之后地址指針減 1，且光標減 1S=1 當寫一個字符時，整屏移動，以得到屏幕移動而光標不動的效果S=0，當寫一個字時，整屏不移動262.3.5 LCD1602 寫操作時序圖由于液晶顯示屏為輸出設備，故不需要從中讀取數(shù)據(jù)，本設計只涉及寫操作，未涉及讀操作，故只列出寫操作時序圖如圖 2.6 所示。圖 2.6 1602LCD 寫操作時序圖2.3.6 系統(tǒng)顯示電路本系統(tǒng)設計的顯示電路如圖 2.7 所示，1602 液晶顯示器的三個控制端口分別通過P2.5、P2.6、P2.7 三個 I/O 口控制，8 位數(shù)據(jù)端口與單片機的 P0 口相連。1602 液晶顯示器背光亮度通過如圖所示的滑動變阻器 RP1 調(diào)節(jié)控

53、制。VSS1VDD2VL3RS4R/W5EN6D07D18D29D310D411D512D613D714BL+15BL_16U8LCD1602+5VP25P26P27P00P01P02P03P04P05P06P07123456789ZP1 10KP00P01P02P03P04P05P06P07+5VRP110K+5V+5VLCD信信圖 2.7 系統(tǒng)顯示電路原理圖272.4 D/A 轉(zhuǎn)換電路與功率放大模塊設計本設計采用串行 10 位數(shù)/模轉(zhuǎn)換器 TLC5615 采集信號電壓，為下一級的功率放大器 AD603 提供控制電壓。2.4.1 TLC5615 芯片TLC5615 為美國德州儀器公司 199

54、9 年推出的產(chǎn)品，是具有串行接口的數(shù)模轉(zhuǎn)換器，其輸出為電壓型，最大輸出電壓是基準電壓值的兩倍。其帶有上電復位功能，即把DAC 寄存器復位至全零。TLC5615 性能價格比高，目前在國內(nèi)市場很方便購買。1TLC5615 的特點 （1）輸出電平可達到十位； （2）芯片需要 5V 供電；（3）與 SPI 串行口模式兼容；（4）芯片電壓輸出可以達到基準電壓值的兩倍； （5）與參考電壓有相同的極性； （6）建立時間 s 級； （7）內(nèi)部使能復位； （8）低功耗。2TLC5615 引腳說明TLC5615 有小型和塑料 DIP 封裝，DIP 封裝的 TLC5615 芯片引腳排列如圖 2.8 所示。 圖 2.

55、8 TLC5615 引腳排列圖引腳功能說明如下：（1）1 腳 DIN：串行數(shù)據(jù)輸入端； 28（2）2 腳 SCLK：串行時鐘輸入端； （3）3 腳 3CS：芯片選用通端，低電平有效； （4）4 腳 4DOUT：用于級聯(lián)時的串行數(shù)據(jù)輸出端； （5）5 腳 5AGND：模擬地； （6）6 腳 6REFIN：基準電壓輸入端； 3TLC5615 時序部分TLC5615 的時序如圖 2.9 所示。 圖 2.9 TLC5615 的時序圖由 TLC5615 的時序圖，當片選 CS 為低電平時，輸入數(shù)據(jù) DIN 由時鐘 SCLK 同步輸入或輸出，而且在前為最高有效位，在后為低有效位。輸入時串行輸入數(shù)據(jù) DIN

56、 被SCLK 的上升沿移入內(nèi)部的 16 位移位寄存器，串行數(shù)據(jù) DOUT 由 SCLK 的下降沿輸出，數(shù)據(jù)被片選 CS 的上升沿傳送至 DAC 寄存器。當片選 CS 為高電平時，時鐘同步不能把串行輸入數(shù)據(jù) DIN 送入移位寄存器；輸出數(shù)據(jù) DOUT 不進入高阻狀態(tài)通過保持最近的數(shù)值不變。因此必須滿足兩個條件方可串行輸出數(shù)據(jù)和輸入數(shù)據(jù)：第一時鐘 SCLK 的有效跳變；第二片選 CS 為低電平。當片選 CS 為高電平時，輸入時鐘 SCLK 應當為低電平。系統(tǒng)的 D/A 轉(zhuǎn)換電路原理圖如圖 2.8 所示。DIN1SCLK2CS3DOUT4AGND5REFIN6OUT7VDD8U4TLC5615+5V

57、DAP34P35P36DA信信+5V圖 2.8 TLC5615 硬件連接圖29單片機通過 P36 口控制串行數(shù)模轉(zhuǎn)換器 TLC5615 的 3 腳片選端，1 腳串行數(shù)據(jù)輸入端與 2 腳串行時鐘輸入端分別通過單片機的 P34 和 P35 端口控制。串行數(shù)模轉(zhuǎn)芯片7 腳輸出端接下一級的功率放大的控制端。2.4.2 AD603 芯片在很多信號采集系統(tǒng)中，信號變化的幅度都比較大，那么 A/D 轉(zhuǎn)換的量程可能被放大以后的信號幅值超過，所以調(diào)整放大器的增益必須根據(jù)信號的相應變化。在有較高要求的自動化程度的系統(tǒng)中，希望控制放大器的增益可用程序中的軟件調(diào)節(jié)，或者放大器本身能自動將增益調(diào)整到適當?shù)姆秶D60

58、3 這種芯片正具有程控增益調(diào)整功能。由美國 ADI 公司生產(chǎn)，是一個 90MHz 帶寬增益可調(diào)、低噪的集成運放。AD603 內(nèi)部結(jié)構(gòu)圖如圖 2.9 所示。有圖可知芯片內(nèi)部包括增益控制部分，精密無源輸入衰減器，固定增益放大器，梯形電阻網(wǎng)絡幾大部分組成。AD603 由一個可通過外部反饋電路設置固定增益 GF（31.0751.07）的放大器、40dB/V 的線性增益控制電路和 0-42.14dB 的寬帶壓控精密無源衰減器構(gòu)成。AD603 利用了 X-AMP 由一個可變范圍在 0-42.14dB 的衰減器及一個固定增益放大器組成。其中，一個七級 R-2R 梯形網(wǎng)絡構(gòu)成可變衰減器，6.02dB 為每級的

59、衰減量，可為輸入信號提供的衰減范圍在 0-42.14dB。優(yōu)越的噪聲特性是 X-AMP 結(jié)構(gòu)的一個重要優(yōu)點，在 1MHz 寬帶，最大不失真輸出為 1Vrms 時，輸出 x 信噪比為 86.6dB。圖 2.9 AD603 內(nèi)部結(jié)構(gòu)圖增益控制接口通過控制電壓 VG=GPOS-GNEG 來控制片內(nèi)的精確調(diào)節(jié)器來控制輸30入信號的衰減量 GA，增益控制接口電壓增益轉(zhuǎn)換率為 42.14dB/V，即23.73mV/dB，其線性轉(zhuǎn)換曲線如圖 2.10 所示。其中對 GPOS 與 GNEG 只要求不超過電源電壓，增益的調(diào)整與自身電壓值大小無關(guān)，而僅與其差值有關(guān)，并且控制電壓GPOS/GNEG 端的輸入阻抗高達

60、 50M，即輸入的電流很小，則片內(nèi)的控制電路對提供增益控制電壓的外圍電路影響很小。圖 2.10 線性轉(zhuǎn)換曲線本系統(tǒng)利用 AD603 設計的功放電路硬件原理圖如圖 2.11 所示。AD603 芯片的一腳 GPOS 電壓控制信號來自串行數(shù)模轉(zhuǎn)換器 TLC5616 的輸出端，2 腳 GNEG 控制電壓信號通過一個分壓電路使其為固定值+2V，3 腳 VINP 信號輸入端與 AD9833 芯片的輸出端相接。GPOS1GNEG2VINP3COMM4FDBK5VNEG6VOUT7VPOS8U5AD603R5100+5V-5VDA12J4OUT信信信信R310KR44.7K+5VDA+2VR847信信信信信信