廣東海洋大學(xué)數(shù)電歷年考題+答案

1、班級(jí)： 姓名： 學(xué)號(hào)： 試題共 8 頁(yè) 加白紙 2 張密 封 線GDOU-B-11-302廣東海洋大學(xué) - 學(xué)年第 學(xué)期數(shù)字電子技術(shù)基礎(chǔ)課程試題課程號(hào)： 16632205考試A卷閉卷考查B卷開(kāi)卷題 號(hào)一二三四五總分閱卷教師各題分?jǐn)?shù)1030103020100實(shí)得分?jǐn)?shù)一、填空題（每空1分，共10分）1、（12.7）10=（ ）2（小數(shù)點(diǎn)后面取4位有效數(shù)字）=（ ）162、如圖所示的可編程邏輯陣列電路中，Y1=（ ），Y2=（ ）。3、TS門輸出的三種狀態(tài)為 _、_、_。4、對(duì)于JK觸發(fā)器，若，則構(gòu)成（ ）觸發(fā)器，若=1，則構(gòu)成（ ）觸發(fā)器。5、若ROM具有10條地址線和8條數(shù)據(jù)線，則存儲(chǔ)容量為（

2、）位，可以存儲(chǔ)（ ）字節(jié)。二、選擇題（每題2分，共30分） （1-10為單項(xiàng)選擇題）1、對(duì)TTL門電路，如果輸入端懸空則其等效為（ ）A、邏輯1 B、邏輯0 C、接地 D、任意選擇2、n個(gè)變量可以構(gòu)成（）個(gè)最小項(xiàng)A、nB、2nC、2nD、2n3、8位DAC轉(zhuǎn)換器，設(shè)轉(zhuǎn)換系數(shù)k=0.05, 數(shù)字01000001轉(zhuǎn)換后的電壓值為（）V。A、0.05 B、3.25 C、6.45 D、 0.44、標(biāo)準(zhǔn)與或式是由（）構(gòu)成的邏輯表達(dá)式A、最大項(xiàng)之和 B、最小項(xiàng)之積C、最大項(xiàng)之積 D、最小項(xiàng)之和5、邏輯函數(shù)F(A,B,C)=m(1,2,3,6);G(A,B,C)= m(0,2,3,4,5,7)則F和G相“與

3、”的結(jié)果是（ ）。A、m2+m3 B、1 C、 D、A+B 6、下列電路中屬于組合邏輯電路的是（ ）A、觸發(fā)器 B、計(jì)數(shù)器 C、數(shù)據(jù)選擇器 D、寄存器 7、RS觸發(fā)器的約束條件是（ ）A、RS=0 B、R+S=1 C、RS=1 D、R+S=08、要構(gòu)成容量為4Kx8的RAM，需容量為256x4的RAM（ ） A、2個(gè) B、4個(gè) C、32個(gè) D、8個(gè) 9、四位的移位寄存器,現(xiàn)態(tài)為0111,經(jīng)右移一位后其次態(tài)為（ ）A.0011或者1011 B.1111或者1110 C.1011或者1110 D.0011或者111110、5個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器最大的計(jì)數(shù)值為（）A、5 B、10 C、32 D、25

4、 （11-15為多項(xiàng)選擇題）11、已知，下列結(jié)果正確的是（ ）A、 B、 C、 D、 12、欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端為以下哪幾種情況？（ ）A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 13、關(guān)于PROM和PAL的結(jié)構(gòu)，以下敘述正確的是（ ）A、PROM的與陣列固定，不可編程B、PROM與陣列、或陣列均不可編程C、PAL與陣列、或陣列均可編程 D、PAL的與陣列可編程14、下列屬于模數(shù)轉(zhuǎn)換步驟的是（ ） A、采樣 B、濾波 C、保持 D、量化15、D/A轉(zhuǎn)換的主要技術(shù)指標(biāo)有（ ） A、分辨率 B、轉(zhuǎn)換精度 C、轉(zhuǎn)換誤差 D、轉(zhuǎn)換速度三

5、、計(jì)算題（每題5分，共10分）1、用公式化簡(jiǎn)法化簡(jiǎn)下列邏輯函數(shù)為最簡(jiǎn)與或形式 （5分）2、用卡諾圖化簡(jiǎn)法將下列函數(shù)化簡(jiǎn)為最簡(jiǎn)與或形式F（A，B，C，D）=m（1，2，6，9，10，15）+d(0，4，8，12)（8分） 四、分析題（共30分）1、寫(xiě)出如圖所示電路的輸出Y1、Y2的邏輯函數(shù)式。（6分）2、由74LS161組成的電路如圖所示，分析電路（6分） （1）畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖（Q3Q2Q1Q0）；（2）分析電路的功能。（74161的功能見(jiàn)表） 3、分析時(shí)序電路，要求通過(guò)分析列出驅(qū)動(dòng)方程、狀態(tài)方程并畫(huà)出狀態(tài)轉(zhuǎn)移圖，驗(yàn)證是否具備自啟動(dòng)特性。設(shè)Q2Q1Q0的初態(tài)為001。（10分）Q0 Q1

6、Q2 4、用555定時(shí)器構(gòu)成多諧振蕩器的電路如下，根據(jù)輸入電壓波形畫(huà)出輸出電壓波形。5、觸發(fā)器電路如圖所示，寫(xiě)出電路驅(qū)動(dòng)方程和狀態(tài)方程，并畫(huà)出Q0和Q1的輸出波形，假設(shè)初始狀態(tài)為Q0=Q1=0（6分）六、設(shè)計(jì)（20分）1、試設(shè)計(jì)一個(gè)檢測(cè)電路。該電路的輸入是一位8421BCD碼。當(dāng)輸入的8421BCD碼所對(duì)應(yīng)的十進(jìn)制數(shù)符能被5整除時(shí)，輸出為1，否則輸出為0。用與非門實(shí)現(xiàn)。（10分） 2、舉重比賽中有A、B、C三名裁判，A為主裁，當(dāng)兩名或兩名以上裁判（必須包括A在內(nèi)）認(rèn)為運(yùn)動(dòng)員上舉杠鈴合格，才能認(rèn)為成功。（10分）（1） 要求列真值表用與非門電路設(shè)計(jì)該邏輯電路。（2） 用四選一數(shù)據(jù)選擇器配合適當(dāng)?shù)?/p>

7、門電路設(shè)計(jì)該邏輯電路。 班級(jí)： 姓名： 學(xué)號(hào)： 試題共 七 頁(yè) 加白紙 二 張密 封 線GDOU-B-11-302廣東海洋大學(xué) 學(xué)年第 學(xué)期課程號(hào)：16632205 考試A卷閉卷考查B卷開(kāi)卷題 號(hào)一二三四五六七八九十總分閱卷教師各題分?jǐn)?shù)151010152030100實(shí)得分?jǐn)?shù)數(shù)字電子技術(shù)基礎(chǔ)課程試題一、 填空（每空1分，共15分）：1（47.5）10 =（ ）2 =（ ）16 =（ ）8421BCD碼 。2十進(jìn)制數(shù)（-14）的反碼為 ；補(bǔ)碼為 。3數(shù)字電路中，存在回差電壓的電路是 。4n個(gè)變量的最小項(xiàng)共有 個(gè)，所有最小項(xiàng)之和為 。5有一編碼器其輸入端是8個(gè)，則其輸出端為 。6一個(gè)8位數(shù)的D/A它

8、的分辨率是 。7寫(xiě)出下列觸發(fā)器特性方程： SR觸發(fā)器 ； JK觸發(fā)器 。8三個(gè)JK觸發(fā)器構(gòu)成計(jì)數(shù)器，其最多有效狀態(tài)為 個(gè)；若要組成十進(jìn)制計(jì)數(shù)器，則需要 個(gè)觸發(fā)器，它的無(wú)效狀態(tài)有 個(gè)。二、判斷題：（每小題1分，共10分）（ ）1、OC門和三態(tài)門均可實(shí)現(xiàn)“線與”功能。（ ）2、余3碼 = 8421BCD碼 + 0011。（ ）3、時(shí)序電路和組合電路都具有記憶性。 （ ）4、一個(gè)模為2n的計(jì)數(shù)器也是一個(gè)2n進(jìn)制的分頻器。（ ）5、最基本的數(shù)字邏輯關(guān)系是與非和或非。（ ）6、計(jì)數(shù)器和數(shù)字比較器同屬于時(shí)序邏輯電路。（ ）7、移位寄存器必須是同步的時(shí)序邏輯電路。（ ）8、由N個(gè)觸發(fā)器組成的寄存器只能寄存N

9、個(gè)數(shù)碼。（ ）9、TTL反相器輸入端懸空時(shí)，輸出端為高電平。（ ）10、RAM是只讀存儲(chǔ)器的簡(jiǎn)稱。三、單選題（每小題1分，共10分）：1 可編程陣列邏輯PAL，其與邏輯陣列是（ ）， 或邏輯陣列是（ ）。（A）可編程； （B）固定； （C）不確定。2下列所示觸發(fā)器中屬下降沿觸發(fā)的是（ ）。 （A） （B） （C）3如右圖所示CMOS電路，其邏輯功能是（ )。 （A）CMOS異或門； （B）CMOS與非門； （C）CMOS或非門。 4十六路數(shù)據(jù)選擇器應(yīng)有( )選擇控制端。（A）2； （B）4； （C）6 ； （D）8。5如右圖真值表，B、C為輸入變量，則輸入與輸出變量是（ ）。BCF001101

10、011001（A）同或門；（B）異或門；（C）或非門。6在邏輯代數(shù)式F=AB中，若B=1，則F=（ ）。 （A）F=0 ；（B）F=A；（C）F=A。7如右圖電路完成的是（ ）功能。（A）計(jì)數(shù)器；（B）左移移位寄存器；（C）右移移位寄存器。8有一計(jì)數(shù)器，其狀態(tài)轉(zhuǎn)換圖如下所示，則該計(jì)數(shù)器（ ）。（A）能自啟動(dòng)；（B）不能自啟動(dòng)；（C）不好判斷。9如右圖所示電路其輸出F=（ ）。 （A） （AB）+（CD） ； （B） （A+B）（C+D） ； （C） （AB+CD） 。10在A/D轉(zhuǎn)換過(guò)程中，應(yīng)包含的步驟是（ ）。 （A）采樣、量化、編碼； （B）保持、編碼、譯碼； （C）采樣、保持、譯碼。四、

11、化簡(jiǎn)（每小題5分，共15分）：（1）求邏輯函數(shù)Y=AB+AC+BC+C D的最簡(jiǎn)與非式；（2）求邏輯函數(shù)Y=(A+BC)(B+C)的最小項(xiàng)之和形式；（3）求邏輯函數(shù)Y=m(0,1,3,4,5,6,7,9,13)的最簡(jiǎn)與或式。五、按要求將所給部件連接成相應(yīng)的電路。（每小題5分，共20分）1設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。要求用38譯碼器74138及門電路實(shí)現(xiàn)。2用置零法將同步十六進(jìn)制計(jì)數(shù)器74LS163接成十三進(jìn)制計(jì)數(shù)器。Q3 Q2 Q1 Q0ET C EP 74LS163 LDCLK RD D3 D2 D1 D08 4 7 2 36 5 13用555定時(shí)器接成多諧振蕩電

12、路。4試用JK觸發(fā)器接成D觸發(fā)器。六、分析下列電路的邏輯功能。（每小題6分，共30分）1有一邏輯電路如右圖所示，試寫(xiě)出其輸出邏輯表達(dá)式。2由74LS153組成的邏輯電路如下圖所示，試寫(xiě)出其邏輯表達(dá)式。3 已知邏輯函數(shù)A、B 和C的真值表如下表所示，試寫(xiě)出它們的邏輯表達(dá)式。 4如下電路是由兩片同步4位二進(jìn)制計(jì)數(shù)器74LS160組成的計(jì)數(shù)器，試分析這是多少進(jìn)制的計(jì)數(shù)器。5由兩個(gè)三態(tài)門組成的邏輯電路如下圖所示，試分析其邏輯功能。GDOU-B-11-302廣東海洋大學(xué) 學(xué)年第 學(xué)期班級(jí)： 姓名： 學(xué)號(hào)： 共 八 頁(yè)加白紙 二 張 密 封 線數(shù)字電子技術(shù)課程試題課程號(hào)：16632205 考試A卷閉卷考查

13、B卷開(kāi)卷題 號(hào)一二三四五六七八九十總分閱卷教師各題分?jǐn)?shù)151010152030100實(shí)得分?jǐn)?shù)一、填空（每空1分，共15分）：1（71.5）10 =（ ）2 =（ ）16 =（ ）8421BCD碼 。2十進(jìn)制數(shù)-13反碼為 ；補(bǔ)碼為 。3 D觸發(fā)器的特性方程為 。4最基本的邏輯門電路是 、 、 。5 A/D轉(zhuǎn)換過(guò)程要經(jīng)過(guò) 、保持、 和 四個(gè)步驟完成。6三個(gè)D觸發(fā)器構(gòu)成計(jì)數(shù)器，最多有效狀態(tài)為 ；若要成十進(jìn)制計(jì)數(shù)器，則需要 個(gè)觸發(fā)器，它的無(wú)效狀態(tài)有 個(gè)。二、判斷題：（每小題1分，共10分）（ ）1PAL邏輯器件的與陣列和或陣列均可編程。 （ ）28421BCD碼 = 余3碼1100 。（ ）3TTL

14、反相器輸入端懸空時(shí)，輸入端相當(dāng)于接高電平。（ ）4一個(gè)模十的計(jì)數(shù)器也是一個(gè)十分頻器。（ ）5OD門和三態(tài)門均可實(shí)現(xiàn)“線與”功能。（ ）6計(jì)數(shù)器和數(shù)字比較器同屬于時(shí)序邏輯電路。（ ）7數(shù)碼寄存器必須是同步的時(shí)序邏輯電路。（ ）8將N個(gè)觸發(fā)器可構(gòu)成N進(jìn)制的扭環(huán)形計(jì)數(shù)器。（ ）9N進(jìn)制編碼器的輸入與輸出端數(shù)目滿足n2n關(guān)系。（ ）10ROM是只讀存儲(chǔ)器的簡(jiǎn)稱。三、選擇題：（每小題1分，共10分）1可編程邏輯陣列PLA中，PLA的與陣列是（ ），或陣列是（ ）。 （A）可編程 （B）固定 （C）不確定2已知某二變量輸入邏輯門的輸入 A、B及輸出Y的波形如下，試判斷其為何種邏輯門的功能。（ ）Y（A）與

15、非門；（B）或非門；（C）與門；（D）異或門。3十六路數(shù)據(jù)選擇器應(yīng)有( )選擇控制端。（A）2； （B）4； （C）6 ； （D）8。4如右圖真值表，B、C為輸入變量，則輸入與輸出變量是（ ）。BCF001101010110（A）異或門；（B）同或門；（C）或非門。5如右圖電路所示，其邏輯功能是（ ）。（A）計(jì)數(shù)器；（B）右移移位寄存器；（C）左移移位寄存器。6如右圖所示CMOS電路，其邏輯功能是（ )。 （A）CMOS與非門； （B）CMOS或非門； （C）CMOS異或門。7有一計(jì)數(shù)器，其狀態(tài)轉(zhuǎn)換圖如下所示，則該計(jì)數(shù)器（ ）。（A）能自啟動(dòng)；（B）不能自啟動(dòng)；（C）不好判斷。8有門電路如右圖

16、所示，則其輸出Z的邏輯表達(dá)式為（ ）。 （A）Z=（AB）； （B）Z=（A+B）； （C）Z=0。9下列所示觸發(fā)器中屬上降沿觸發(fā)的是（ ）。 （A） （B） （C）10在邏輯代數(shù)式F=AB中，若B=0，則F=（ ）。 （A）F=A ；（B）F=A；（C）F=0。四、化簡(jiǎn)（每小題5分，共15分）1求邏輯函數(shù)F= A B+（A+B）C+BCD 的最簡(jiǎn)與非式；2求邏輯函數(shù)F=AB +AC(B+C D )的最小項(xiàng)之和形式；3求邏輯函數(shù)Y=m(0,2,3,5,7,8,10,11,13,15)的最簡(jiǎn)與或式。五、按要求將所給部件連接成相應(yīng)的電路。（每小題5分，共20分）1 用置零法將同步十進(jìn)制計(jì)數(shù)器74L

17、S160芯片構(gòu)成七進(jìn)制計(jì)數(shù)器。Q3 Q2 Q1 Q0ET C EP 74LS160 LDCLK RD D3 D2 D1 D02試用D觸發(fā)器接成T觸發(fā)器。9 4 7 2 36 5 13用右圖的555定時(shí)器接成單穩(wěn)態(tài)觸發(fā)電路。4設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。要求用八選一數(shù)據(jù)選擇器CT54LS151實(shí)現(xiàn)。六、分析下列電路的邏輯功能。（每小題6分，共30分）1寫(xiě)出如下組合邏輯電路輸出的最簡(jiǎn)與或式： 2已知邏輯函數(shù)Si 和Ci的真值表如表1所示，試寫(xiě)出Si和Ci的邏輯表達(dá)式。 表1 3有一邏輯電路如下圖所示，試寫(xiě)出其輸出邏輯表達(dá)式。 4如下電路是由兩片同步4位二進(jìn)制計(jì)數(shù)器74L

18、S163組成的計(jì)數(shù)器，試分析這是幾進(jìn)制的計(jì)數(shù)器。5由74LS153組成的邏輯電路如下圖所示，試寫(xiě)出其最簡(jiǎn)與或式。GDOU-B-11-302班級(jí)： 姓名： 學(xué)號(hào)： 試題共7 頁(yè) 加白紙 2 張 密 封 線廣東海洋大學(xué) 20 20 學(xué)年第 學(xué)期 數(shù)字電子技術(shù)基礎(chǔ) 課程試題課程號(hào)：16632205考試A卷閉卷考查B卷開(kāi)卷題 號(hào)一二三四五六七八九十總分閱卷教師各題分?jǐn)?shù)10102060100實(shí)得分?jǐn)?shù)一、填空（每空1分，共10分）1、二進(jìn)制數(shù)（+0110000）2的原碼為（ ）、反碼為（ ）、補(bǔ)碼為（ ）。2、邏輯代數(shù)中的三種基本運(yùn)算是（ ）、（ ）、（ ）。3、如果采用二進(jìn)制代碼為100份文件順序編碼，

19、最少需要用（ ）位。4、邏輯函數(shù)式A1的值為（ ）。5、邏輯函數(shù)式的最小項(xiàng)之和的形式是（ ）。6、二進(jìn)制數(shù)（1010.001）2等值的十進(jìn)制數(shù)是（ ）。二、單項(xiàng)選擇題（每題1分，共10分）1、下面哪種A/D轉(zhuǎn)換器的轉(zhuǎn)換速度最快（ ）。（a）并聯(lián)比較型 ,（b）逐次漸進(jìn)型, （c）雙積分型 ,（d）倒T型2、若兩個(gè)邏輯式相等，則它們的對(duì)偶式（ ）。（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等3、正邏輯的低電平表示為（ ）。（注：本試卷其他題目均采用正邏輯。）（a）1,（b）0,（c）原變量,（d）反變量4、三態(tài)門電路的輸出可以為高電平、低電平及（ ）。（a）0,（b）1,（c

20、）高阻態(tài),（d）不定態(tài)5隨著計(jì)數(shù)脈沖的不斷輸入而作遞增計(jì)數(shù)的計(jì)數(shù)器是（ ）。（a）加法計(jì)數(shù)器,（b）減法計(jì)數(shù)器,（c）可逆計(jì)數(shù)器,（d）寄存器6、TTL輸入端的懸空狀態(tài)和接（ ）是等效的。（a）邏輯1（b）邏輯0，（c）電容，（d）電感7、TTL集成數(shù)字芯片，驅(qū)動(dòng)大負(fù)載電流時(shí)，用輸出（ ）去驅(qū)動(dòng)。（a）高電平,（b）低電平,（c）電感,（d）電容8、米里（Mealy）型電路的輸出不僅與當(dāng)時(shí)的輸入有關(guān)，而且與（ ）的狀態(tài)有關(guān)。（a）存儲(chǔ)器（b）計(jì)數(shù)器,（c）可逆計(jì)數(shù)器,（d）分頻器9、（ ）構(gòu)成的多諧振蕩器的穩(wěn)定度最高。（a）555定時(shí)器,（b）環(huán)形振蕩電路,（c）由施密特觸發(fā)器,（d）反饋回路

21、接入石英晶體振蕩器10、（ ）又叫做多路（轉(zhuǎn)換）開(kāi)關(guān)。（a）譯碼器,（b）編碼器,（c）數(shù)據(jù)選擇器,（d）寄存器三、簡(jiǎn)單問(wèn)答題（每題5分，共20分）1、化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)： 2、已知邏輯函數(shù)式Y(jié)1和Y2的真值表如表1所示，要求寫(xiě)出Y1和Y2的邏輯函數(shù)式。表1A B CY1 Y20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 01 11 00 11 03、電路使用的元件如圖所示，畫(huà)出輸出電壓的波形，并指出電路完成的功能。4、用二進(jìn)制補(bǔ)碼計(jì)算23-11=？9-12=？。四、綜合題（共60分）1、分析圖中給出的計(jì)數(shù)器電路。回答74163本身

22、是幾進(jìn)制的計(jì)數(shù)器芯片？如圖連接后，說(shuō)明P=1和 P=0時(shí)各為幾進(jìn)制。(6分)2、用與非門設(shè)計(jì)四變量的多數(shù)表決電路。當(dāng)輸入變量A、B、C、D有3個(gè)或3個(gè)以上為1時(shí)輸出為1，輸入為其他狀態(tài)時(shí)輸出為0。（8分）3、試用3線8線譯碼器74LS138和必要的門電路產(chǎn)生如下多輸出邏輯函數(shù)，并畫(huà)出邏輯原理圖。（7分）4、555定時(shí)器的連接如圖所示，請(qǐng)問(wèn)該電路連接成了具有什么功能的電路。僅有一個(gè)觸發(fā)脈沖時(shí)候的電路的Vc、Vo波形如圖所示，如果再給一個(gè)觸發(fā)脈沖如虛線所示，請(qǐng)畫(huà)出此時(shí)的Vc、Vo波形。（5分）5、如圖所示，已知G1和G2為74LS系列OC輸出結(jié)構(gòu)的與非門，輸出管截止時(shí)的漏電流最大值為IOH(max

23、)=100uA，低電平輸出電流最大值為IOL(max)=8mA，這時(shí)輸出的低電平為VOL(max)=0.4V。G3、G4、G5是74LS系列的或非門，它們高電平輸入電流最大值為IIH(max)=20uA，低電平輸入電流最大值為IIL(max)=-0.4mA。給定VCC=5V，要求滿足VOH3.4V,VOL0.4V,試求RL取值的允許范圍。（6分）6、分析下面的時(shí)序邏輯電路，寫(xiě)出驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程。（8分）7、如下圖所示，計(jì)算G1的輸出端最多可以驅(qū)動(dòng)多少個(gè)同樣的反相器。已知圖中TTL反相器的高電平輸入電流IIH=40u A,低電平輸入電流IIL=-1毫安，VOH=3.6V時(shí)允許的最大輸

24、出電流IOH（max）=-0.4毫安,VOL=0.2V時(shí)允許的最大輸出電流IOL（max）=12毫安。（6分）8、用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯關(guān)系。已知四選一數(shù)據(jù)選擇器在S=1時(shí)的邏輯功能表達(dá)式為：。（8分）9、（共6分）（1）圖9-1已知CMOS邊沿觸發(fā)方式JK觸發(fā)器各輸入端的電壓波形如圖所示，試畫(huà)出端對(duì)應(yīng)的電壓波形。（2）圖9-2寫(xiě)出電路的次態(tài)函數(shù)（即與現(xiàn)態(tài)和輸入變量之間的函數(shù)式），并畫(huà)出在給定信號(hào)的作用下Q3的電壓波形。假定各觸發(fā)器的初始狀態(tài)均為Q=0。圖9-1 圖9-2GDOU-B-11-302班級(jí)： 姓名： 學(xué)號(hào)： 試題共 7 頁(yè) 加白紙 2 張 密 封 線廣東海洋大學(xué) 20 20 學(xué)

25、年第 學(xué)期 數(shù)字電子技術(shù)基礎(chǔ) 課程試題課程號(hào)：16632205考試A卷閉卷考查B卷開(kāi)卷題 號(hào)一二三四五六七八九十總分閱卷教師各題分?jǐn)?shù)10102060100實(shí)得分?jǐn)?shù)一、填空（每空1分，共10分）1、如果采用二進(jìn)制代碼為200份文件順序編碼，最少需要用（ ）位。2、和二進(jìn)制數(shù)（1010.01）2等值的十進(jìn)制數(shù)是（ ）。3、二進(jìn)制數(shù)（+0000110）2的原碼為（ ）、反碼為（ ）、補(bǔ)碼為（ ）。4、邏輯函數(shù)式A0的值為（ ）。5、邏輯函數(shù)式的最小項(xiàng)之和的形式是（ ）。6、邏輯代數(shù)中的三種基本運(yùn)算是（ ）、（ ）、（ ）。二、單項(xiàng)選擇題（每題1分，共10分）1、TTL輸入端的懸空狀態(tài)和接（ ）是等效

26、的。（a）邏輯1（b）邏輯0，（c）電容，（d）電感2、TTL集成數(shù)字芯片，驅(qū)動(dòng)大負(fù)載電流時(shí)，用輸出（ ）去驅(qū)動(dòng)。（a）高電平,（b）低電平,（c）電感,（d）電容3、米里（Mealy）型電路的輸出不僅與當(dāng)時(shí)的輸入有關(guān)，而且與（ ）的狀態(tài)有關(guān)。（a）存儲(chǔ)器（b）計(jì)數(shù)器,（c）可逆計(jì)數(shù)器,（d）分頻器4、（ ）構(gòu)成的多諧振蕩器的穩(wěn)定度最高。（a）555定時(shí)器,（b）環(huán)形振蕩電路,（c）由施密特觸發(fā)器,（d）反饋回路接入石英晶體振蕩器5、（ ）又叫做多路（轉(zhuǎn)換）開(kāi)關(guān)。（a）譯碼器,（b）編碼器,（c）數(shù)據(jù)選擇器,（d）寄存器6、下面哪種轉(zhuǎn)換器屬于D/A轉(zhuǎn)換器（ ）。（a）并聯(lián)比較型 ,（b）逐次漸

27、進(jìn)型, （c）雙積分型 ,（d）倒T型7、若兩個(gè)邏輯式相等，則它們的對(duì)偶式（ ）。（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等8、n位逐次漸近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換需要（ ）個(gè)CLK周期。（a）n,（b）n+1,（c）n+2,（d）n+39、三態(tài)門電路的輸出可以為高電平、低電平及（ ）。（a）0,（b）1,（c）高阻態(tài),（d）不定態(tài)10隨著計(jì)數(shù)脈沖的不斷輸入而作遞減計(jì)數(shù)的計(jì)數(shù)器是（ ）。（a）加法計(jì)數(shù)器,（b）減法計(jì)數(shù)器,（c）可逆計(jì)數(shù)器,（d）寄存器三、簡(jiǎn)單問(wèn)答題（每題5分，共20分）1、化簡(jiǎn)具有無(wú)關(guān)項(xiàng)的邏輯函數(shù)： 2、電路使用的元件如圖所示，畫(huà)出輸出電壓的波形，并指

28、出電路完成的功能。3、已知邏輯函數(shù)式Y(jié)1和Y2的真值表如表1所示，要求寫(xiě)出Y1和Y2的邏輯函數(shù)式。表1A B CY1 Y20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 00 11 10 01 11 00 11 04、用二進(jìn)制補(bǔ)碼計(jì)算23-11=？9-12=？。四、綜合題（共60分）1、用觸發(fā)器和門電路設(shè)計(jì)一個(gè)三人搶答電路。每個(gè)搶答者和裁判員各控制一個(gè)按鈕。搶答開(kāi)始后首先按下按鍵者將他控制的一個(gè)觸發(fā)器置1，以后其他人按下按鈕不再能將所控制的觸發(fā)器置1。開(kāi)始搶答以前，裁判應(yīng)按動(dòng)按鈕將三個(gè)觸發(fā)器全部置0。（7分）2、分析圖a中給出的計(jì)數(shù)器電路。回答74160本身

29、是幾進(jìn)制的計(jì)數(shù)器芯片？如圖a連接后，說(shuō)明P=1和 P=0時(shí)各為幾進(jìn)制。（6分） 圖a3、試用3線8線譯碼器74LS138和必要的門電路產(chǎn)生如下多輸出邏輯函數(shù)，并畫(huà)出邏輯原理圖。（7分）4、（共6分）（1）圖（1）中，已知CMOS邊沿觸發(fā)方式JK觸發(fā)器各輸入端的電壓波形如圖所示，試畫(huà)出端對(duì)應(yīng)的電壓波形。（2）圖（2）中，寫(xiě)出電路的次態(tài)函數(shù)（即與現(xiàn)態(tài)和輸入變量之間的函數(shù)式），并畫(huà)出在給定信號(hào)的作用下Q3的電壓波形。假定各觸發(fā)器的初始狀態(tài)均為Q=0。圖（1） 圖（2）5、由555定時(shí)器接成的單穩(wěn)態(tài)觸發(fā)器如圖所示，試畫(huà)出和觸發(fā)信號(hào)對(duì)應(yīng)的V0波形，并計(jì)算輸出電壓V0的脈寬tw。圖中R1=10千歐，C=1

30、00uF。（6分）6、如圖所示，已知G1和G2為74LS系列OC輸出結(jié)構(gòu)的與非門，輸出管截止時(shí)的漏電流最大值為IOH(max)=100uA，低電平輸出電流最大值為IOL(max)=8mA，這時(shí)輸出的低電平為VOL(max)=0.4V。G3、G4、G5是74LS系列的或非門，它們高電平輸入電流最大值為IIH(max)=20uA，低電平輸入電流最大值為IIL(max)=-0.4mA。給定VCC=5V，要求滿足VOH3.4V,VOL0.4V,試求RL取值的允許范圍。（6分）7、分析下面的時(shí)序邏輯電路，寫(xiě)出驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程。（8分）8、如下圖所示，計(jì)算G1的輸出端最多可以驅(qū)動(dòng)多少個(gè)同樣的反

31、相器。已知圖中TTL反相器的高電平輸入電流IIH=40u A,低電平輸入電流IIL=-1毫安，VOH=3.6V時(shí)允許的最大輸出電流IOH（max）=-0.4毫安,VOL=0.2V時(shí)允許的最大輸出電流IOL（max）=12毫安。（6分）9、用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯關(guān)系。已知四選一數(shù)據(jù)選擇器在S=1時(shí)的邏輯功能表達(dá)式為：。（8分）GDOU-B-11-302班級(jí)： 姓名： 學(xué)號(hào)： 試題共 五 頁(yè) 加白紙 二 張密 封 線廣東海洋大學(xué) 20 20 學(xué)年第 學(xué)期數(shù)字電子技術(shù)基礎(chǔ)課程試題課程號(hào)：16632205考試A卷閉卷考查B卷開(kāi)卷題 號(hào)一二三四五六總分閱卷教師各題分?jǐn)?shù)10202020525100實(shí)得

32、分?jǐn)?shù)一、判斷題（對(duì)的打“”，錯(cuò)的打“×”，每小題一分。共10分）（ ）1、OC門的輸出接在一起可實(shí)現(xiàn)線與。（ ）2、單穩(wěn)態(tài)觸發(fā)器的輸出脈沖寬度大于輸入脈沖寬度。（ ）3、編碼器的輸出端比輸入端多。（ ）4、電平觸發(fā)的觸發(fā)器存在 “空翻”現(xiàn)象。（ ）5、通常用T（或改接后）觸發(fā)器構(gòu)成同步二進(jìn)制計(jì)數(shù)器。（ ）6、n變量的全部最小項(xiàng)之和為0。（ ）7、。（ ）8、。（ ）9、可編程邏輯器件（PLD）的邏輯功能是由用戶通過(guò)對(duì)器件編程來(lái)設(shè)定。（ ）10、非方波信號(hào)經(jīng)施密特觸發(fā)器后變?yōu)榉讲ㄐ盘?hào)。二、填空題（每空2分。共20分）1、（35）10=（ ）2。2、（0101）余3碼=（ ）10。3、寫(xiě)出右圖所示電路的輸出狀態(tài)。4、mi和mj（ij）為兩個(gè)最小項(xiàng)，則mi×mj=（ ）。5、=（ ）。6、n位二進(jìn)制譯碼器有（ ）個(gè)輸出端。7、（-24）10=（ ）補(bǔ)碼（用八位二進(jìn)制碼表示）。8、ROM由地地址譯碼器、（ ）和輸出緩沖器等組成。9、=（ ）。10、半導(dǎo)體存儲(chǔ)器的容量為1k×4位，則該存儲(chǔ)器有（ ）個(gè)地址。三、選擇題（每小題2分。共