MOS管并聯(lián)研究

1、功率MOSFE并聯(lián)均流問(wèn)題研究摘要：對(duì)頻率為 MHzMHz 級(jí)情況下功率 MOSFETMOSFET 并聯(lián)均流問(wèn)題進(jìn)行了研究，詳細(xì)分析了影響功 率 MOSFETMOSFET 并聯(lián)均流諸因素。通過(guò) Q Q 軌跡把器件參數(shù)和外圍電路聯(lián)系起來(lái)，得出較大的Q Q值和適當(dāng)?shù)?Ls/LxLs/Lx 有利于并聯(lián)均流。大量的仿真和小功率實(shí)驗(yàn)結(jié)果均說(shuō)明該方法的正確性。關(guān)鍵詞：功率 MOSFETS 多管并聯(lián)；高頻；Q 軌跡引言隨著電力電子技術(shù)的迅速開(kāi)展，功率MOSFE 以其高頻性能好、開(kāi)關(guān)損耗小、輸入阻抗高、驅(qū)動(dòng)功率小、驅(qū)動(dòng)電路簡(jiǎn)單等優(yōu)點(diǎn)在高頻感應(yīng)加熱電源中得到了廣泛的應(yīng)用。但是，功率 MOSFE 容量的有限也成了

2、亟待解決的問(wèn)題。從理論上講，功率 MOSFE 并擴(kuò)容可以通過(guò)串聯(lián)和并聯(lián)兩種方法來(lái)實(shí)現(xiàn)，實(shí)際使用中考慮到其導(dǎo)通電阻 RDS(on)具有正溫度系數(shù)的特點(diǎn)，多采用多管并聯(lián)來(lái)增加其功率傳導(dǎo)能力。1 影響功率 MOSFE 餅聯(lián)均流的因素在功率 MOSFE 密管并聯(lián)時(shí)，器件內(nèi)部參數(shù)的微小差異就會(huì)引起并聯(lián)各支路電流的不平衡而導(dǎo)致單管過(guò)流損壞，嚴(yán)重情況下會(huì)破壞整個(gè)逆變裝置。影響并聯(lián)均流的因素包括內(nèi)部參數(shù)和外圍線(xiàn)路參數(shù)。(a)開(kāi)通期間(1)關(guān)斷期間圖I不同LJL和。軌跡下漏極電流與漏源電壓曲線(xiàn)陛1.1 內(nèi)部參數(shù)對(duì)并聯(lián)均流的影響影響功率 MOSFEW 聯(lián)均流的內(nèi)部參數(shù)主要有閾值電壓VTH 導(dǎo)通電阻 RDS(on)

3、、極間電容、跨導(dǎo) gm 等。內(nèi)部參數(shù)差異會(huì)引起動(dòng)態(tài)和靜態(tài)不均流。因此，要盡量選取同型號(hào)、同批次并且內(nèi)部參數(shù)分散性較小的MOSFET加以并聯(lián)。1.2 外圍線(xiàn)路參數(shù)對(duì)并聯(lián)特性的影響MOSFET 聯(lián)應(yīng)用時(shí)，除內(nèi)部參數(shù)外，電路布局也是一個(gè)關(guān)鍵性的問(wèn)題。在頻率高達(dá)MHz 級(jí)情況下，線(xiàn)路雜散電感的影響不容無(wú)視，引線(xiàn)所處電路位置的不同以及長(zhǎng)度的很小變化都會(huì)影響并聯(lián)開(kāi)關(guān)器件的性能。影響功率 MOSFE 講聯(lián)均流的外電路2參數(shù)主要包括：柵極去耦電阻RJ 柵極引線(xiàn)電感 Lg、源極引線(xiàn)電感Ls、漏極引線(xiàn)電感 Ld 等。在多管并聯(lián)時(shí)一定要盡量使并聯(lián)各支路的Rg 及對(duì)應(yīng)的各引線(xiàn)長(zhǎng)度相同。邕2:Di|_ _圖2 MOSF

4、ET雙管并聯(lián)仿真線(xiàn)路圖2Q 值對(duì)并聯(lián)均流的影響在此引入 Q 軌跡3把器件內(nèi)部參數(shù)同其外圍線(xiàn)路聯(lián)系起來(lái)，分析線(xiàn)路中各種寄生因素對(duì)并聯(lián)均流的影響。當(dāng) N 個(gè)功率 MOSFE 許聯(lián)工作時(shí)，假設(shè)各支路的 Rg 完全相同，柵漏源極連線(xiàn)長(zhǎng)度也各自相同。定義Q 值如式(1)。Q=IGLx (1)式中：IG 為工作區(qū)內(nèi)的平均柵極電流；Lx=Lss1 + Lss2 + Ld/N 其中 Lss1 及 Lss2 為外圍線(xiàn)路電感。2.1 Q 值對(duì)器件工作狀態(tài)的影響不同 Q 值下 IRF150 開(kāi)通和關(guān)斷時(shí)漏電流 iD 和漏源電壓 vDS 曲線(xiàn)如圖 1 中實(shí)線(xiàn)所示。而在 Q=Q2 Ls/Lx 不同 時(shí)，器件開(kāi)關(guān)時(shí) iD

5、 與 vDS 波形如圖 1 中虛線(xiàn)所示。從圖 1 中實(shí)線(xiàn)可以看出，Q 值越大，換向時(shí)間越短，開(kāi)通損耗越低但關(guān)斷損耗增大；從圖1 中虛線(xiàn)可以看出在線(xiàn)路中引入源極電感，器件的開(kāi)關(guān)軌跡發(fā)生很大變化，開(kāi)通損耗增加而關(guān)斷損耗減小。在高頻情況下，器件的開(kāi)關(guān)時(shí)間和開(kāi)關(guān)損耗對(duì)整個(gè)系統(tǒng)效率的提高至關(guān)重要。從上面的分析可知器件理想的工作條件應(yīng)該是在相對(duì)較高的 Q 值下。以下基于不同 Q 值，通過(guò)仿真軟件 PSPICE 分析外圍線(xiàn)路中各種寄生參數(shù)對(duì)并 聯(lián)均流的影響。30A(a) R2 RQ= 5 1Os O.2jis 0.4ns0,6ps0.8ps1 .Ops(h) RR R喜=10 Q圖3不同Q值)情況下漏電流訪(fǎng)

6、波形圖2.2 Q 值對(duì)雙管并聯(lián)均流影響的仿真分析雙管并聯(lián)電路如圖 2 所示。選用 APT 公司生產(chǎn)的 APT6013LLL 做為開(kāi)關(guān)器件，其最高耐壓為 600V,最大連續(xù)漏電流為 43A，輸入電容 Ciss=5696pF , td(on)=11ns , tr=14ns , td(off)=27ns , tf=8ns ,閾值電壓平均值為4V;驅(qū)動(dòng)信號(hào) vgs 是幅值為 15V 頻率為 1MH 乙占空比為 50%的方波信號(hào)；外接直流電源VDD=100V 負(fù)載 R為 2 Q 的無(wú)感電阻；D 為續(xù)流二極管；Lg1=Lg2=Lg, Ld1=Ld2=Ld, Ls1=Ls2=Ls,分別為柵漏源極引線(xiàn)電感，R

7、g1=Rg2=Rgl 柵極去耦電阻。考慮到實(shí)驗(yàn)中多用短而粗的雙股絞線(xiàn)來(lái)減小線(xiàn)路寄生電感，所以，仿真時(shí)定義電路中的寄生電感 Ld=Lg=Ls=10nH,負(fù)載寄生電感 L=100nH=仿真情況如下。1 閾值電壓 Vth 相差 0.7V, Rg=5Q 和 Rg=10Q 即 Q1Q2,其它參數(shù)均一致情況下，并聯(lián)兩管的漏電流iD波形如圖 3 所示。從圖 3 可以看出，并聯(lián)兩管的閾值電壓不同會(huì)引起兩管不均流，Q 值較大時(shí)均流特性比擬好。2 閾值電壓 Vth 相差 0.7V, Rg=5Q , Ls 分別為 22.5nH 和 5nH,其它參數(shù)均一致情況下，漏電流 iD 波形如圖4 所示。30 ATOs 0-2

8、p$Ois0.6s O.Sps】珈(b) Lti = La =5 nH圖4不同LJ U值下漏電流波形從圖 4 可以看出，引入源極電感 Ls,并聯(lián)不均流得到改善，但 Ls 越大器件關(guān)斷時(shí)間越長(zhǎng)。在設(shè)計(jì)中， 并聯(lián)器件源極電感保持一致是必須的，尋找最優(yōu)的Ls (即 Ls/Lx )使得并聯(lián)均流特性最好。表 1 為閾值電壓Vth 相差 10%，其它參數(shù)均一致情況下，分別取不同Q 和 Ls/Lx ,器件開(kāi)通和關(guān)斷過(guò)程中電流不均衡的仿真分析結(jié)果。其中 i=iD1 iD2,為并聯(lián)兩管漏電流相差最大處的差值。由表 1 可以看出，當(dāng) Ls/Lx=25%, Q=Q 時(shí)，開(kāi)通和關(guān)斷過(guò)程器件的均流特性相對(duì)最好。表 1

9、內(nèi)部特性參數(shù)不一致下，Q 和 Ls/Lx 不同對(duì)器件動(dòng)態(tài)電流分布的影響30A(Ls/Lx ) / %導(dǎo)通期間 i/A開(kāi)通過(guò)程 i/A關(guān)斷過(guò)程 i/AQ1Q2Q1Q2Q1Q2 |51.331.013.882.757.265.93101.250.813.011.996.485.33251.160.672.561.444.523.65301.340.842.631.644.613.883 實(shí)驗(yàn)驗(yàn)證實(shí)驗(yàn)線(xiàn)路同圖 2,線(xiàn)路布局完全對(duì)稱(chēng)，實(shí)驗(yàn)采用IRFP450 做為開(kāi)關(guān)管，其根本特性參數(shù)：VDSS=500VRDS(on)=0.4 Q , iD=14A, Crss=340pF, Ciss=2600pF，直流

10、電壓是經(jīng)過(guò)三相整流輸出的VDD=95V R1=50Q ,驅(qū)動(dòng)電壓幅值為 15V,占空比為 65%頻率約為 1MHz實(shí)驗(yàn)情況如下。1) Rg=8.5Q，未采取任何均流措施情況下，隨機(jī)取兩個(gè)MOSFE 許聯(lián)運(yùn)行時(shí)，漏極電流 iD 波形如圖 5 所示。從圖 5 可以看出，在同一驅(qū)動(dòng)信號(hào)作用下，由于并聯(lián)兩管內(nèi)部參數(shù)存在差異，導(dǎo)致了電流的不均衡和開(kāi)關(guān)時(shí) 間的不同時(shí)，使兩管承受的通斷損耗也出現(xiàn)較大差異，極有可能會(huì)造成開(kāi)關(guān)過(guò)程中單管負(fù)擔(dān)過(guò)重，以致電流過(guò)載而燒損CHIr圖5未采取均流措施兩管并聯(lián)運(yùn)行時(shí)的認(rèn)波形2)使 Rg=10.0Q，其它條件不變，漏極電流 iD 波形如圖 6 所示。調(diào)節(jié)柵極去耦電阻 RG 相

11、當(dāng)于調(diào)節(jié)柵極平均電流 IG 的大小。由圖 6 可知，增大 RG 引起功率 MOSFE 輸入電容的充、放電速度減慢，加劇了兩管并聯(lián)應(yīng)用時(shí)動(dòng)態(tài)電流的不均衡。因此，在保證柵極去耦的前提下，Rg 應(yīng)盡可能地小。3) Rg=8.5 Q，適當(dāng)增大 Ls,且使 Ls1=Ls2 時(shí)，漏極電流 iD 波形如圖 7 所示。由圖 7 可知，弓 I 入適當(dāng)大小的源極電感，當(dāng)電流突變時(shí)，在電感上會(huì)引起附加的di/dt ,它能夠通過(guò)調(diào)整器件的柵極電壓阻止動(dòng)態(tài)電流的進(jìn)一步不均衡，大大改善了并聯(lián)兩管的動(dòng)態(tài)均流特性。然而，這種方法增加了器件開(kāi)關(guān)時(shí)的損耗，而且源極電感過(guò)大會(huì)引起器件的開(kāi)關(guān)時(shí)間過(guò)長(zhǎng)而不利于高頻使用。因此，多管并聯(lián) 時(shí)可以引入適當(dāng)?shù)脑礃O電感，又不宜太大。KlPos:OOOOs MEASURE信源-CIH頃島1HwII L峰峰值CU2頻率峰峰值CH115.00V CH2I5.OOV M 250iis4 結(jié)語(yǔ)當(dāng)功率 MOSFE 彭管并聯(lián)時(shí)，最根本的方法是選用內(nèi)部參數(shù)完全一致的進(jìn)行并聯(lián)，