G電子技術基礎-第11章_時序邏輯電路

1、2021-12-26第第11章章時序邏輯電路時序邏輯電路成都理工大學工程技術學院成都理工大學工程技術學院自動化工程系自動化工程系 雷永鋒雷永鋒20132021-12-26第第11章章 時序邏輯電路時序邏輯電路11.1 觸發(fā)器觸發(fā)器11.2 時序邏輯電路的分析時序邏輯電路的分析11.3 常用時序邏輯電路組件常用時序邏輯電路組件11.4 時序邏輯電路的設計時序邏輯電路的設計2021-12-2611.1 觸發(fā)器觸發(fā)器11.1.1 基本基本R-S觸發(fā)器觸發(fā)器&RDSDQQRD-RESET直接復位端直接復位端S D-SET直接直接置位端置位端Q, Q 輸出端輸出端 電路的特點（電路的特點（SD和

2、和RD低電平有效）低電平有效）組成：用組成：用2個與非門個與非門(或或非門或或非門)構成構成2021-12-26R-S觸發(fā)器真值表觸發(fā)器真值表RDSDQQ 0 1 0 1(復位復位) 1 0 1 0(置位置位) 1 1 保持原狀保持原狀 0 0 不確定不確定&RDSDQQ011100RD=0同時同時SD=1時時, Q=0。故。故RD稱為稱為復位端復位端,或稱為或稱為清清0端端2. 邏輯功能邏輯功能2021-12-26R-S觸發(fā)器真值表觸發(fā)器真值表&RDSDQQ011100RDSDQQ 0 1 0 1(復位復位) 1 0 1 0(置位置位) 1 1 保持原狀保持原狀 0 0 不確

3、定不確定SD=0同時同時RD=1時時, Q=1。故。故SD稱為稱為置位端置位端,或稱為或稱為置置1端端2021-12-26&RDSDQQR-S觸發(fā)器真值表觸發(fā)器真值表RDSDQQ 0 1 0 1(復位復位) 1 0 1 0(置位置位) 1 1 保持原狀保持原狀 0 0 不確定不確定 指指R、S從從01或或10變成變成11時時,輸出端狀態(tài)不變輸出端狀態(tài)不變1111002021-12-26&RDSDQQR-S觸發(fā)器真值表觸發(fā)器真值表RDSDQQ 0 1 0 1(復位復位) 1 0 1 0(置位置位) 1 1 保持原狀保持原狀 0 0 不確定不確定 指指RD、SD同時從同時從00變成

4、變成11時時, 輸出端狀態(tài)不定輸出端狀態(tài)不定0011112021-12-26R-S觸發(fā)器真值表觸發(fā)器真值表RDSDQQ 0 1 0 1(復位復位) 1 0 1 0(置位置位) 1 1 保持原狀保持原狀 0 0 不確定不確定 指指RD、SD同時從同時從00變變成成11時時, 輸出端狀態(tài)不定輸出端狀態(tài)不定&RDSDQQ00111111&RDSDQQ001111110000即即Q、Q也可能是也可能是01,也可能是也可能是10設計電路時此種情況設計電路時此種情況應避免應避免2021-12-26R-S 觸發(fā)器特點觸發(fā)器特點:觸發(fā)器的輸出有兩個穩(wěn)態(tài)觸發(fā)器的輸出有兩個穩(wěn)態(tài)(Q=0,Q=1或或

5、Q=1,Q=0), 稱為稱為雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器，說明它有記憶功能。，說明它有記憶功能。(2)利用加于利用加于RD和和SD端的負脈沖可使觸發(fā)器由一個穩(wěn)端的負脈沖可使觸發(fā)器由一個穩(wěn)態(tài)轉(zhuǎn)換到另一個穩(wěn)態(tài)。加入的負脈沖稱為觸發(fā)脈態(tài)轉(zhuǎn)換到另一個穩(wěn)態(tài)。加入的負脈沖稱為觸發(fā)脈沖。沖。(3)可以利用可以利用 RD和和SD對觸發(fā)器直接置位或復位。對觸發(fā)器直接置位或復位。 3. 觸發(fā)器翻轉(zhuǎn)的轉(zhuǎn)換時間觸發(fā)器翻轉(zhuǎn)的轉(zhuǎn)換時間觸發(fā)器從一個狀態(tài)轉(zhuǎn)換到另一個狀態(tài)所需的時間稱為觸發(fā)器從一個狀態(tài)轉(zhuǎn)換到另一個狀態(tài)所需的時間稱為轉(zhuǎn)換時間轉(zhuǎn)換時間。 2021-12-26（補充補充）R-S觸發(fā)器應用舉例觸發(fā)器應用舉例: 單脈沖發(fā)生器

6、單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k 4.7k K2021-12-26R-S觸發(fā)器應用舉例觸發(fā)器應用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k 4.7k K2021-12-26R-S觸發(fā)器應用舉例觸發(fā)器應用舉例: 單脈沖發(fā)生器單脈沖發(fā)生器&RDSDQQ+5V+5V4.7k 4.7k KQQt正脈沖正脈沖負脈沖負脈沖2021-12-2611.1.2 同步同步RS觸發(fā)器觸發(fā)器1電路的組成和邏輯功能電路的組成和邏輯功能 圖圖11-4 同步同步RS觸發(fā)器觸發(fā)器 &RDSDQQ&RSCP觸發(fā)器只有在觸發(fā)器只有在同步信同步信號（時鐘

7、脈沖信號號（時鐘脈沖信號Clock Pulse）到達時到達時才根據(jù)輸入信號改變才根據(jù)輸入信號改變狀態(tài)狀態(tài) 當當CP=0時，觸發(fā)器時，觸發(fā)器的狀態(tài)不改變；的狀態(tài)不改變；CP為高電位時，狀態(tài)為高電位時，狀態(tài)發(fā)生相應的翻轉(zhuǎn)。發(fā)生相應的翻轉(zhuǎn)。 2021-12-26RDSDSCPQQS 1S C1 1R RR圖圖11-5 同步同步RS觸發(fā)器圖形符號觸發(fā)器圖形符號 觸發(fā)器功能表觸發(fā)器功能表CP R S Q n+1 說明說明 1 0 0 Qn 保持保持 1 0 1 1 置置1 1 1 0 0 清清0 1 1 1 不定不定 避免避免 0 Qn 保持保持2021-12-26根據(jù)真值表，以根據(jù)真值表，以S、R和和

8、 nQ得到同步得到同步RS觸發(fā)器的特性觸發(fā)器的特性方程方程10nnQSRQS R（11-1） 式中式中0S R 是約束條件，意味著是約束條件，意味著S和和R不能同時為不能同時為1。nQ1nQ的狀態(tài)共同決定觸發(fā)器的次態(tài)的狀態(tài)共同決定觸發(fā)器的次態(tài)但應特別指出但應特別指出，只有在，只有在CP = 1期間，特性方程才有效，期間，特性方程才有效，并由并由S、R和和在在CP = 0期間觸發(fā)器被封鎖，其輸出狀態(tài)不變。在期間觸發(fā)器被封鎖，其輸出狀態(tài)不變。在以后的時序邏輯電路的討論中，一般不把以后的時序邏輯電路的討論中，一般不把CP脈沖脈沖作為輸入信號，而僅僅把它看作一個控制信號。作為輸入信號，而僅僅把它看作一

9、個控制信號。;而而2021-12-262.觸發(fā)器的觸發(fā)器的“空翻空翻”現(xiàn)象現(xiàn)象要保證每來一個時鐘脈沖，同步要保證每來一個時鐘脈沖，同步RS觸發(fā)器至多翻觸發(fā)器至多翻轉(zhuǎn)一次，就必須要求在時鐘脈沖高電平持續(xù)時間轉(zhuǎn)一次，就必須要求在時鐘脈沖高電平持續(xù)時間（即（即CP = 1），），輸入信號輸入信號S和和R保持不變保持不變。 觸發(fā)器發(fā)生兩次、甚至多次翻轉(zhuǎn)，這種現(xiàn)象稱為觸觸發(fā)器發(fā)生兩次、甚至多次翻轉(zhuǎn)，這種現(xiàn)象稱為觸發(fā)器的發(fā)器的“空翻空翻”現(xiàn)象?，F(xiàn)象。 同步同步RS觸發(fā)器在計數(shù)狀態(tài)下的工作觸發(fā)器在計數(shù)狀態(tài)下的工作: 把同步把同步RS觸發(fā)器的觸發(fā)器的Q、Q分別與輸入端分別與輸入端R、S相連，相連，就構成計數(shù)式

10、就構成計數(shù)式RS觸發(fā)器。觸發(fā)器。 圖圖11-6 同步同步RS觸發(fā)器接成計數(shù)型觸發(fā)器觸發(fā)器接成計數(shù)型觸發(fā)器2021-12-26同步同步RS觸發(fā)器能在計數(shù)狀態(tài)下正觸發(fā)器能在計數(shù)狀態(tài)下正常工作對常工作對CP的寬度有嚴格的限制的寬度有嚴格的限制 , CP的寬度又必須大于的寬度又必須大于2tpd，寬度寬度必須在必須在23tpd之間之間此這種類型的計數(shù)此這種類型的計數(shù)器沒有實用價值器沒有實用價值 2021-12-2611.1.3 主從型主從型JK觸發(fā)器觸發(fā)器主從型主從型JK觸發(fā)器由兩級同步觸發(fā)器由兩級同步RS觸發(fā)器串接而成，觸發(fā)器串接而成，如如圖圖11-7所示。所示。 端交叉反饋到主觸發(fā)器的輸入端交叉反饋

11、到主觸發(fā)器的輸入從觸發(fā)器的從觸發(fā)器的Q、Q控制端，便構成控制端，便構成主從型主從型JK觸發(fā)器。觸發(fā)器。當當J = K = 0時，觸發(fā)器輸入端被封鎖，時，觸發(fā)器輸入端被封鎖，CP對對觸發(fā)器不起作用，所以，輸出保持原狀態(tài)。觸發(fā)器不起作用，所以，輸出保持原狀態(tài)。1電路的組成和符號電路的組成和符號2. 主從型主從型JK觸發(fā)器的工作原理與邏輯功能觸發(fā)器的工作原理與邏輯功能2021-12-26主觸發(fā)器主觸發(fā)器 從觸發(fā)器從觸發(fā)器 圖圖11-7 主從型主從型JK觸發(fā)器觸發(fā)器2021-12-26 當當J = 0，K = 1時若觸發(fā)器原來處于時若觸發(fā)器原來處于1狀態(tài)則在狀態(tài)則在CP = 1時主觸發(fā)器置時主觸發(fā)器置

12、0再將主觸發(fā)器的狀態(tài)送入從觸再將主觸發(fā)器的狀態(tài)送入從觸發(fā)器，發(fā)器，完成了置完成了置0的功能。的功能。 若觸發(fā)器原來處于若觸發(fā)器原來處于0狀態(tài)當狀態(tài)當J = 0，K = 1時在時在CP到來之后，到來之后，觸發(fā)器都被置觸發(fā)器都被置0 。 當當J = 1，K = 0時，按同樣的方法分析可知，無時，按同樣的方法分析可知，無論觸發(fā)器原狀態(tài)如何，論觸發(fā)器原狀態(tài)如何，CP過后觸發(fā)器的狀態(tài)必定是過后觸發(fā)器的狀態(tài)必定是Q = 1，Q=0。當當J = K = 1時，在時，在CP=1時，將從觸發(fā)器的相反時，將從觸發(fā)器的相反狀態(tài)存入主觸發(fā)器狀態(tài)存入主觸發(fā)器；又在又在CP由由1變?yōu)樽優(yōu)?時，將主觸時，將主觸發(fā)器的狀態(tài)送

13、入從觸發(fā)器。發(fā)器的狀態(tài)送入從觸發(fā)器。，每來一個時鐘脈沖，每來一個時鐘脈沖，觸發(fā)器的狀態(tài)向相反的狀態(tài)翻轉(zhuǎn)：觸發(fā)器的狀態(tài)向相反的狀態(tài)翻轉(zhuǎn)：Qn+1=Qn 2021-12-26JKQn+100Qn01010111 Qn表表11-3 JK觸發(fā)器功能表觸發(fā)器功能表 同步輸入端同步輸入端 1nnnQJQKQ邏輯功能的分析，是在假設邏輯功能的分析，是在假設CP = 1期間期間J、K輸入信輸入信號狀態(tài)保持不變的條件下進行的號狀態(tài)保持不變的條件下進行的 2021-12-26例例11-1 主從型主從型JK觸發(fā)器的觸發(fā)器的J、K輸入信號如輸入信號如圖圖11-8所所示，試畫出輸出端示，試畫出輸出端Q的波形。的波形。解

14、解: 根據(jù)表根據(jù)表11-3可畫出相應的可畫出相應的Q端的波形。端的波形。圖圖11-8 2021-12-263. 異步輸入端異步輸入端RD和和SD的作用的作用SD和和RD端的作用不受端的作用不受CP同步控制同步控制11.1.4 邊沿觸發(fā)型邊沿觸發(fā)型JK觸發(fā)器觸發(fā)器為解決主從型為解決主從型JK觸發(fā)器觸發(fā)器CP = 1期間，期間，J、K端的端的正向干擾可能使觸發(fā)器產(chǎn)生誤動作問題，產(chǎn)生正向干擾可能使觸發(fā)器產(chǎn)生誤動作問題，產(chǎn)生了了邊沿型邊沿型JK觸發(fā)器觸發(fā)器。 特點：特點：它的抗干擾性能要比主從型觸發(fā)器好它的抗干擾性能要比主從型觸發(fā)器好, 邊沿型觸發(fā)器有邊沿型觸發(fā)器有正正邊沿和邊沿和負負邊沿兩種觸發(fā)方式

15、邊沿兩種觸發(fā)方式 負邊沿觸發(fā)器在下降沿觸發(fā)后的狀態(tài)取決于負邊沿觸發(fā)器在下降沿觸發(fā)后的狀態(tài)取決于下降沿之前下降沿之前J、K的情況。負邊沿型的情況。負邊沿型JK觸發(fā)觸發(fā)器的邏輯功能同主從型器的邏輯功能同主從型JK觸發(fā)器觸發(fā)器 2021-12-26圖圖11-9 T109雙雙JK觸觸發(fā)器外引線排列圖發(fā)器外引線排列圖 圖圖11-10 74LS76雙雙JK觸發(fā)器外引線排列圖觸發(fā)器外引線排列圖 2021-12-2611.1.5.維持阻塞型維持阻塞型D觸發(fā)器觸發(fā)器&RDSDQQ&DCP符號符號QRDSD1DCQ2021-12-261在在CP到達前，到達前，D = 1在時鐘脈沖來到之前在時鐘脈沖

16、來到之前,即即CP = 0,此時此時F門的輸出門的輸出f = 0，E門的輸出門的輸出e = 1。在。在CP由由0變?yōu)樽優(yōu)?后后,D門的輸入中因有門的輸入中因有f = 0,使其輸出使其輸出d保持為保持為1,C門的輸入全為門的輸入全為1,故故c輸出由輸出由1變變0。c的的0輸出輸出,一方面驅(qū)使由一方面驅(qū)使由A、B門組成的基本觸門組成的基本觸發(fā)器置發(fā)器置1,于是于是Q = 1 , =0;另一方面反饋到另一方面反饋到E門和門和D門，門， 封鎖了封鎖了E門和門和D門，使門，使e = 1、d = 1，這樣，這樣c = 0的的反饋信號既維持了置反饋信號既維持了置1信號（信號（c=0）,又阻塞了置又阻塞了置0

17、信信號號,(d=0)的產(chǎn)生。因此在的產(chǎn)生。因此在CP高電平期間高電平期間,D端的變化只端的變化只能引起能引起f的變化的變化,不會進一步引起觸發(fā)器輸出狀態(tài)的變不會進一步引起觸發(fā)器輸出狀態(tài)的變化。當化。當CP再由再由1變?yōu)樽優(yōu)?時時,C、D門被封鎖，觸發(fā)器的狀門被封鎖，觸發(fā)器的狀態(tài)當然不會改變。態(tài)當然不會改變。 Q2021-12-262在在CP到達前，到達前，D = 0在時鐘脈沖來到之前，即在時鐘脈沖來到之前，即CP = 0，此時，此時e = 0，f = 1在在CP由由0變?yōu)樽優(yōu)?后，后，D門的輸入全部為門的輸入全部為1。其輸出。其輸出d由由1變變?yōu)闉?，而，而C門則因門則因e = 0，所以其輸出

18、保持為，所以其輸出保持為c = 1。d的的0輸出，一方面驅(qū)使由輸出，一方面驅(qū)使由A、B門組成的基本觸發(fā)器置門組成的基本觸發(fā)器置0，于是于是Q = 0， =1；另一方面又反饋到；另一方面又反饋到F門的輸入端，門的輸入端，封鎖了信號的輸入通道，使得在封鎖了信號的輸入通道，使得在CP = 1期間，無論期間，無論D端信號如何變化，都能保持端信號如何變化，都能保持e為為0、f為為1，從而保證了，從而保證了c = 1，d = 0既維持了置既維持了置0信號（信號（d = 0），又阻塞了置），又阻塞了置1信號（信號（c = 0）的產(chǎn)生，使輸出）的產(chǎn)生，使輸出Q和在和在CP = 1期間不期間不再變化。再變化。C

19、P回到低電位時，回到低電位時，C、D門被封鎖，觸發(fā)器門被封鎖，觸發(fā)器的狀態(tài)不會改變。的狀態(tài)不會改變。 Q2021-12-26由于當一位數(shù)置于由于當一位數(shù)置于D端時，它要待到下一個端時，它要待到下一個CP到來到來時才被傳送到時才被傳送到Q輸出端，因此又把輸出端，因此又把D觸發(fā)器叫做觸發(fā)器叫做延遲延遲（Delay）觸發(fā)器）觸發(fā)器。 DQn+10011表表11-4 D觸發(fā)器的功能表觸發(fā)器的功能表D觸發(fā)器的特性方程為觸發(fā)器的特性方程為: 1nQD（11-3） 2021-12-2611.1.6 觸發(fā)器的觸發(fā)方式觸發(fā)器的觸發(fā)方式1電位觸發(fā)方式電位觸發(fā)方式 電位電位觸發(fā)觸發(fā)方式方式 正電位觸發(fā)正電位觸發(fā):

20、觸發(fā)器只能在觸發(fā)器只能在CP = 1期間翻轉(zhuǎn)，期間翻轉(zhuǎn)，而在而在CP = 0期間不能翻轉(zhuǎn)期間不能翻轉(zhuǎn) 負電位觸發(fā)負電位觸發(fā): 觸發(fā)器只能在觸發(fā)器只能在CP = 0期間翻轉(zhuǎn)，期間翻轉(zhuǎn)，而在而在CP = 1期間不能翻轉(zhuǎn)期間不能翻轉(zhuǎn) 為了在邏輯符號圖上與其他兩種觸發(fā)方式加以區(qū)為了在邏輯符號圖上與其他兩種觸發(fā)方式加以區(qū)別，其別，其CP端不加端不加“”符號，而正、負電位觸發(fā)則符號，而正、負電位觸發(fā)則以在以在CP端屬部端屬部有無小圓圈有無小圓圈來區(qū)分。來區(qū)分。 2021-12-262主從觸發(fā)方式主從觸發(fā)方式 特點特點: 觸發(fā)過程分主、從兩步完成觸發(fā)過程分主、從兩步完成 缺點缺點: 在在CP = 1期間，輸

21、入信號不允許變化，否則期間，輸入信號不允許變化，否則就有可能產(chǎn)生不符合該觸發(fā)器邏輯狀態(tài)表的就有可能產(chǎn)生不符合該觸發(fā)器邏輯狀態(tài)表的錯誤結果。錯誤結果。主從觸發(fā)方式的觸發(fā)器在邏輯符號圖上，其主從觸發(fā)方式的觸發(fā)器在邏輯符號圖上，其CP端加端加“”符號，對于前（正）后（負）沿翻轉(zhuǎn)則以在符號，對于前（正）后（負）沿翻轉(zhuǎn)則以在CP端屬部有無小圓圈來區(qū)分。端屬部有無小圓圈來區(qū)分。3. 邊沿觸發(fā)方式邊沿觸發(fā)方式 特點特點: 觸發(fā)器只在時鐘脈沖跳變時發(fā)生翻轉(zhuǎn)，而在維觸發(fā)器只在時鐘脈沖跳變時發(fā)生翻轉(zhuǎn)，而在維持為持為0或維持為或維持為1期間，輸入信號的任何變化都期間，輸入信號的任何變化都不會影響觸發(fā)器的輸出狀態(tài)。不

22、會影響觸發(fā)器的輸出狀態(tài)。 2021-12-26其邏輯符號圖與主從觸發(fā)方式的觸發(fā)器相同其邏輯符號圖與主從觸發(fā)方式的觸發(fā)器相同 11.2 時序邏輯電路分析時序邏輯電路分析時序邏輯電路由時序邏輯電路由組合邏輯電路組合邏輯電路和和存儲電路存儲電路兩部分組成兩部分組成 存儲電路的存儲電路的輸出狀態(tài)必須反饋到組合電路的輸入端輸出狀態(tài)必須反饋到組合電路的輸入端,與與輸入信號一起，共同決定組合邏輯電路的輸出。輸入信號一起，共同決定組合邏輯電路的輸出。 圖圖11-12 時序邏輯時序邏輯電路結構電路結構 框圖框圖2021-12-261,nnt t表示相鄰的兩個離散時間表示相鄰的兩個離散時間 式中式中 輸出方程輸出

23、方程 :( ) ( ),( )YF XQnnnttt驅(qū)動方程驅(qū)動方程: ( ) ( ),( )ZH XQnnnttt狀態(tài)方程狀態(tài)方程: 1() ( ),( )QG ZQnnnttt（11-4） 根據(jù)時鐘脈沖加入方式的不同分為根據(jù)時鐘脈沖加入方式的不同分為同步時序邏輯電路同步時序邏輯電路和和異步時序邏輯電路異步時序邏輯電路 根據(jù)輸出信號的特點將時序電路分為根據(jù)輸出信號的特點將時序電路分為米利（米利（Mealy）型）型和和摩爾（摩爾（Moore）型）型11.2.1 時序邏輯電路的基本分析方法時序邏輯電路的基本分析方法2021-12-26時序邏輯電路分析時序邏輯電路分析就是分析給定邏輯電路的邏輯功能

24、就是分析給定邏輯電路的邏輯功能 其一般步驟其一般步驟 :(1)分析電路的組成。分析電路的組成。 (2)根據(jù)給定的電路，寫出寫出每個觸發(fā)器的時鐘根據(jù)給定的電路，寫出寫出每個觸發(fā)器的時鐘 方方程、驅(qū)動方程和輸出方程程、驅(qū)動方程和輸出方程 (3) 把各個觸發(fā)器的驅(qū)動方程代入觸發(fā)器的特性方把各個觸發(fā)器的驅(qū)動方程代入觸發(fā)器的特性方程，得出各觸發(fā)器的狀態(tài)方程。程，得出各觸發(fā)器的狀態(tài)方程。(4) 根據(jù)狀態(tài)方程和輸出方程，求出次態(tài)和輸出，根據(jù)狀態(tài)方程和輸出方程，求出次態(tài)和輸出，列出完整的邏輯狀態(tài)轉(zhuǎn)換表或者狀態(tài)轉(zhuǎn)換圖，畫出列出完整的邏輯狀態(tài)轉(zhuǎn)換表或者狀態(tài)轉(zhuǎn)換圖，畫出時序圖（波形圖）。時序圖（波形圖）。(5) 根

25、據(jù)得到的狀態(tài)轉(zhuǎn)換表或者狀態(tài)轉(zhuǎn)換圖等根據(jù)得到的狀態(tài)轉(zhuǎn)換表或者狀態(tài)轉(zhuǎn)換圖等,分分析該時序電路的狀態(tài)變化規(guī)律，確定其邏輯功能析該時序電路的狀態(tài)變化規(guī)律，確定其邏輯功能.對于有些時序電路，還需要檢查電路能否自啟動。對于有些時序電路，還需要檢查電路能否自啟動。 2021-12-2611.2.2 時序邏輯電路分析舉例時序邏輯電路分析舉例例例11-2 分析如圖分析如圖11-13所示時序邏輯電路的功能，所示時序邏輯電路的功能，假設初始狀態(tài)為假設初始狀態(tài)為Q2Q1Q0011。圖圖11-13 例題例題11-2的邏輯圖的邏輯圖 2021-12-26解解: 首先首先分析分析電路電路組成組成 圖圖11-13所示時序邏輯

26、電路由三個所示時序邏輯電路由三個JK觸發(fā)器觸發(fā)器F0、F1和和F2組成，它們組成，它們受同一個時鐘脈沖受同一個時鐘脈沖CP控制，因此控制，因此是同步時序電路。是同步時序電路。 寫出每個觸寫出每個觸發(fā)器的時鐘發(fā)器的時鐘方程、驅(qū)動方程、驅(qū)動方程和輸出方程和輸出方程。方程。 時鐘方程時鐘方程: 123CPCPCPCP驅(qū)動方程驅(qū)動方程： J0= nQ2, K0= nQ2J1= ,K1= nQ0nQ0J2= ,K2= nQ1nQ1輸出方程：本電路不存在輸出方程輸出方程：本電路不存在輸出方程 2021-12-26求各觸發(fā)器狀方程 10nQnQ2= 11nQnQ0= 12nQnQ1= 由狀態(tài)方程列出狀態(tài)轉(zhuǎn)換

27、表 原狀態(tài)原狀態(tài)新狀態(tài)新狀態(tài)0 1 11 1 01 1 01 0 11 0 10 1 1nQ2nQ1nQ012nQ11nQ10nQ2021-12-26圖圖11-14 例例11-2的波形圖的波形圖 檢查電檢查電路能否路能否自啟動自啟動 2021-12-2611.3 常用時序邏輯電路組件常用時序邏輯電路組件11.3.1 寄存器寄存器寄存器（寄存器（Register）是存放數(shù)碼的部件，它必須具）是存放數(shù)碼的部件，它必須具備接收和寄存數(shù)碼的功能備接收和寄存數(shù)碼的功能,可分為數(shù)碼寄存器和移位可分為數(shù)碼寄存器和移位寄存器兩大類寄存器兩大類. 1數(shù)碼寄存器數(shù)碼寄存器只具有接收數(shù)碼和清除原有數(shù)碼功能的寄存器稱

28、為只具有接收數(shù)碼和清除原有數(shù)碼功能的寄存器稱為數(shù)碼寄存器數(shù)碼寄存器。 2021-12-26圖圖11-15 由由4個個D觸發(fā)器組成的觸發(fā)器組成的4位數(shù)碼寄存器位數(shù)碼寄存器 2移位寄存器移位寄存器 既具有存放數(shù)碼功能又具有移位功能的寄存器稱為既具有存放數(shù)碼功能又具有移位功能的寄存器稱為移移位寄存器位寄存器。移位寄存器。移位寄存器按其所具備移位功能的不同按其所具備移位功能的不同可可分為分為:單向移位寄存器和雙向移位寄存器單向移位寄存器和雙向移位寄存器;按輸入方式按輸入方式的不同的不同可分為可分為:串行輸入和并行輸入串行輸入和并行輸入;按輸出方式的不按輸出方式的不同同又可分為又可分為:串行輸出和并行輸

29、出。串行輸出和并行輸出。 2021-12-26(1) 由由D觸發(fā)器組成的左移移位寄存器觸發(fā)器組成的左移移位寄存器用用D觸發(fā)觸發(fā)器組成的器組成的4位左移移位左移移位寄存器位寄存器 2021-12-26CP順序順序DATA移位寄存器中數(shù)碼移位寄存器中數(shù)碼串行輸串行輸出出Q4Q3Q2Q0010000000010000001010101213140000010111011050110110010000000678表表11-6 移位寄存器中數(shù)碼的移動情況移位寄存器中數(shù)碼的移動情況 2021-12-26(2) 由由JK觸發(fā)器組成的右移移位寄存器觸發(fā)器組成的右移移位寄存器圖圖11-17 由由JK觸發(fā)器組成的

30、觸發(fā)器組成的4位右移寄存器位右移寄存器 2021-12-26計數(shù)器可以按加、減計數(shù)順序構成計數(shù)器可以按加、減計數(shù)順序構成加法或減法計數(shù)加法或減法計數(shù)器器，也可以是既可進行加、又可進行減的，也可以是既可進行加、又可進行減的可逆計數(shù)可逆計數(shù)器器；計數(shù)器按工作方式可分為；計數(shù)器按工作方式可分為異步和同步計數(shù)器異步和同步計數(shù)器；按進位數(shù)值來分，可分為按進位數(shù)值來分，可分為二進制、十進制和其他任二進制、十進制和其他任意進制計數(shù)器意進制計數(shù)器。 11.3.2 計數(shù)器計數(shù)器 1二進制計數(shù)器二進制計數(shù)器（1）異步二進制加法計數(shù)器）異步二進制加法計數(shù)器4位二進制加法計數(shù)器狀態(tài)表見位二進制加法計數(shù)器狀態(tài)表見書（書

31、（P243） 表表11-72021-12-26圖圖11-18 4位位異步二進制異步二進制加法計數(shù)器加法計數(shù)器 圖圖11-19 圖圖11-18所所示的示的4位異位異步二進制步二進制加法計數(shù)加法計數(shù)器波形圖器波形圖2021-12-26（2）異步二進制減法計數(shù)器）異步二進制減法計數(shù)器4位二進制減法計數(shù)器狀態(tài)位二進制減法計數(shù)器狀態(tài)表表11-8見見P244 圖圖11-20 4位異步二進制減法計數(shù)器位異步二進制減法計數(shù)器 2021-12-26比較比較：當用下降沿觸發(fā)時，加法計數(shù)器用當用下降沿觸發(fā)時，加法計數(shù)器用Q端輸出，端輸出，而減法計數(shù)器用而減法計數(shù)器用Q Q端輸出；端輸出； 當用上升沿觸發(fā)時，加法計數(shù)

32、器用當用上升沿觸發(fā)時，加法計數(shù)器用Q Q端輸出，端輸出，而減法計數(shù)器用而減法計數(shù)器用Q端輸出。端輸出。 (3）同步二進制加法計數(shù)器）同步二進制加法計數(shù)器 將計數(shù)脈沖直接送到各觸發(fā)器將計數(shù)脈沖直接送到各觸發(fā)器C端，而觸發(fā)器端，而觸發(fā)器是否翻轉(zhuǎn)則由各低位觸發(fā)器的輸出加以控制。當計是否翻轉(zhuǎn)則由各低位觸發(fā)器的輸出加以控制。當計數(shù)脈沖到來時，應該翻轉(zhuǎn)的觸發(fā)器就數(shù)脈沖到來時，應該翻轉(zhuǎn)的觸發(fā)器就同時翻轉(zhuǎn)同時翻轉(zhuǎn)，而，而無需等候逐級往前傳遞的進位信號，此即無需等候逐級往前傳遞的進位信號，此即“同步同步”的概念。的概念。 2021-12-26圖圖11-21 同步二進制加法計數(shù)器同步二進制加法計數(shù)器 當當Q1、Q

33、2、Q3端分別端分別和各和各J、K端作如圖端作如圖連接時，連接時，則則:12211 1QKJKJ321442133 QQQKJQQKJ2021-12-26(4) 同步二進制減法計數(shù)器同步二進制減法計數(shù)器 與同步二進制加法計數(shù)器邏輯圖相比，兩者的區(qū)與同步二進制加法計數(shù)器邏輯圖相比，兩者的區(qū)別是將加法計數(shù)器中的別是將加法計數(shù)器中的Q端換為端換為Q Q2. 十進制計數(shù)器十進制計數(shù)器十進制計數(shù)器是在二進制計數(shù)器的基礎上得出的，十進制計數(shù)器是在二進制計數(shù)器的基礎上得出的，它用它用4位二進制代碼來表示位二進制代碼來表示1位十進制數(shù)位十進制數(shù)(二二十進十進制（制（BCD）計數(shù)器）計數(shù)器 ) 根本區(qū)別根本區(qū)別

34、 :二進制計數(shù)器（二進制計數(shù)器（4位）卻有位）卻有16種狀態(tài)種狀態(tài) 十進制計數(shù)器只要求十進制計數(shù)器只要求10種狀態(tài)種狀態(tài)改造改造 4位二進制計數(shù)器位二進制計數(shù)器2021-12-26(1) 同步十進制加法計數(shù)器同步十進制加法計數(shù)器 圖圖11-22 同步十進制加法計數(shù)器的邏輯圖同步十進制加法計數(shù)器的邏輯圖 觸發(fā)器的驅(qū)觸發(fā)器的驅(qū)動方程：動方程：JA=KA=1JD=QA QB QC , KD=Q AnnnnJB=QA QD,nnnnQA QBJC=KC=nKB=QA2021-12-26代入到代入到JK觸發(fā)器的特性方程觸發(fā)器的特性方程1nnnQJQKQ 計算出各觸發(fā)器的狀態(tài)方程為計算出各觸發(fā)器的狀態(tài)方程

35、為C= nDQnAQ1nCQnAQnBQnCQnBnAQQnCQ=+1nAQnAQ=1nBQnDQnBQnAQnBQ2nAQ=+1nDQnAQnBQnCQnDQnAQnDQ=+輸出方程為輸出方程為: 進位進位出現(xiàn)的狀態(tài)稱為出現(xiàn)的狀態(tài)稱為有效狀態(tài)，有效狀態(tài)，計數(shù)計數(shù)循環(huán)中不出現(xiàn)的循環(huán)中不出現(xiàn)的狀態(tài)稱為狀態(tài)稱為無效狀無效狀態(tài)態(tài) 在時鐘脈沖作用在時鐘脈沖作用下能使電路自動下能使電路自動回到某個有效狀回到某個有效狀態(tài)，稱為電路能態(tài)，稱為電路能自啟動自啟動 2021-12-26為了更形象直觀地顯示電路的邏輯功能，還可以用邏為了更形象直觀地顯示電路的邏輯功能，還可以用邏輯狀態(tài)轉(zhuǎn)換圖來表示，如圖輯狀態(tài)轉(zhuǎn)換圖

36、來表示，如圖11-23（a）所示所示 （a）邏輯狀態(tài)轉(zhuǎn)換圖邏輯狀態(tài)轉(zhuǎn)換圖 計數(shù)器計數(shù)器的狀態(tài)的狀態(tài) 轉(zhuǎn)換轉(zhuǎn)換方向方向 2021-12-26（b）波形圖波形圖 圖圖11-23 同步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖和波形圖同步十進制加法計數(shù)器的狀態(tài)轉(zhuǎn)換圖和波形圖計數(shù)器計數(shù)器輸入輸入10個脈個脈沖，進位端才沖，進位端才輸出輸出一個脈沖一個脈沖，故這種，故這種計數(shù)器不僅可以計計數(shù)器不僅可以計數(shù)，而且還具有數(shù)，而且還具有10分頻分頻的功能的功能 2021-12-26（2）異步十進制加法計數(shù)器）異步十進制加法計數(shù)器主從觸主從觸發(fā)器發(fā)器圖圖11-24 異步十異步十進制加法計數(shù)器進制加法計數(shù)器 2021-12-2

37、6例例11-3 一計數(shù)器的邏輯圖如圖一計數(shù)器的邏輯圖如圖11-25所示，設其初始所示，設其初始狀態(tài)狀態(tài)Q3Q2Q1=000，試說明其邏輯功能。，試說明其邏輯功能。 圖圖11-252021-12-26解解（1）寫出各觸發(fā)器信號輸入端的邏輯表達式（也）寫出各觸發(fā)器信號輸入端的邏輯表達式（也稱為計數(shù)器的驅(qū)動方程）：稱為計數(shù)器的驅(qū)動方程）： 1 131KQJ122QKJ1 3213KQQJ（2）將初始狀態(tài)）將初始狀態(tài)000代入驅(qū)動方程，可得代入驅(qū)動方程，可得J1=K1=1；J2=K2=0；J3=0，K3=1。 相應的邏輯狀態(tài)表（直到計數(shù)器恢復初始的相應的邏輯狀態(tài)表（直到計數(shù)器恢復初始的000狀態(tài)），如

38、狀態(tài)），如表表11-10所示所示 2021-12-261 3213KQQJ122QKJ131 1J Q K表表11-10 例例11-3的邏輯狀態(tài)表的邏輯狀態(tài)表 時鐘時鐘脈沖脈沖數(shù)數(shù)觸發(fā)器信號輸入端邏輯狀態(tài)觸發(fā)器信號輸入端邏輯狀態(tài)計數(shù)器計數(shù)器狀態(tài)狀態(tài)Q3Q2Q10010110001011110012010110103111110114010011005010110002021-12-26第第5個時鐘脈沖輸入后，計數(shù)器狀態(tài)由個時鐘脈沖輸入后，計數(shù)器狀態(tài)由100恢復為恢復為000，即經(jīng)過，即經(jīng)過5個脈沖循環(huán)一次，開始另一個計數(shù)周個脈沖循環(huán)一次，開始另一個計數(shù)周期，所以，期，所以，圖圖11-25所示邏

39、輯圖為同步五進制加法計所示邏輯圖為同步五進制加法計數(shù)器數(shù)器 例例11-4 試分析試分析圖圖11-26所示邏輯圖，說明它是具有什么所示邏輯圖，說明它是具有什么功能的電路。功能的電路。圖圖11-26解解（1）寫出寫出各觸發(fā)器驅(qū)動各觸發(fā)器驅(qū)動方程：方程：11 31KQJ122 KJ1 3213KQQJ2021-12-26（2）假設邏輯電路初始狀態(tài)假設邏輯電路初始狀態(tài)Q3Q2Q1=000，列出狀，列出狀態(tài)轉(zhuǎn)換表如態(tài)轉(zhuǎn)換表如表表11-11所示所示 表表11-11 例例11-4的狀態(tài)轉(zhuǎn)換表的狀態(tài)轉(zhuǎn)換表 計數(shù)計數(shù)順序順序電路狀態(tài)電路狀態(tài)等效等效十進十進制數(shù)制數(shù)Q3Q2Q1000001001120102301

40、134100450000異步五進制異步五進制加法計數(shù)器加法計數(shù)器 2021-12-2611.4 時序邏輯電路設計時序邏輯電路設計 根據(jù)給定的邏輯功能，設計出符合要求的根據(jù)給定的邏輯功能，設計出符合要求的時序邏輯電路，叫做時序邏輯電路，叫做時序邏輯電路的設計時序邏輯電路的設計 11.4.1 時序邏輯電路設計的幾種方法時序邏輯電路設計的幾種方法 采用標準的小規(guī)模集成器件、觸發(fā)器和門電路等，采用標準的小規(guī)模集成器件、觸發(fā)器和門電路等，通過一般設計步驟得到符合要求的時序邏輯電路通過一般設計步驟得到符合要求的時序邏輯電路 采用標準的中、大規(guī)模集成電路組件進行邏輯設計。采用標準的中、大規(guī)模集成電路組件進行

41、邏輯設計。采用由軟件組態(tài)的大規(guī)模集成器件、微處理器采用由軟件組態(tài)的大規(guī)模集成器件、微處理器等設計應用系統(tǒng)，如用等設計應用系統(tǒng)，如用VHDL、Maxplus、PSpice、Multisim和Quartus等軟件工具進行設計。等軟件工具進行設計。2021-12-26采用可編程的邏輯器件，如采用可編程的邏輯器件，如PAL、GAL、PLD、CPLD和和FPGA等進行時序邏輯電路和數(shù)字系統(tǒng)的設計。等進行時序邏輯電路和數(shù)字系統(tǒng)的設計。11.4.2 時序邏輯電路設計的一般步驟時序邏輯電路設計的一般步驟11.4.3 時序邏輯電路設計舉例時序邏輯電路設計舉例1. 同步記數(shù)器設計舉例同步記數(shù)器設計舉例2021-1

42、2-26例例11-5 試設計一個可控的同步加法計數(shù)器，要求當試設計一個可控的同步加法計數(shù)器，要求當控制信號控制信號M0時為六進制、時為六進制、M1時為三進制。時為三進制。 解：解：（1）：根據(jù)題意知，可控同步加法）：根據(jù)題意知，可控同步加法計數(shù)器的功能如計數(shù)器的功能如圖圖11-27所示。所示。 分析分析要求要求根據(jù)題意知，可控同步加法計數(shù)器的功根據(jù)題意知，可控同步加法計數(shù)器的功能如能如圖圖11-27所示。所示。 M=0時，時，N=6 M=1時，時，N=3CP輸入計數(shù)脈沖N=6時的進位信號N=3時的進位信號M可控同步可控同步加法計數(shù)器加法計數(shù)器圖圖11-27 可控計數(shù)器功能示意圖可控計數(shù)器功能示

43、意圖 2021-12-26建立原始狀態(tài)圖如圖建立原始狀態(tài)圖如圖11-28所示所示 圖圖11-28 原始狀態(tài)圖原始狀態(tài)圖2021-12-26確定觸發(fā)器數(shù)確定觸發(fā)器數(shù)目及類型、選目及類型、選擇狀態(tài)編碼擇狀態(tài)編碼 2nN=6 取取n=3，選用，選用JK觸發(fā)器。觸發(fā)器。編碼順序規(guī)定為編碼順序規(guī)定為 123QQQ，選，選 S0=000, S1=001, S2=010S3=011, S4=100, S5=101畫出編碼后狀態(tài)圖，如畫出編碼后狀態(tài)圖，如圖圖11-29所示所示 圖圖11-29 編碼后的狀態(tài)圖編碼后的狀態(tài)圖 2021-12-26列出所求計列出所求計數(shù)器的次態(tài)數(shù)器的次態(tài)卡諾圖卡諾圖 圖圖11-30

44、 計數(shù)器次態(tài)卡諾圖計數(shù)器次態(tài)卡諾圖2021-12-26由由圖圖11-30可得可得nnnnnnnnnnnnnnnnnnnnQMQQMQQMQQQQQMQQQQQQQQQQ12121121121213122131213)(11-5)2021-12-26根據(jù)編碼后根據(jù)編碼后的狀態(tài)圖，的狀態(tài)圖，可得到輸出可得到輸出C1,C2的卡諾的卡諾圖圖 （a）C1的卡諾圖的卡諾圖 2021-12-26（b）C2的卡諾圖的卡諾圖 由由圖圖(a),(b)可得可得輸出方程為輸出方程為:nnQQC131nMQC222021-12-26求驅(qū)動求驅(qū)動 方方 程程 將狀態(tài)方程式將狀態(tài)方程式（11-5）與與JK觸發(fā)器的特觸發(fā)器的

45、特性方程性方程 1nnnQJQKQ作比較可得驅(qū)動作比較可得驅(qū)動方程如下：方程如下：1,1211213213123KMQJQMKQQJQKQQJnnnnnnn2021-12-26畫畫邏邏輯輯圖圖 圖圖11-32 可控同步加法計數(shù)器可控同步加法計數(shù)器2021-12-26檢查自檢查自啟啟 動動 當當M=0時使用了其中的時使用了其中的6種狀態(tài)（種狀態(tài)（000-101），有兩種無效狀態(tài)（），有兩種無效狀態(tài)（110和和111）；而）；而M=1時使用了其中的時使用了其中的3種狀態(tài)（種狀態(tài)（000-010），），另外另外5種（種（011-111）是無效狀態(tài)。）是無效狀態(tài)。 圖圖11-33 無效狀態(tài)轉(zhuǎn)換情況無效

46、狀態(tài)轉(zhuǎn)換情況由以上可看由以上可看出，所設計出，所設計的時序電路的時序電路能夠自啟動能夠自啟動 2021-12-262.異步計數(shù)器設計舉例異步計數(shù)器設計舉例例例11-6 試設計一個異步十進制減法計數(shù)器。試設計一個異步十進制減法計數(shù)器。 分析設計要分析設計要求、建立原求、建立原始狀始狀 態(tài)圖態(tài)圖 解解:(1) 十進制減法計數(shù)器的示意圖如十進制減法計數(shù)器的示意圖如圖圖11-34所示，圖中所示，圖中B為借位為借位 圖圖11-34 由題意建立原始狀態(tài)圖由題意建立原始狀態(tài)圖 :圖圖11-35 2021-12-26確定觸發(fā)確定觸發(fā)器的數(shù)目器的數(shù)目及類型、及類型、選擇狀態(tài)選擇狀態(tài)編編 碼碼 （2） 2n2n1

47、0N 取取n=4，選擇，選擇D型觸發(fā)器。采用型觸發(fā)器。采用8421編碼，編碼，狀態(tài)圖為：狀態(tài)圖為： 圖11-36 選擇時選擇時鐘脈沖鐘脈沖 畫出十進制減法計數(shù)器的時序圖：畫出十進制減法計數(shù)器的時序圖： 注意兩點注意兩點：一是一是每個觸發(fā)器狀態(tài)更新的規(guī)每個觸發(fā)器狀態(tài)更新的規(guī)律決定于狀態(tài)圖，翻轉(zhuǎn)時刻決定于時鐘脈律決定于狀態(tài)圖，翻轉(zhuǎn)時刻決定于時鐘脈沖的觸發(fā)沿；沖的觸發(fā)沿；二是二是CP脈沖數(shù)應大于等于脈沖數(shù)應大于等于N2021-12-26圖圖11-37 2021-12-261213241C PC PC PQC PQC PQ選：選： 1CP2CP3CP4CP、分別為觸發(fā)器分別為觸發(fā)器 、1F2F 、3F

48、4F、的時鐘脈沖的時鐘脈沖 求狀態(tài)求狀態(tài)方方 程程 （4）即各觸發(fā)器的次態(tài)方程）即各觸發(fā)器的次態(tài)方程 圖圖11-38 減法計減法計數(shù)器次態(tài)卡諾圖數(shù)器次態(tài)卡諾圖 2021-12-26得到得到圖圖11-39(a)、(b)、(c)和和(d)所示卡諾圖。所示卡諾圖。圖圖11-392021-12-26得狀態(tài)得狀態(tài)方程為方程為: nnnnnnnnnnnnQQQQQQQQQQQQ1112341231323414(11-6)求輸出求輸出方方 程程 nnnnQQQQB1234(5) 輸出方程輸出方程: 圖圖11-40 借借位位B的卡諾圖的卡諾圖 2021-12-26檢查能否檢查能否自啟動自啟動 (6) 無效狀態(tài)

49、轉(zhuǎn)換情況，如無效狀態(tài)轉(zhuǎn)換情況，如表表11-14和和圖圖11-41所示所示 圖圖11-41求驅(qū)動求驅(qū)動方方 程程 (7) 由由式（式（11-6）狀態(tài)方程結合狀態(tài)方程結合D觸發(fā)器的觸發(fā)器的特性方程特性方程 1nQD即可求得驅(qū)動方程為即可求得驅(qū)動方程為: 443233243211nnnnnnnnDQQQDQDQQQDQ2021-12-26畫出邏畫出邏輯輯 圖圖 (8) 這種方法帶有普遍性但是其中所介紹這種方法帶有普遍性但是其中所介紹的選擇時鐘脈沖的方法，有一定的局限的選擇時鐘脈沖的方法，有一定的局限性。性。 圖圖11-42 異步十進制減法計數(shù)器異步十進制減法計數(shù)器2021-12-263.一般時序電路設計舉例