第7章數(shù)字電子技術(shù)基礎(chǔ)(楊頌華)

1、第7章 常用集成時(shí)序邏輯器件及應(yīng)用第第7章章 常用集成時(shí)序邏輯器件及應(yīng)用常用集成時(shí)序邏輯器件及應(yīng)用 7.1 集成計(jì)數(shù)器集成計(jì)數(shù)器 7.2 集成寄存器和移位寄存器集成寄存器和移位寄存器 7.3 序列信號發(fā)生器序列信號發(fā)生器 7.4 以以MSI為核心的同步時(shí)序電路的分析與設(shè)計(jì)為核心的同步時(shí)序電路的分析與設(shè)計(jì) 第7章 常用集成時(shí)序邏輯器件及應(yīng)用7.1 集集 成成 計(jì)計(jì) 數(shù)數(shù) 器器 集成計(jì)數(shù)器具有功能較完善、通用性強(qiáng)、功耗低、工作速率高且可以自擴(kuò)展等許多優(yōu)點(diǎn)，因而得到廣泛應(yīng)用。 目前由TTL和CMOS電路構(gòu)成的MSI計(jì)數(shù)器都有許多品種， 表 7-1 列出了幾種常用TTL型MSI計(jì)數(shù)器的型號及工作特點(diǎn)。

2、 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-1 常用TTL型MSI計(jì)數(shù)器 第7章 常用集成時(shí)序邏輯器件及應(yīng)用7.1.1 常用集成計(jì)數(shù)器功能分析常用集成計(jì)數(shù)器功能分析 1. 異步集成計(jì)數(shù)器異步集成計(jì)數(shù)器74LS90 74LS90是二五十進(jìn)制異步計(jì)數(shù)器，其內(nèi)部邏輯電路及傳統(tǒng)邏輯符號分別如圖7-1(a)、 (b)所示。它包含兩個(gè)獨(dú)立的下降沿觸發(fā)的計(jì)數(shù)器，即模2(二進(jìn)制)和模5(五進(jìn)制)計(jì)數(shù)器； 異步清0端R01、R02和異步置9端S91、S92均為高電平有效，圖 7-1(c)為74LS90的簡化結(jié)構(gòu)框圖。采用這種結(jié)構(gòu)可以增加使用的靈活性。74LS196、74LS293等異步計(jì)數(shù)器多采用這種結(jié)構(gòu)。 第

3、7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-1 74LS90計(jì)數(shù)器(a) 邏輯圖； (b) 傳統(tǒng)邏輯符號； (c) 結(jié)構(gòu)框圖 S1JC11KRS1JC11KR1JC11K1 R1JC11K1 R&FFAFFBFFCQAQBQC&R01R02CP2CP1&S92S91QDQAQBQCQDCP1CP2S91S92R01R02(a)(b)74LS90M=2M=5QAQBQCQDS91S92R01R02CP1CP2(c)FFD第7章 常用集成時(shí)序邏輯器件及應(yīng)用 74LS90的功能表如表7-2 所示。從表中看出，當(dāng)R01R02=1， S91S92=0時(shí)，無論時(shí)鐘如何，輸出全部清0；而

4、當(dāng)S91S92=1時(shí)，無論時(shí)鐘和清0信號R01、R02如何，輸出就置9。這說明清0、置9都是異步操作，而且置9是優(yōu)先的，所以稱R01、R02為異步清0端，S91、S92為異步置9端。 表 7-2 74LS90功能表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 當(dāng)滿足R01R02=0、S91S92=0時(shí)電路才能執(zhí)行計(jì)數(shù)操作，根據(jù)CP1、CP2的各種接法可以實(shí)現(xiàn)不同的計(jì)數(shù)功能。當(dāng)計(jì)數(shù)脈沖從CP1輸入，CP2不加信號時(shí)，QA端輸出2分頻信號，即實(shí)現(xiàn)二進(jìn)制計(jì)數(shù)。當(dāng)CP1不加信號，計(jì)數(shù)脈沖從CP2輸入時(shí)，QD、 QC、QB實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)。實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)有兩種接法。圖7-2(a)是8421 BCD碼接法，先模2計(jì)

5、數(shù)，后模5計(jì)數(shù)，由QD、QC、 QB、QA 輸出8421 BCD碼，最高位QD作進(jìn)位輸出。圖7-2(b)是5421 BCD碼接法，先模5計(jì)數(shù)，后模2計(jì)數(shù)，由QA、QD、 QC、QB輸出5421 BCD碼，最高位Q作進(jìn)位輸出，波形對稱。 兩種接法的狀態(tài)轉(zhuǎn)換表(也稱態(tài)序表)見表 7-3。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-3 兩種接法的態(tài)序表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-2 74LS90構(gòu)成十進(jìn)制計(jì)數(shù)器的兩種接法(a) 8421 BCD碼接法； (b) 5421 BCD碼接法 QAQBQCQDCP1CP274LS90CP(a)(b)QAQBQCQDCP1CP274LS90CP

6、S91S92R01R02S91S92R01R02第7章 常用集成時(shí)序邏輯器件及應(yīng)用 2. 同步集成計(jì)數(shù)器同步集成計(jì)數(shù)器74161 74161是模24(四位二進(jìn)制)同步計(jì)數(shù)器，具有計(jì)數(shù)、保持、 預(yù)置、清0功能，其邏輯電路及傳統(tǒng)邏輯符號分別如圖7-3(a)、 (b)所示。它由四個(gè)JK觸發(fā)器和一些控制門組成，QD、 QC、QB、QA 是計(jì)數(shù)輸出，QD 為最高位。74LS161與74161內(nèi)部電路不同，但外部引腳圖及功能表均相同。 OC為進(jìn)位輸出端，OC=QDQCQBQAT，僅當(dāng)T=1且計(jì)數(shù)狀態(tài)為1111時(shí)，OC才變高，并產(chǎn)生進(jìn)位信號。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用&C11KR1J&am

7、p;1&C11KR1J&1&C11KR1J&1&C11KR1J&1&TPD1CrC1CP計(jì)數(shù)脈沖BA1LDQAQBQCQDOC(b)QAQBQCQDPCPABCD74161TCrLDOC(a)(MSB)圖 7-3 74161計(jì)數(shù)器(a) 邏輯圖； (b) 傳統(tǒng)邏輯符號 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 CP為計(jì)數(shù)脈沖輸入端，上升沿有效。 Cr為異步清0端，低電平有效，只要Cr=0，立即有QDQCQBQA=0000，與CP無關(guān)。 LD為同步預(yù)置端，低電平有效，當(dāng)Cr=1，LD=0，在CP上升沿來到時(shí)，才能將預(yù)置輸入端D、C、B、A的數(shù)據(jù)送

8、至輸出端，即QDQCQBQA=DCBA。 P、T為計(jì)數(shù)器允許控制端，高電平有效，只有當(dāng)Cr=LD=1， PT=1，在CP作用下計(jì)數(shù)器才能正常計(jì)數(shù)。當(dāng)P、T中有一個(gè)為低時(shí)，各觸發(fā)器的J、K端均為0，從而使計(jì)數(shù)器處于保持狀態(tài)。P、T的區(qū)別是T影響進(jìn)位輸出OC，而P則不影響OC。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表7-4 74161功能表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖圖 7-4 74161 時(shí)序圖時(shí)序圖 CrLDABCDCPPTQAQBQCQD12131415012清除 置數(shù)計(jì)數(shù)保持OC第7章 常用集成時(shí)序邏輯器件及應(yīng)用3. 十進(jìn)制可逆集成計(jì)數(shù)器十進(jìn)制可逆集成計(jì)數(shù)器74LS192 圖 7-

9、5 74LS192傳統(tǒng)邏輯符號 QDQCQBQACP+DCBA74LS192CrLDOCOBCP(MSB)第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-5 74LS192功能表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 該器件為雙時(shí)鐘工作方式，CP+是加計(jì)數(shù)時(shí)鐘輸入，CP-是減計(jì)數(shù)時(shí)鐘輸入，均為上升沿觸發(fā)，采用8421 BCD碼計(jì)數(shù)。 Cr為異步清0端，高電平有效。 LD為異步預(yù)置控制端，低電平有效，當(dāng)Cr=0、LD=0時(shí)預(yù) 置 輸 入 端 D、C、B、A 的 數(shù) 據(jù) 送 至 輸 出 端 ， 即QDQCQBQA=DCBA。 進(jìn)位輸出和借位輸出是分開的。 OC為進(jìn)位輸出，加法計(jì)數(shù)時(shí)，進(jìn)入1001狀態(tài)后有負(fù)

10、脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。 OB為借位輸出，減法計(jì)數(shù)時(shí)，進(jìn)入0000狀態(tài)后有負(fù)脈沖輸出，脈寬為一個(gè)時(shí)鐘周期。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用4. 二進(jìn)制可逆集成計(jì)數(shù)器二進(jìn)制可逆集成計(jì)數(shù)器74LS169 圖7-6 74LS169傳統(tǒng)邏輯符號 表 7-6 74LS169功能表 QDQCQBQAD CBA74LS169CPLDOC(MSB)PTU/D第7章 常用集成時(shí)序邏輯器件及應(yīng)用 74LS169的特點(diǎn)如下： 該器件為加減控制型的可逆計(jì)數(shù)器，U/D=1時(shí)進(jìn)行加法計(jì)數(shù)，U/D=0時(shí)進(jìn)行減法計(jì)數(shù)。模為16，時(shí)鐘上升沿觸發(fā)。 LD為同步預(yù)置控制端，低電平有效。 沒有清0端， 因此清0靠預(yù)置來實(shí)現(xiàn)

11、。 進(jìn)位和借位輸出都從同一輸出端OC輸出。當(dāng)加法計(jì)數(shù)進(jìn)入1111后，OC端有負(fù)脈沖輸出，當(dāng)減法計(jì)數(shù)進(jìn)入0000后，OC端有負(fù)脈沖輸出。輸出的負(fù)脈沖與時(shí)鐘上升沿同步，寬度為一個(gè)時(shí)鐘周期。 P、T為計(jì)數(shù)允許端，低電平有效。只有當(dāng)LD=1，P=T=0， 在CP作用下計(jì)數(shù)器才能正常工作，否則保持原狀態(tài)不變。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-7 74LS169時(shí)序工作波形圖 LD置入ABCDCP數(shù)據(jù)輸入U(xiǎn)/DP和TQAQBQCQD1314150212210151413減法計(jì)數(shù)保持加法計(jì)數(shù)置入OC第7章 常用集成時(shí)序邏輯器件及應(yīng)用7.1.2 集成計(jì)數(shù)器的級聯(lián)集成計(jì)數(shù)器的級聯(lián) 1. 異步級聯(lián)異步級

12、聯(lián) 用前一級計(jì)數(shù)器的輸出作為后一級計(jì)數(shù)器的時(shí)鐘信號。這種信號可以取自前一級的進(jìn)位(或借位)輸出，也可直接取自高位觸發(fā)器的輸出。 此時(shí)若后一級計(jì)數(shù)器有計(jì)數(shù)允許控制端，則應(yīng)使它處于允許計(jì)數(shù)狀態(tài)。圖7-8是兩片74LS90按異步級聯(lián)方式組成的 1010=100進(jìn)制計(jì)數(shù)器。圖中每片74LS90接成8421 BCD碼計(jì)數(shù)器，第二級的時(shí)鐘由第一級輸出QD提供。第一級每經(jīng)過10個(gè)狀態(tài)向第二級提供一個(gè)時(shí)鐘有效沿，使第二級改變一次狀態(tài)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-8 74LS90的級聯(lián)擴(kuò)展 QAQBQCQDCP1CP274LS90(1)QAQBQCQDCP1CP274LS90(2)S91S92R

13、01R02S91S92R01R02第7章 常用集成時(shí)序邏輯器件及應(yīng)用 2. 同步級聯(lián)同步級聯(lián) 同步級聯(lián)時(shí)，外加時(shí)鐘信號同時(shí)接到各片的時(shí)鐘輸入端，用前一級的進(jìn)位(借位)輸出信號作為下級的工作狀態(tài)控制信號(計(jì)數(shù)允許或使能信號)。只有當(dāng)進(jìn)位(借位)信號有效時(shí)， 時(shí)鐘輸入才能對后級計(jì)數(shù)器起作用。在同步級聯(lián)中，計(jì)數(shù)器的計(jì)數(shù)允許(使能)端和進(jìn)位(借位)端的連接有不同的方法，常見的有兩種： 利用T端串行級聯(lián)，各片的T端與相鄰低位片的OC相連， 級聯(lián)電路如圖7-9(a)所示。從圖中看出，因T1=1，所以 01234567245672301231012312QQQQQQQQTQQQQOTQQQQTQQQQOTC

14、C第7章 常用集成時(shí)序邏輯器件及應(yīng)用當(dāng)片1開始計(jì)數(shù)，但未計(jì)滿時(shí)，由于T2=0, 所以片2、片3均處于保持狀態(tài)。只有當(dāng)片1計(jì)滿需要進(jìn)位時(shí)，即T2=OC1=1時(shí)， 片2才在下一個(gè)時(shí)鐘作用下加1計(jì)數(shù)。同理，只有當(dāng)?shù)臀黄魑惠敵鋈珵?，即T3=OC2=1時(shí)，片3才可能計(jì)數(shù)。 這種級聯(lián)方式工作速度較低，因?yàn)槠g進(jìn)位信號OC是逐級傳遞的。例如， 當(dāng)Q7Q0=11111110時(shí)，T3=0，此時(shí)若CP有效，使Q0由01， 則經(jīng)片1延遲建立OC1，再經(jīng)T2到OC2的傳遞延遲，T3才由01， 待片3內(nèi)部穩(wěn)定后，才在下一個(gè)CP作用下使片3開始計(jì)數(shù)。因此，計(jì)數(shù)的最高頻率將受到片數(shù)的限制，片數(shù)越多，計(jì)數(shù)頻率越低。 第7

15、章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-9 74161的兩種同步級聯(lián)方式 QAQBQCQDQ0Q1Q2Q3OC1P1T174161(1)QAQBQCQDQ4Q5Q6Q7OC2P2T21QAQBQCQDQ8Q9Q10Q11OC3P3T311CCP(a)QAQBQCQDQ0Q1Q2Q3OC1P1QAQBQCQDQ4Q5Q6Q7OC2P2T2QAQBQCQDQ8Q9Q10Q11OC3P3T31CP(b)74161(2)74161(3)74161(3)74161(1)74161(2)CPCPCPCPT11CPCP&COC1OC3(c)第7章 常用集成時(shí)序邏輯器件及應(yīng)用 利用P、T雙重控制，最低位

16、片的OC1并行接到其它各片的P端，只有T2不與OC1相連，其它高位片的T端均與相鄰低位片OC相連。級聯(lián)電路如圖 7-9(b)所示。 從圖中看出： 45672456723012310123123211QQQQTQQQQOTQQQQTQQQQOPPTTCC第7章 常用集成時(shí)序邏輯器件及應(yīng)用 顯然，只有P3=1,T3=1，即低片各位輸出全為1時(shí),片3才可能計(jì)數(shù)，但OC傳遞比第一種方法快多了。例如，Q7Q0=11111110時(shí)T3已經(jīng)為1，雖然P3=0，但只要有CP作用， Q0由01，只需經(jīng)片1延遲，就可以使P3=OC1=1，片3穩(wěn)定后，在CP作用下便可開始計(jì)數(shù)。因此這種接法速度較快，而且級數(shù)越多，優(yōu)

17、越性越明顯。但這種接法其最高位片的進(jìn)位OC3=1時(shí)并不表示計(jì)數(shù)器已計(jì)到最大值，只有將最高位片OC3和片1的OC1相與，其輸出才能作為整個(gè)計(jì)數(shù)器的進(jìn)位輸出，見圖 7-9(c)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用7.1.3 任意模值計(jì)數(shù)器任意模值計(jì)數(shù)器 集成計(jì)數(shù)器可以加適當(dāng)反饋電路后構(gòu)成任意模值計(jì)數(shù)器。 設(shè)計(jì)數(shù)器的最大計(jì)數(shù)值為N，若要得到一個(gè)模值為M(N)的計(jì)數(shù)器，則只要在N進(jìn)制計(jì)數(shù)器的順序計(jì)數(shù)過程中，設(shè)法使之跳過(N-M)個(gè)狀態(tài)，只在M個(gè)狀態(tài)中循環(huán)就可以了。通常MSI計(jì)數(shù)器都有清0、置數(shù)等多個(gè)控制端，因此實(shí)現(xiàn)模M計(jì)數(shù)器的基本方法有兩種：一種是反饋清0法(或稱復(fù)位法)， 另一種是反饋置數(shù)法(或稱

18、置數(shù)法)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 1. 反饋清反饋清0法法 這種方法的基本思想是：計(jì)數(shù)器從全0狀態(tài)S0開始計(jì)數(shù)， 計(jì)滿M個(gè)狀態(tài)后產(chǎn)生清0信號，使計(jì)數(shù)器恢復(fù)到初態(tài)S0，然后再重復(fù)上述過程。具體做法又分兩種情況： 異步清0。計(jì)數(shù)器在S0SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM狀態(tài)時(shí)，利用SM狀態(tài)進(jìn)行譯碼產(chǎn)生清0信號并反饋到異步清0端，使計(jì)數(shù)器立即返回S0狀態(tài)。其示意圖如圖7-10(a)中虛線所示。由于是異步清0，只要SM狀態(tài)一出現(xiàn)便立即被置成S0狀態(tài)，因此SM狀態(tài)只在極短的瞬間出現(xiàn)，通常稱它為“過渡態(tài)”。在計(jì)數(shù)器的穩(wěn)定狀態(tài)循環(huán)中不包含SM狀態(tài)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖

19、 7-10 實(shí)現(xiàn)任意模值計(jì)數(shù)器的示意圖(a) 清0法； (b) 置數(shù)法 SN1S0S1SN2SMSM1SM2S2復(fù)位(a)S0Si1SiSN1Si+MSi+M1Si+M2Si+1置數(shù)(b)第7章 常用集成時(shí)序邏輯器件及應(yīng)用 同步清0。計(jì)數(shù)器在S0SM-1共M個(gè)狀態(tài)中工作，當(dāng)計(jì)數(shù)器進(jìn)入SM-1狀態(tài)時(shí)，利用SM-1狀態(tài)譯碼產(chǎn)生清0信號并反饋到同步清0端，要等下一拍時(shí)鐘來到時(shí)，才完成清0動(dòng)作，使計(jì)數(shù)器返回S0?？梢?，同步清0沒有過渡狀態(tài)，其示意圖如圖 7-10(a)中實(shí)線所示。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 2. 反饋置數(shù)法反饋置數(shù)法 置數(shù)法和清0法不同，由于置數(shù)操作可以在任意狀態(tài)下進(jìn)行，因此

20、計(jì)數(shù)器不一定從全0狀態(tài)S0開始計(jì)數(shù)。它可以通過預(yù)置功能使計(jì)數(shù)器從某個(gè)預(yù)置狀態(tài)Si開始計(jì)數(shù)，計(jì)滿M個(gè)狀態(tài)后產(chǎn)生置數(shù)信號，使計(jì)數(shù)器又進(jìn)入預(yù)置狀態(tài)Si，然后再重復(fù)上述過程，其示意圖如圖7-10(b)所示。這種方法適用于有預(yù)置功能的計(jì)數(shù)器。對于同步預(yù)置的計(jì)數(shù)器，使置數(shù)(LD)有效的信號應(yīng)從Si+M-1狀態(tài)譯出，等下一個(gè)CP到來時(shí)，才將預(yù)置數(shù)置入計(jì)數(shù)器，計(jì)數(shù)器在Si、Si+1、 Si+M-1共M個(gè)狀態(tài)中循環(huán)， 如圖7-10(b)中實(shí)線所示；對于異步預(yù)置的計(jì)數(shù)器，使置數(shù)(LD)有效的信號應(yīng)從Si+M狀態(tài)譯出，當(dāng)Si+M狀態(tài)一出現(xiàn)，即置數(shù)信號一有效，立即就將預(yù)置數(shù)置入計(jì)數(shù)器，它不受CP控制，所以Si+M狀態(tài)

21、只在極短的瞬間出現(xiàn)，穩(wěn)定狀態(tài)循環(huán)中不包含S i+M，如圖7-10(b)中虛線所示。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 綜上所述，采用反饋清0法或反饋置數(shù)法設(shè)計(jì)任意模值計(jì)數(shù)器都需要經(jīng)過以下三個(gè)步驟： 選擇模M計(jì)數(shù)器的計(jì)數(shù)范圍，確定初態(tài)和末態(tài)； 確定產(chǎn)生清0或置數(shù)信號的譯碼狀態(tài)，然后根據(jù)譯碼狀態(tài)設(shè)計(jì)譯碼反饋電路； 畫出模M計(jì)數(shù)器的邏輯電路。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【例【例 7-1】 用用74LS90實(shí)現(xiàn)模實(shí)現(xiàn)模7計(jì)數(shù)器。計(jì)數(shù)器。 解：解：因?yàn)?4LS90有異步清0和異步置9功能，并有8421BCD碼和5421BCD碼兩種接法，因此可以用四種方案設(shè)計(jì)。 異步清0法。 計(jì)數(shù)范圍是 06

22、， 計(jì)到7時(shí)異步清0。 8421 BCD碼接法的態(tài)序表如表7-7 所示。計(jì)數(shù)器輸出QD、QC、QB、QA 的有效狀態(tài)為00000110，計(jì)到0111時(shí)異步清0，譯碼狀態(tài)為0111，利用部分譯碼設(shè)計(jì)譯碼門，故R01R02=QCQBQA，即當(dāng)QC、QB、QA全為高時(shí)R01R02=1，使計(jì)數(shù)器復(fù)位到全0狀態(tài)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 5421 BCD碼接法的態(tài)序表如表 7-8 所示。計(jì)數(shù)器輸出QA、QD、QC、QB 的有效狀態(tài)為 00001001，計(jì)到 1010 時(shí)異步清0，譯碼門邏輯方程為R01R02=QCQA。兩種接法的波形圖和邏輯電路分別如圖7-11(a)、 (b)所示。從波形圖中

23、可看出，在過渡態(tài) 0111 和 1010 中，輸出端都有“毛刺”，這是異步清0產(chǎn)生的。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表表 7-7 清清0法法8421BCD碼態(tài)序表碼態(tài)序表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表表 7-8 清清0法法5421BCD碼態(tài)序表碼態(tài)序表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖圖 7-11 例例 7-1 清清0法邏輯圖和時(shí)序圖法邏輯圖和時(shí)序圖(a) 8421 BCD碼接法；碼接法； (b) 5421 BCD碼接法碼接法 QAQBQCQDCP1CP2S91S92R01R0274LS90&CPCP123456789QAQBQCQDR01R02(a)(b)QAQBQ

24、CQDCP1CP2S91S92R01R0274LS90&CPCP123456789QBQCQDQAR01R02第7章 常用集成時(shí)序邏輯器件及應(yīng)用 反饋置 9 法。 以9為起始狀態(tài)，按9、0、1、2、3、4、5 順序計(jì)數(shù)，計(jì)到 6 時(shí)異步置 9。 8421 BCD碼接法。態(tài)序表如表7-9所示，譯碼邏輯方程為S91S92=QCQB，其邏輯電路如圖 7-12(a)所示。 5421 BCD碼接法。態(tài)序表如表7-10所示，譯碼邏輯方程為S91S92=QAQB，其邏輯電路如圖 7-12(b)所示。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表表7-9 置置9法法8421BCD碼態(tài)序表碼態(tài)序表 第7章 常用

25、集成時(shí)序邏輯器件及應(yīng)用表表 7-10 置置9法法5421 BCD碼態(tài)序表碼態(tài)序表第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-12 例 7-1 置9法邏輯圖(a) 8421 BCD碼接法； (b) 5421 BCD碼接法 QAQBQCQDCP1CP2S91S92R01R0274LS90CP(a)(b)QAQBQCQDCP1CP2S91S92R01R0274LS90CP第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【例【例7-2】用74161實(shí)現(xiàn)模7計(jì)數(shù)器。 解解： 74161有異步清0和同步置數(shù)功能，因此可以采用異步清 0 法和同步置數(shù)法實(shí)現(xiàn)任意模值計(jì)數(shù)器。 采用異步清 0 法和74LS90相似，不同的是7

26、4161的異步清0 端Cr是低電平有效，因此譯碼門應(yīng)采用與非門。模 7 計(jì)數(shù)器態(tài)序表見表 7-11(a)，邏輯圖見圖 7-13(a)。 置數(shù)法是通過控制同步置數(shù)端LD和預(yù)置輸入端DCBA來實(shí)現(xiàn)模M計(jì)數(shù)器。由于置數(shù)狀態(tài)可在N個(gè)狀態(tài)中任選，因此實(shí)現(xiàn)的方案很多，常用方法有三種： 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 同步置0法(前M個(gè)狀態(tài)計(jì)數(shù))。 選用S0SM-1共M個(gè)狀態(tài)計(jì)數(shù)，計(jì)到SM-1時(shí)使LD=0，等下一個(gè)CP來到時(shí)置0，即返回S0狀態(tài)。這種方法和同步清0 似，但必須設(shè)置預(yù)置輸入DCBA=0000。本例中M=7，故選用 00000110 共七個(gè)狀態(tài)，計(jì)到 0110 時(shí)同步置 0 ，LD=QCQB

27、，其態(tài)序表見表7-11(b)，邏輯圖見圖7-13(b)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 OC置數(shù)法(后M個(gè)狀態(tài)計(jì)數(shù))。 選用SiSN-1共M個(gè)狀態(tài)，當(dāng)計(jì)到SN-1狀態(tài)并產(chǎn)生進(jìn)位信號時(shí)，利用進(jìn)位信號置數(shù)，使計(jì)數(shù)器返回初態(tài)Si。同步置數(shù)時(shí)預(yù)置輸入數(shù)的設(shè)置為N-M。本例要求M=7，預(yù)置數(shù)為16-M=9, 即DCBA=1001，故選用10011111共七個(gè)狀態(tài)，計(jì)到 1111 時(shí)利用OC同步置數(shù)，所以LD=OC，其態(tài)序表見表7-11(c)，邏輯圖見圖 7-13(c)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 中間任意M個(gè)狀態(tài)計(jì)數(shù)。 隨意選用SiSi+M-1共M個(gè)狀態(tài)，計(jì)到Si+M-1時(shí)譯碼使LD=0

28、，等下一個(gè)CP來到時(shí)返回Si狀態(tài)。本例選用 00101000 共七個(gè)狀態(tài)，計(jì)到 1000 時(shí)同步置數(shù)，故LD=QD，DCBA=0010，態(tài)序表見表 7-11(d)，邏輯圖見圖 7-13(d) 。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-13 例 7-2 模 7 計(jì)數(shù)器的四種實(shí)現(xiàn)方法 QAQBQCQDPCr74161A B C D&T1LD(a)QAQBQCQDPCr74161A BC D&T1LD(b)QAQBQCQDPCr74161A BC DT1LD(c)OC110011QAQBQCQDPCr74161A B C DT1LD(d)OC101001OCOC1CPCPCPCP

29、CPCPCPCP第7章 常用集成時(shí)序邏輯器件及應(yīng)用表表 7-11 例例 7-2 態(tài)序表態(tài)序表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 如果要求實(shí)現(xiàn)的模值M超過單片計(jì)數(shù)器的計(jì)數(shù)范圍時(shí)， 必須將多片計(jì)數(shù)器級聯(lián)，才能實(shí)現(xiàn)模M計(jì)數(shù)器。常用的方法有兩種： 將模M分解為M=M1M2Mn，用n片計(jì)數(shù)器分別組成模值為M1、M2、 、Mn的計(jì)數(shù)器，然后再將它們異步級聯(lián)組成模M計(jì)數(shù)器。 先將n片計(jì)數(shù)器級聯(lián)組成最大計(jì)數(shù)值NM的計(jì)數(shù)器，然后采用整體清 0 或整體置數(shù)的方法實(shí)現(xiàn)模M計(jì)數(shù)器。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【例【例7-3】試用74LS90實(shí)現(xiàn)模 54 計(jì)數(shù)器。 解解：因一片74LS90的最大計(jì)數(shù)值為10

30、，故實(shí)現(xiàn)模54計(jì)數(shù)器需要用兩片74LS90。 大模分解法。 可將M分解為 54=69，用兩片74LS90分別組成8421BCD碼模 6、模 9 計(jì)數(shù)器，然后級聯(lián)組成 M=54 計(jì)數(shù)器，其邏輯圖如圖 7-14(a)所示。圖中，模 6 計(jì)數(shù)器的進(jìn)位信號應(yīng)從QC輸出。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 整體清 0 法。 先將兩片74LS90用8421BCD碼接法構(gòu)成模100計(jì)數(shù)器，然后加譯碼反饋電路構(gòu)成模54計(jì)數(shù)器。過渡態(tài) ， 所 以 譯 碼 邏 輯 方 程為 。 模 54 計(jì)數(shù)器的邏輯圖如圖 7-14(b)所示。 01010100ABCDBCDQQQQQQQCACQQQRRRR02010201圖

31、圖 7-14 例例 7-3 用用 74LS90 實(shí)現(xiàn)模實(shí)現(xiàn)模 54 計(jì)數(shù)器邏輯圖計(jì)數(shù)器邏輯圖(a) 大模分解法大模分解法; (b) 整體清整體清 0 法法 QAQBQCQD74LS90S91CPCP1CP2S92R01R02QAQBQCQD74LS90S91CP1CP2S92R01R02(a)QAQBQCQD74LS90S91CPCP1CP2S92R01R02QAQBQCQD74LS90S91CP1CP2S92R01R02&(b)第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【例7-4】 試用 74161 實(shí)現(xiàn)模 60 計(jì)數(shù)器。 解：解： 因一片 74161 最大計(jì)數(shù)值為 16，故實(shí)現(xiàn)模 60

32、計(jì)數(shù)器必須用兩片 74161。 大模分解法。 可將M分解為 60=610，用兩片 74161 分別組成模 6、 模 10 計(jì)數(shù)器，然后級聯(lián)組成模 60 計(jì)數(shù)器，邏輯電路如圖 7-15(a)所示。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用(a)QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611QAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611&(b)QAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611001000111(c)CPC

33、PCPCPABCDCrLD01101CPCPCPCP圖 7-15 例 7-4 模 60 計(jì)數(shù)器邏輯圖(a) 大模分解法； (b) 整體置 0 法； (c) OC整體置數(shù)法 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 整體置數(shù)法。 先將兩片74161 同步級聯(lián)組成 N=162=256 的計(jì)數(shù)器，然后用整體置數(shù)法構(gòu)成模60計(jì)數(shù)器。圖7-15(b)為整體置0邏輯圖， 計(jì)數(shù)范圍為 059，當(dāng)計(jì)到 59(00111011)時(shí)同步置0。圖7-15(c)為OC整體置數(shù)法邏輯圖，計(jì)數(shù)范圍為 196255，計(jì)到 255(OC=1)時(shí)使兩片LD均為 0，下一個(gè)C P 來 到 時(shí) 置 數(shù) ， 預(yù) 置 輸 入 = 2 5 6

34、 - M = 1 9 6 , 故DCBADCBA=(196)10=(11000100)2。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 通常，凡是具有預(yù)置功能的加(減)計(jì)數(shù)器都可以實(shí)現(xiàn)可編程分頻器，只要用進(jìn)位(或借位)輸出去控制置數(shù)端，使加計(jì)數(shù)計(jì)到SN-1狀態(tài)，或減計(jì)數(shù)計(jì)到S0狀態(tài)時(shí)置數(shù)控制端有效，使計(jì)數(shù)器又進(jìn)入Si預(yù)置狀態(tài)。這樣計(jì)數(shù)器總是在SiSN-1(或S0)共M個(gè)狀態(tài)中循環(huán)，從而構(gòu)成模M計(jì)數(shù)器。表7-12列出了在不同工作條件下預(yù)置輸入數(shù)的設(shè)置方式。表中N為最大計(jì)數(shù)值，M為要求實(shí)現(xiàn)的模值。對于同步置數(shù)加法計(jì)數(shù)器，預(yù)置值=N-M=M補(bǔ)，M=N-預(yù)=預(yù)補(bǔ)，即如果已知M，只要求出M補(bǔ)(M的各位求反，末位

35、加 1)，即可求得預(yù)置值；同理，若已知預(yù)置值，只要求出預(yù)補(bǔ)即可求得模M的值?？梢娪眠@種方法設(shè)計(jì)可編程分頻器是很簡便的。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-12 可編程計(jì)數(shù)器預(yù)置輸入數(shù)的設(shè)置 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【 例例 7-5 】圖 7-16 為可編程分頻器，試分別求出M=100 和M=200 時(shí)的預(yù)置值；若I7I0=01101000，試求M值。 解：解：該電路為同步置數(shù)加法計(jì)數(shù)器，最大計(jì)數(shù)值N=256。 根據(jù)預(yù)置值=N-M=M補(bǔ)，可求得： 當(dāng)M=(100)10=(01100100)2時(shí)，預(yù)置值DCBADCBA=M補(bǔ)=10011100；當(dāng)M=(200)10=(11001

36、000)2 時(shí)，預(yù)置值DCBADCBA=M補(bǔ)=00111000。 當(dāng)I7I0=01101000 時(shí)，由于M=預(yù)補(bǔ)，因此M=01101000補(bǔ)=(10011000) 2=152。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-16 例 7-5 可編程分頻器 QAQBQCQDOCABCDPT1LD74161QAQBQCQDOCTPLD74161CPI0I1I2I31I4I5I6I7CPABCDCP第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【 例例 7-6 】 分別用74LS192 和 74LS169 實(shí)現(xiàn)模 6加法計(jì)數(shù)器和模 6 減法計(jì)數(shù)器。 解：解： 用74LS192實(shí)現(xiàn)模6加、減計(jì)數(shù)器。由于74LS19

37、2為異步預(yù)置，最大計(jì)數(shù)值N=10，因此，加計(jì)數(shù)時(shí)預(yù)置值=N-M-1=10-6-1=3，減計(jì)數(shù)時(shí)，預(yù)置值=M=6。其態(tài)序表分別如表 7-13(a)、 (b)所示， 邏輯圖如圖 7-17(a)、 (b)所示。 用74LS169實(shí)現(xiàn)模 6 加、減計(jì)數(shù)器。由于74LS169為同步置數(shù)，最大計(jì)數(shù)值N=16，因此，加計(jì)數(shù)時(shí)預(yù)置值=N-M=16-6=10=(1010) 2, 減計(jì)數(shù)時(shí)預(yù)置值M-1=6-1=5=(0101)2。其態(tài)序表分別如表 7-13(c)、 (d)所示，邏輯圖如圖7-17(c)、(d)所示。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-13 例 7-6 態(tài)序表 第7章 常用集成時(shí)序邏輯器件及

38、應(yīng)用圖圖 7-17 例例 7-6 模模 6 計(jì)數(shù)器計(jì)數(shù)器(a)、 (c) 模模6加法計(jì)數(shù)器；加法計(jì)數(shù)器； (b)、 (d) 模模6減法計(jì)數(shù)器減法計(jì)數(shù)器 QDCPCP+CrQCQBQAOCOBABCDLDCP1(a)QDCPCP+CrQCQBQAOCOBABCDLDCP1(b)QDCPQCQBQAU/DOCABCDLDCP(c)10101QDCPQCQBQAU/DOCABCDLDCP(d)100174LS16974LS19274LS19274LS16911PTPT第7章 常用集成時(shí)序邏輯器件及應(yīng)用7.2 集成寄存器和移位寄存器集成寄存器和移位寄存器 7.2.1 常用集成寄存器常用集成寄存器 一類

39、是由多個(gè)(邊沿觸發(fā))D觸發(fā)器組成的觸發(fā)型集成寄存器， 如74LS171(4D)、74LS175(4D)、74LS174(6D)、 74LS273(8D)等。圖 7-18(a)是74LS171的邏輯符號，其功能表如表 7-14 所示。其中Cr為異步清 0 端，當(dāng)Cr=1時(shí)，在CP上升沿作用下，輸出Q接收輸入代碼，若CP無效時(shí)輸出保持不變。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 另一類是由帶使能端(電位控制式)D觸發(fā)器構(gòu)成的鎖存型集成寄存器，如74LS375(4D)、74LS363(8D)、 74LS373(8D)等。圖 7-18(b)是八D鎖存器 74LS373的邏輯符號，其功能表見表 7-15。

40、當(dāng)EN1EN0=10 時(shí)，輸出Q隨輸入D變化，接收輸入代碼；當(dāng)EN1EN0=00 時(shí)鎖存代碼；當(dāng)EN0=1時(shí)，輸出端的三態(tài)門處于禁止?fàn)顟B(tài)，因此輸出為高阻。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-14 74LS171 功能表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-15 74LS373 功能表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-18 集成寄存器(a) 74LS171 的邏輯符號； (b)74LS373的邏輯符號 1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q(a)CP1D2D3D4DCr1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q(b)EN01D 2D 3D 4DEN174LS1

41、7174LS3735D 6D 7D 8D第7章 常用集成時(shí)序邏輯器件及應(yīng)用7.2.2 常用集成移位寄存器常用集成移位寄存器 1. 四位雙向移位寄存器四位雙向移位寄存器74LS194 74LS194是四位通用移存器，具有左移、右移、并行置數(shù)、保持、清除等多種功能，其內(nèi)部結(jié)構(gòu)與邏輯符號分別如圖 7-19(a)、(b)所示，功能表如表7-16 所示。74LS194各引出端功能如下： D0D3: 并行數(shù)碼輸入端。 Cr: 異步清 0 端，低電平有效。 SR、SL：右移、左移串行數(shù)碼輸入端。 S1、 S0： 工作方式控制端。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-19 74LS194四位雙向移位寄存

42、器(a) 邏輯圖； (b) 邏輯符號； (c) 時(shí)序圖 RD1RC11S1&RD1RC11S1&RD1RC11S1&RD1RC11S1&1111S0S1SRD0D1D2D3SL1CrCPQ3Q2Q1Q0(a)CPS0S1CrSRSLD0HLD1D2D3Q0Q1Q2Q3清送除數(shù)右移左移禁止清除(c)S1S0SLD3D2D1D0Cr74LS194CPSR(b)1CPQ0Q1Q2Q3第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-16 74LS194 功能表 從其功能表和圖7-19(c)時(shí)序圖可以看出，只要Cr=0，移存器無條件清 0。只有當(dāng)Cr=1，CP上升沿到達(dá)時(shí)，電路

43、才可能按S1S0設(shè)置的方式執(zhí)行移位或置數(shù)操作：S1S0=11為并行置數(shù)，S1S0=01為右移，S1S0=10為左移，時(shí)鐘無效或雖然時(shí)鐘有效，但S1S0=00 則電路保持原態(tài)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用2. 集成移位寄存器的應(yīng)用集成移位寄存器的應(yīng)用 1) 實(shí)現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換 在數(shù)字系統(tǒng)中，信息的傳播通常是串行的，而處理和加工往往是并行的，因此經(jīng)常要進(jìn)行輸入、輸出的串、并轉(zhuǎn)換。 圖圖 7-20 七位串入七位串入并出轉(zhuǎn)換電路并出轉(zhuǎn)換電路 Q0Q1Q2Q3S1S0CrD0D1D2D3SRQ0Q1Q2Q3S1S0CrD0D1D2D3SRQ4Q3Q2Q111Q5Q6Q7Q8轉(zhuǎn)換完成信號1串行輸入

44、D6D0清0CP74LS19474LS1947-201并行輸出CPCP第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-17 七位串入并出狀態(tài)表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-21 七位并入串出轉(zhuǎn)換電路 Q0Q1Q2Q3S1S0D0D1D2D3SRQ0Q1Q2Q3S1S0D0D1D2D3SRQ01&Q4Q5Q6Q71CP74LS19474LS194d3d2d1d01d4d5d6d7&Q1Q2Q3串行輸出轉(zhuǎn)換完成信號STCPCPG2G1第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-18 七位并入串出狀態(tài)表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用2) 構(gòu)成移位型計(jì)數(shù)器 圖 7-22 移

45、位型計(jì)數(shù)器一般框圖 移位型計(jì)數(shù)器的狀態(tài)變化順序必須符合移位的規(guī)律，即 ),.,2(,11111niQQDQinin組合控制邏輯Q1Q2Qnn位移位寄存器FCP第7章 常用集成時(shí)序邏輯器件及應(yīng)用 環(huán)型計(jì)數(shù)器。 圖 7-23 四位環(huán)型計(jì)數(shù)器(a) 邏輯電路； (b) 完全狀態(tài)圖 0100000100101000101001011111000011000011011010011110101101111101(a)(b)S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q30112第7章 常用集成時(shí)序邏輯器件及應(yīng)用 n位環(huán)型計(jì)數(shù)器由n位移存器組成，其反饋邏輯方程為D1=Qn。圖 7

46、-23(a)是由74LS194構(gòu)成的四位環(huán)型計(jì)數(shù)器， 其輸入方程為SR=Q3，根據(jù)移位規(guī)律作出完全狀態(tài)圖如圖 7-23(b)所示。若電路的起始狀態(tài)為Q0Q1Q2Q3=1000，則電路中循環(huán)移位一個(gè) 1，環(huán)為有效循環(huán)。若起始狀態(tài)為Q0Q1Q2Q3=1110，則電路中循環(huán)移位一個(gè)0，環(huán)為有效循環(huán)?？梢?，四位環(huán)型計(jì)數(shù)器實(shí)際上是一個(gè)模 4 計(jì)數(shù)器。環(huán)型計(jì)數(shù)器結(jié)構(gòu)很簡單，其特點(diǎn)是每個(gè)時(shí)鐘周期只有一個(gè)輸出端為 1(或 0)，因此可以直接用環(huán)型計(jì)數(shù)器的輸出作為狀態(tài)輸出信號或節(jié)拍信號，不需要再加譯碼電路。但它的狀態(tài)利用率低，n個(gè)觸發(fā)器或n位移存器只能構(gòu)成M=n的計(jì)數(shù)器，有(2n-n)個(gè)無效狀態(tài)。 第7章 常用

47、集成時(shí)序邏輯器件及應(yīng)用 為了使環(huán)型計(jì)數(shù)器具有自啟動(dòng)特性，設(shè)計(jì)時(shí)要進(jìn)行修正。 圖 7-24(a)是修正后的四位環(huán)型計(jì)數(shù)器，它利用74LS194 的預(yù)置功能，并進(jìn)行全0序列檢測, 有效地消除了無效循環(huán)，其狀態(tài)圖如圖7-24(b)所示。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用11000001001000001111101111110010110100011011011000000100110111101(a)(b)主S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q310001圖 7-24 有自啟動(dòng)特性的環(huán)型計(jì)數(shù)器(a) 邏輯電路； (b) 完全狀態(tài)圖 第7章 常用集成時(shí)序邏輯器件

48、及應(yīng)用 扭環(huán)計(jì)數(shù)器(也稱循環(huán)碼或約翰遜計(jì)數(shù)器)。 n位扭環(huán)計(jì)數(shù)器由n位移存器組成，其反饋邏輯方程為 nQD 1 n位移存器可以構(gòu)成M=2n計(jì)數(shù)器，無效狀態(tài)為(2n-2n)個(gè)。扭環(huán)計(jì)數(shù)器的狀態(tài)按循環(huán)碼的規(guī)律變化，即相鄰狀態(tài)之間僅有一位代碼不同，因而不會(huì)產(chǎn)生競爭、冒險(xiǎn)現(xiàn)象，且譯碼電路也比較簡單。 圖7-25是由74LS194構(gòu)成的四位扭環(huán)計(jì)數(shù)器和它的狀態(tài)圖。它有一個(gè)無效循環(huán)，不能自啟動(dòng)。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-25 扭環(huán)計(jì)數(shù)器 (a) 邏輯電路； (b) 完全狀態(tài)圖 00001000110011100001001101111111010010101101011010010010

49、01011011主(a)(b)S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q3011第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-26 有自啟特性的扭環(huán)計(jì)數(shù)器 Q0Q1Q2Q3S1S0SR74LS194D1D0D2D311110&1CP第7章 常用集成時(shí)序邏輯器件及應(yīng)用 扭環(huán)計(jì)數(shù)器輸出波形的頻率比時(shí)鐘頻率降低了2n倍，所以它可以用作偶數(shù)分頻器。如果將反饋輸入方程改為 ， 則可以構(gòu)成奇數(shù)分頻器，其模值為 M=2n-1。圖7-27是用 74LS194 構(gòu)成的 7 分頻電路，其態(tài)序表如表7-19 所示，其狀態(tài)變化與扭環(huán)計(jì)數(shù)器相似，但跳過了全 0 狀態(tài)。 11nnQQD第

50、7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-19 M=7 分頻器狀態(tài)表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 圖 7-27 用74LS194 構(gòu)成的 7 分頻電路 S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q301&第7章 常用集成時(shí)序邏輯器件及應(yīng)用7.3 序列信號發(fā)生器序列信號發(fā)生器 序列信號發(fā)生器是能夠循環(huán)產(chǎn)生一組或多組序列信號的時(shí)序電路，它可以用移位寄存器或計(jì)數(shù)器構(gòu)成。序列信號的種類很多，按照序列循環(huán)長度M和觸發(fā)器數(shù)目n的關(guān)系一般可分為三種： 最大循環(huán)長度序列碼， M=2n。 最長線性序列碼(m序列碼)，M=2n-1。 任意循環(huán)長度序列碼，M2n。 第7章

51、常用集成時(shí)序邏輯器件及應(yīng)用7.3.1 序列信號發(fā)生器的設(shè)計(jì)序列信號發(fā)生器的設(shè)計(jì) 圖 7-28 反饋移位型序列信號發(fā)生器框圖 1. 反饋移位型序列信號發(fā)生器反饋移位型序列信號發(fā)生器 組合反饋網(wǎng)絡(luò)Q1Q2QnSR(SL) n位移位寄存器ZCP第7章 常用集成時(shí)序邏輯器件及應(yīng)用 反饋移位型序列碼發(fā)生器的結(jié)構(gòu)框圖如圖7-28所示，它由移位寄存器和組合反饋網(wǎng)絡(luò)組成，從移存器的某一輸出端可以得到周期性的序列碼。其設(shè)計(jì)按以下步驟進(jìn)行： 根據(jù)給定序列信號的循環(huán)長度M，確定移存器位數(shù)n， 2n-1M2n。 確定移位寄存器的M個(gè)獨(dú)立狀態(tài)。 將給定的序列碼按照移位規(guī)律每n位一組，劃分為M個(gè)狀態(tài)。若M個(gè)狀態(tài)中出現(xiàn)重復(fù)

52、現(xiàn)象，則應(yīng)增加移存器位數(shù)。用n+1位再重復(fù)上述過程，直到劃分為M個(gè)獨(dú)立狀態(tài)為止。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 根據(jù)M個(gè)不同狀態(tài)列出移存器的態(tài)序表和反饋函數(shù)表，求出反饋函數(shù)F的表達(dá)式。 檢查自啟動(dòng)性能。 畫邏輯圖。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【例【例 7-7 】 設(shè)計(jì)一個(gè)產(chǎn)生 100111 序列的反饋移位型序列信號發(fā)生器。 解：解： 確定移存器位數(shù)n。 因M=6， 故n3。 確定移存器的六個(gè)獨(dú)立狀態(tài)。 將序列碼 100111 按照移位規(guī)律每三位一組，劃分六個(gè)狀態(tài)為 100、001、011、111、111、110。其中狀態(tài) 111 重復(fù)出現(xiàn)，故取n=4， 并重新劃分六個(gè)獨(dú)立狀態(tài)為

53、 1001、 0011、0111、1111、1110、1100。因此確定n=4，用一片 74LS194即可。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 列態(tài)序表和反饋激勵(lì)函數(shù)表，求反饋函數(shù)F的表達(dá)式。 首先列出態(tài)序表，然后根據(jù)每一狀態(tài)所需要的移位輸入即反饋輸入信號，列出反饋激勵(lì)函數(shù)表如表 7-20 所示。從表中可見，移存器只需進(jìn)行左移操作，因此反饋函數(shù)F=SL。 表7-20 也表明了組合反饋網(wǎng)絡(luò)的輸出和輸入之間的函數(shù)關(guān)系， 因此可填出F的K圖如圖 7-29(a)所示，并求得 2020)(QQQQSFL第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-29 例 7-7F的K圖和移存器狀態(tài)圖 111100000

54、1111000011110Q0Q1Q2Q310100100100100110010010111001110主(a)(b)01111111000000011000101101101101F(SL)第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-20 例 7-7 反饋函數(shù)表 Q0 Q1 Q2 Q3 F(SL)1 0 0 10 0 1 10 1 1 11 1 1 11 1 1 01 1 0 0111001第7章 常用集成時(shí)序邏輯器件及應(yīng)用 檢查自啟動(dòng)性能。 圖 7-30 修正后的F的K圖和移存器狀態(tài)圖 1111000001111000011110Q0Q1Q2Q31010010010010011011011

55、00主(a)(b)0001011100100000100011111110101111010101F(SL)第7章 常用集成時(shí)序邏輯器件及應(yīng)用 畫邏輯電路。 移位寄存器用一片74LS194，組合反饋網(wǎng)絡(luò)可以用SSI門電路或MSI組合器件實(shí)現(xiàn)。圖7-31(a)所示電路中 ， 采用了門電路實(shí)現(xiàn)反饋函數(shù)。圖 7-31(b)電路中SL=(Q0Q2)m(1 Q3 1 0)T采用了4選1 MUX實(shí)現(xiàn)反饋函數(shù)。 302QQQSL第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-31 例 7-7 邏輯電路(a) 反饋網(wǎng)絡(luò)采用SSI門； (b) 反饋網(wǎng)絡(luò)采用MSI器件 74LS194Q0Q1Q2Q3S1S0SL1011

56、1CPF(a)(b)74LS194Q0Q1Q2Q3S1S0SL10CPD0D1D2D3A0A1ZYF1ZCP4選1MUX第7章 常用集成時(shí)序邏輯器件及應(yīng)用2. 計(jì)數(shù)型序列碼發(fā)生器計(jì)數(shù)型序列碼發(fā)生器 圖圖 7-32 計(jì)數(shù)型序列碼發(fā)生器結(jié)構(gòu)框圖計(jì)數(shù)型序列碼發(fā)生器結(jié)構(gòu)框圖 設(shè)計(jì)過程分兩步： 根據(jù)序列碼的長度M設(shè)計(jì)模M計(jì)數(shù)器， 狀態(tài)可以自定； 按計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移關(guān)系和序列碼的要求設(shè)計(jì)組合輸出網(wǎng)絡(luò)。由于計(jì)數(shù)器的狀態(tài)設(shè)置和輸出序列沒有直接關(guān)系，因此這種結(jié)構(gòu)對于輸出序列的更改比較方便，而且還能同時(shí)產(chǎn)生多組序列碼。 組合輸出網(wǎng)絡(luò)模 M計(jì)數(shù)器Q1Q2QnZCP第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【 例例 7-8

57、 】設(shè)計(jì)一個(gè)產(chǎn)生 1101000101 序列碼的計(jì)數(shù)型序列碼發(fā)生器。 解：解： 因M=10，可選用74161設(shè)計(jì)一個(gè)模10計(jì)數(shù)器，并采用OC置數(shù)法來實(shí)現(xiàn)，有效狀態(tài)為 01101111。 設(shè)計(jì)組合輸出網(wǎng)絡(luò)。根據(jù)計(jì)數(shù)狀態(tài)和輸出序列的對應(yīng)關(guān)系，列出真值表如表7-21所示。Z輸出的卡諾圖如圖7-33(a)所示，若采用 8 選 1MUX實(shí)現(xiàn)邏輯函數(shù)， 則可求得 TCmABDQQQQZ)101100()(第7章 常用集成時(shí)序邏輯器件及應(yīng)用第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖 7-33 例 7-8 實(shí)現(xiàn)Z的K圖及邏輯電路 (a) K圖； (b) 邏輯電路 000111QBQAQDQC101101100100

58、D0D1D2D3D4D5D6A2A1A010Y01101Z8選1MUX(a)(b)00011110ZD774161QAQBQCQDPTCPCrACBD LDOC1CP01010第7章 常用集成時(shí)序邏輯器件及應(yīng)用 【例【例7-9】 設(shè)計(jì)一個(gè)能同時(shí)產(chǎn)生兩組序列碼的雙序列碼發(fā)生器，要求兩組代碼分別是：Z1110101，Z2010110。 解： 首先用74LS194設(shè)計(jì)一個(gè)能自啟動(dòng)的模6 扭環(huán)計(jì)數(shù)器如圖 7-34(a)所示，并列出組合輸出電路的真值表如表 7-22 所示；然后用一片3-8譯碼器和與非門實(shí)現(xiàn)組合輸出網(wǎng)絡(luò)；最后畫出邏輯電路如圖7-34(b)所示。組合電路的輸出函數(shù)式為 374217401m

59、mmZmmmmZ第7章 常用集成時(shí)序邏輯器件及應(yīng)用圖圖 7-34 例例 7-9 邏輯電路邏輯電路 (a) 模模 6 計(jì)數(shù)器；計(jì)數(shù)器； (b) 雙序列碼發(fā)生器電路雙序列碼發(fā)生器電路 Q0Q1Q2Q3S1S0D3D2D1D0111011CP（ a）Q0Q1Q2S1S0D3D2D1D074LS194CP74LS194A2A1A038譯碼器11117 6 5 4 3 2 1 0（ b）SRZ2Z1SR0&1&CPE1E2E31Q3CP第7章 常用集成時(shí)序邏輯器件及應(yīng)用表 7-22 例 7-9 真值表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 7.3.2 m序列碼發(fā)生器序列碼發(fā)生器 m序列碼也

60、稱偽隨機(jī)序列碼， 其主要特點(diǎn)是： 每個(gè)周期中， “1”碼出現(xiàn) 2n-1次，“0”碼出現(xiàn)2n-1-1 次，即 0、1 出現(xiàn)的概率幾乎相等。 序列中連 1 的數(shù)目是n， 連 0 的數(shù)目是n-1。 分布無規(guī)律，具有與白噪聲相似的偽隨機(jī)特性。 m序列碼發(fā)生器是一種反饋移位型結(jié)構(gòu)的電路，它由n位移位寄存器加異或反饋網(wǎng)絡(luò)組成，其序列長度M=2n-1， 只有一個(gè)冗余狀態(tài)即全 0 狀態(tài)， 所以稱為最大線性序列碼發(fā)生器。由于其結(jié)構(gòu)已定型，且反饋函數(shù)和連接形式都有一定規(guī)律，因此利用查表的方式就可以設(shè)計(jì)出m序列碼。 第7章 常用集成時(shí)序邏輯器件及應(yīng)用表表 7-23 m序列反饋函數(shù)表序列反饋函數(shù)表 第7章 常用集成時(shí)序邏輯器件及應(yīng)用 表7-23列出了部分m序列碼的反饋函數(shù)F和移存器位數(shù)n的對應(yīng)關(guān)系。如果給定一個(gè)序列信號長度M，則根據(jù)M=2n-1求出n， 由n查表便可得到相應(yīng)的反饋函數(shù)F。 例如，要產(chǎn)生M=7的m序列碼， 首