正負(fù)脈寬數(shù)控調(diào)制信號(hào)發(fā)生器課程設(shè)計(jì)

1、目錄一、 設(shè)計(jì)任務(wù)與要求-3 二、 總體框圖-3三、 選擇器件-4 1、設(shè)計(jì)中所用到的器件-4 2、器件的相關(guān)介紹-4（1）D觸發(fā)器DFF-4（2）非門NOT-6四、 模塊功能-6 1、分頻器-7 2、計(jì)數(shù)器-8五、 總體設(shè)計(jì)電路圖-10 1、總體電路圖-11（1）工作情況-12（2）模塊間的連接關(guān)系-12（3）仿真結(jié)果-12（4）管腳分配圖-13（5）硬件驗(yàn)證-14六、 課程設(shè)計(jì)心得體會(huì)-15正負(fù)脈寬數(shù)控調(diào)制信號(hào)發(fā)生器一、 設(shè)計(jì)任務(wù)與要求1） 課程設(shè)計(jì)的任務(wù)：此信號(hào)發(fā)生器可產(chǎn)生占空比可調(diào)的方波，高低電平的維持時(shí)間由6位二進(jìn)制數(shù)控制。2）課程設(shè)計(jì)的基本要求   

2、通過課程設(shè)計(jì)各環(huán)節(jié)的實(shí)踐，應(yīng)達(dá)到如下要求：    1、初步掌握數(shù)字邏輯電路、EDA分析和設(shè)計(jì)的基本方法。包括：    根據(jù)設(shè)計(jì)任務(wù)和要求，初選電路；    通過研究、設(shè)計(jì)計(jì)算，確定電路方案；    電路仿真及編程、模擬、連線、進(jìn)行調(diào)試；    分析實(shí)驗(yàn)結(jié)果，寫出設(shè)計(jì)總結(jié)報(bào)告。    2、培養(yǎng)一定自學(xué)能力和獨(dú)立分析問題、解決問題能力。包括：    學(xué)會(huì)自己分析、找出解決問題的方法；

3、0;   對(duì)設(shè)計(jì)中遇到的問題，能獨(dú)立思考，查閱資料，尋找解決方案；    掌握一些測(cè)試電路的基本方法，實(shí)驗(yàn)中出現(xiàn)一般故障，能通過“分析、觀察、判斷、試驗(yàn)、再判斷”的基本方法獨(dú)立解決；    能對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析和評(píng)價(jià)。    3、掌握編程、仿真、連線、調(diào)試等基本技能，鞏固常用儀器的正確使用方法。二、 總體框圖總體框架圖如圖1所示： 計(jì)數(shù)器 A進(jìn)位脈沖 選擇 電路反饋控制計(jì)數(shù)器 B進(jìn)位脈沖反饋控制時(shí)鐘脈沖輸出信號(hào) 圖1設(shè)計(jì)思路： 此信號(hào)發(fā)生器是由兩個(gè)完全相同的可自加載加法計(jì)數(shù)器和D觸發(fā)器

4、組成的，它的輸出信號(hào)的高低電平脈寬時(shí)間可分別由兩組6位二進(jìn)制預(yù)置數(shù)進(jìn)行控制。如果將初始值可預(yù)置的加法計(jì)數(shù)器的溢出信號(hào)作為本計(jì)數(shù)器的初始預(yù)置加載信號(hào)LD，則可構(gòu)成計(jì)數(shù)初始值自加載方式的加法計(jì)數(shù)器，從而構(gòu)成數(shù)控分頻器。D觸發(fā)器的一個(gè)重要功能就是均勻輸出信號(hào)的占空比。三、選擇器件1、設(shè)計(jì)中所用到的器件有：（1）D觸發(fā)器DFF（1個(gè)）（2）非門NOT（2個(gè)）（3）計(jì)數(shù)器CNT6(2個(gè))（4）LED燈（1個(gè)）或 示波器2、器件的相關(guān)介紹：（1）D觸發(fā)器DFF該觸發(fā)器是一個(gè)具有使能控制端CLRN的D觸發(fā)器，具有圓圈的是低電平有效，它的動(dòng)作特點(diǎn)是輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CP的上升沿，而且觸發(fā)器所保存下來的狀態(tài)

5、僅僅取決于CP上升沿到達(dá)時(shí)D的輸入狀態(tài)，即當(dāng)觸發(fā)脈沖有效時(shí)， D觸發(fā)器的輸出與激勵(lì)輸入相同。因?yàn)橛|發(fā)器輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CP的上升沿，所以這是一個(gè)上升沿觸發(fā)的邊沿觸發(fā)器。它的功能就是均勻輸出信號(hào)的占空比。D觸發(fā)器DFF的邏輯符號(hào)如圖2所示：圖2 D觸發(fā)器DFF的內(nèi)部結(jié)構(gòu)圖如圖3所示圖3D觸發(fā)器DFF的功能表如表1所示：表1CPCLRNDQ說明 1XQn保持0 00置1011 置0D觸發(fā)器的動(dòng)作時(shí)序圖如圖4所示：圖4（2）非門NOT非門又稱為反相器，若輸入信號(hào)A是1，則輸出信號(hào)Y是0；若輸入信號(hào)A是1，則輸出信號(hào)Y是0。非門NOT的邏輯符號(hào)如圖5所示：圖5非門NOT的邏輯功能表如表2所示：表

6、2AY 0 1 1 0四、功能模塊1、分頻器div 器件圖如圖8所示： 圖8時(shí)鐘信號(hào)接到分頻器的輸入端clk_in，分頻器的輸出端div_out接到預(yù)置計(jì)數(shù)器的脈沖輸入端CLK。它的作用是將高頻信號(hào)分成低頻信號(hào)。分頻器div的VHDL程序如下：Library ieee;USE ieee.std_logic_1164.all;USE ieee.std_logic_unsigned.all;ENTITY div IS PORT(clk:IN std_logic; divclk:OUT std_logic);END div;ARCHITECTURE one OF div ISBEGINPROCESS

7、(clk)variable cnt:integer range 0 to 1000000;variable temp:std_logic;BEGIN IF clk'event and clk='1' then IF cnt <=99999 then cnt:=0; temp:=not temp; ELSE cnt:=cnt+1; END IF; END IF;divclk<=temp; END PROCESS;END ONE;仿真波形如圖9所示：圖9仿真分析：任意給一個(gè)時(shí)鐘信號(hào)，分頻器將高頻信號(hào)分成低頻信號(hào)。2、計(jì)數(shù)器 器件圖如圖10所示： 圖10此計(jì)數(shù)器是

8、一個(gè)6位二進(jìn)制數(shù)的預(yù)置計(jì)數(shù)器，預(yù)置計(jì)數(shù)器比普通計(jì)數(shù)器多了一個(gè)預(yù)置端LD和預(yù)置數(shù)據(jù)端d。當(dāng)LD=1或0時(shí)，在下一個(gè)時(shí)鐘脈沖過后，計(jì)數(shù)器輸出端預(yù)置數(shù)D，CLK為脈沖信號(hào)輸入端，時(shí)鐘信號(hào)經(jīng)分頻后接到CLK端， CAO為計(jì)數(shù)溢出輸出端。預(yù)置計(jì)數(shù)器CNT6的VHDL程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CNT6 IS PORT(CLK,LD:IN STD_LOGIC; D:IN INTEGER RANGE 0 TO 63; CAO:OUT STD_LOGIC);END CNT6;ARCHITECTURE ART OF CNT6 ISSI

9、GNAL COUNT:INTEGER RANGE 0 TO 63;BEGINPROCESS(CLK,COUNT) ISBEGIN IF CLK'EVENT AND CLK='1' THEN IF LD='1' THEN COUNT<=D; ELSE COUNT<=COUNT+1; END IF; END IF;END PROCESS; PROCESS(CLK,COUNT)IS BEGIN IF CLK'EVENT AND CLK='1' THEN IF COUNT=63 THEN CAO<='1'

10、 ELSE CAO<='0' END IF; END IF; END PROCESS;END ARCHITECTURE ART;仿真結(jié)果如圖11所示：圖11仿真分析：預(yù)置數(shù)D5.0為任意六位二進(jìn)制數(shù)，預(yù)置端LD為1時(shí)加載預(yù)置數(shù)，否則繼續(xù)計(jì)數(shù)，當(dāng)計(jì)到63時(shí)，輸出為1，然后繼續(xù)從0開始計(jì)數(shù)。五、 總體設(shè)計(jì)電路圖總體電路圖如圖12所示：圖121、工作情況：在時(shí)鐘信號(hào)和預(yù)置數(shù)的共同作用下，計(jì)數(shù)器B的計(jì)數(shù)溢滿產(chǎn)生進(jìn)位脈沖，觸發(fā)D觸發(fā)器，使得D觸發(fā)器反饋給B一個(gè)反饋信號(hào)，在下一個(gè)時(shí)鐘脈沖過后，計(jì)數(shù)器輸出端輸出預(yù)置數(shù)。計(jì)數(shù)器A的進(jìn)位脈沖經(jīng)過一個(gè)非門，連接到D觸發(fā)器的使能控制端，觸發(fā)D觸

11、發(fā)器，D觸發(fā)器的反饋信號(hào)經(jīng)過一個(gè)非門加載到計(jì)數(shù)器A的預(yù)置端，在下一個(gè)時(shí)鐘脈沖過后，輸出端輸出計(jì)數(shù)器A的預(yù)置數(shù)。計(jì)數(shù)器A的進(jìn)位脈沖使輸出信號(hào)輸出正脈沖，計(jì)數(shù)器B的進(jìn)位脈沖使輸出信號(hào)輸出負(fù)脈沖，同時(shí)由D觸發(fā)器給的反饋信號(hào)使A、B分別重新置數(shù)，從而控制正負(fù)脈沖寬度。2、模塊間的連接關(guān)系: 兩個(gè)完全相同的預(yù)置數(shù)計(jì)數(shù)器A、B在時(shí)鐘信號(hào)的作用下，計(jì)數(shù)器A、B的進(jìn)位脈沖分別觸發(fā)D觸發(fā)器，使得D觸發(fā)器分別產(chǎn)生一個(gè)反饋控制信號(hào)。 3、仿真結(jié)果仿真結(jié)果如圖13所示：圖13仿真分析：預(yù)置數(shù)A5.0為任意6位二進(jìn)制數(shù)，預(yù)置數(shù)B5.0為任意6位二進(jìn)制數(shù)， CLK為預(yù)置計(jì)數(shù)器的時(shí)鐘脈沖，當(dāng)?shù)谝粋€(gè)時(shí)鐘脈沖到來時(shí)，計(jì)數(shù)器A的

12、進(jìn)位脈沖使輸出信號(hào)輸出正脈沖，計(jì)數(shù)器B的進(jìn)位脈沖使輸出信號(hào)輸出負(fù)脈沖。（注意：分頻器分頻不能太大，否則不會(huì)出現(xiàn)仿真波形）4、管腳分配圖：用LED燈觀察實(shí)驗(yàn)結(jié)果。以下管腳均為E-PLAY-SOPC CPU板上的FPGA芯片EP1C12的對(duì)應(yīng)管腳：管腳分配圖如圖14、圖15所示：圖14圖15管腳分配情況：管腳分配情況如表3所示：表3管腳編號(hào)管腳定義管腳編號(hào)管腳定義105A086B0104 A187B1101A288B2100A393B385A494B484 A595B528 CLK132PSOUT162VGA0161VGA1164VGA2163VGA35、硬件驗(yàn)證通過LED燈觀察實(shí)驗(yàn)結(jié)果：在EDA

13、實(shí)驗(yàn)箱上驗(yàn)證所設(shè)計(jì)的電路，撥碼開關(guān)105、104、101、100、85、84分別控制輸出低電平脈寬的預(yù)置數(shù)輸入A5.0，撥碼開關(guān)86、87、88、93、94、95分別控制輸出高電平脈寬的預(yù)置數(shù)輸入B5.0，輸出端接一個(gè)LED燈，當(dāng)時(shí)鐘信號(hào)到來的時(shí)候，根據(jù)燈的亮滅來判斷輸出，燈亮?xí)r，表示輸出高電平脈寬，燈滅時(shí)，表示輸出低電平脈寬，通過改變撥碼開關(guān)，來控制輸出脈沖寬度。VGA3.0接0001。（注意：頻率要小，否則看不到方波，所以加了一個(gè)分頻器。）通過示波器來觀察波形輸出，其輸出波形如圖14所示 圖16從示波器顯示的波形可以看出，正負(fù)脈寬的時(shí)間隨輸入兩組預(yù)置數(shù)的不同而相應(yīng)的發(fā)生變化從而實(shí)現(xiàn)了占空比

14、可調(diào)的目的。六、 課程設(shè)計(jì)心得體會(huì)作為一名電子信息系的學(xué)生，做課程設(shè)計(jì)是十分有意義而且是十分必要的一件事情。兩周的課程設(shè)計(jì)結(jié)束了，雖然很忙碌、很疲憊，但是收獲頗多。剛拿到題目時(shí)，不知從何下手，反復(fù)的看書查資料，尋求幫助。后來經(jīng)過老師的輔導(dǎo)，讓我對(duì)這個(gè)題目有了一定的了解，開始設(shè)計(jì)電路，編寫程序，最后進(jìn)行仿真，在仿真的過程中，出現(xiàn)了很多問題，比如分頻器的使用，在硬件驗(yàn)證的時(shí)候，分的頻率要大，為了更好的觀察輸出波形，然而在軟件操作仿真的時(shí)候，卻因?yàn)轭l率太大，而無法看到波形。最后在老師的指導(dǎo)下完成了實(shí)驗(yàn)的仿真。經(jīng)過兩個(gè)星期的EDA課程設(shè)計(jì)及學(xué)習(xí)，從對(duì)EDA的操縱界面的不熟悉到現(xiàn)在的基本熟練掌握，我收獲的不僅僅是知道了quartusII軟件的使用方法，更重要的收獲是通過兩周的思考、分析、設(shè)計(jì)、修正、動(dòng)手連接實(shí)驗(yàn)電路，從而真正的體會(huì)到了數(shù)字電路各個(gè)項(xiàng)目的功能。以前學(xué)習(xí)上存在的不足。通過與同學(xué)探討和請(qǐng)教老師，終于把問題都解決了，并加深了對(duì)正負(fù)脈寬數(shù)控調(diào)制信號(hào)發(fā)生器的原理和設(shè)計(jì)思路的了解。同時(shí)也熟練掌握了課程設(shè)計(jì)的一般流程，為以后的設(shè)計(jì)也積累了一定的經(jīng)驗(yàn)。通過此次課程設(shè)計(jì)的學(xué)習(xí)，使我感受最深的是實(shí)踐與理論的相結(jié)合，也是對(duì)我們以前學(xué)的知識(shí)的總結(jié)和概括，使得我們?cè)谠O(shè)計(jì)的過程中體會(huì)到了EDA的重要性，體會(huì)到了我們所學(xué)的知識(shí)的用途和方向。 在這次課程設(shè)計(jì)作業(yè)的過程中由