基于8051的PWM實(shí)現(xiàn)DA轉(zhuǎn)換功能

1、.蕿袃膂薂蒅袂芄蒞螄羈羄薀蝕羀肆莃薆罿羋蕿薂罿莁蒂袀羈肀芄螆羇膃蒀螞羆芅芃薈肅羅蒈蒄肄肇芁螃肅腿蒆蠆肅莂艿蚅肂肁薅薁肁膄莈衿肀芆薃螅聿莈莆蟻膈肈薁薇螅膀莄蒃螄節(jié)薀螂螃羂莂螈螂膄蚈蚄螁芇蒁薀螁荿芄衿螀聿葿螅蝿膁節(jié)蟻袈芃蕆薇袇羃芀蒃袆膅蒆袁裊羋莈螇裊莀薄蚃襖肀莇蕿袃膂薂蒅袂芄蒞螄羈羄薀蝕羀肆莃薆罿羋蕿薂罿莁蒂袀羈肀芄螆羇膃蒀螞羆芅芃薈肅羅蒈蒄肄肇芁螃肅腿蒆蠆肅莂艿蚅肂肁薅薁肁膄莈衿肀芆薃螅聿莈莆蟻膈肈薁薇螅膀莄蒃螄節(jié)薀螂螃羂莂螈螂膄蚈蚄螁芇蒁薀螁荿芄衿螀聿葿螅蝿膁節(jié)蟻袈芃蕆薇袇羃芀蒃袆膅蒆袁裊羋莈螇裊莀薄蚃襖肀莇蕿袃膂薂蒅袂芄蒞螄羈羄薀蝕羀肆莃薆罿羋蕿薂罿莁蒂袀羈肀芄螆羇膃蒀螞羆芅芃薈肅羅蒈蒄肄肇

2、芁螃肅腿蒆蠆肅莂艿蚅肂肁薅薁肁膄莈衿肀芆薃螅聿莈莆蟻膈肈薁薇螅膀莄蒃螄節(jié)薀螂螃羂莂螈螂膄蚈蚄螁芇蒁薀螁荿芄衿螀聿葿螅蝿膁節(jié)蟻袈芃蕆薇袇羃芀蒃袆膅蒆袁裊羋莈螇裊莀薄蚃襖肀莇蕿袃膂薂蒅袂芄蒞螄羈羄薀蝕羀肆莃薆罿羋蕿薂罿莁蒂袀羈肀芄螆羇膃蒀螞羆芅 基于8051的PWM實(shí)現(xiàn)D/A轉(zhuǎn)換功能1原理 PWM信號(hào)是一種具有固定周期（T）和不定占空比（ ）的數(shù)字信號(hào)，如圖1和圖2所示。 圖1 是一種周期和占空比均可變、幅值為5 V的脈寬調(diào)制信號(hào)。實(shí)現(xiàn)PWM信號(hào)到D/A轉(zhuǎn)換輸出的理想方法是：采用模擬低通濾波器濾掉PWM輸出的高頻部分,保留低頻的直流分量,即可得到對(duì)應(yīng)的D/A輸出,如（圖1）所示。低通濾波器的帶寬決

3、定了D/A輸出的帶寬范圍。 為了對(duì)PWM信號(hào)的頻譜進(jìn)行分析,以下提供了一個(gè)設(shè)計(jì)濾波器的理論基礎(chǔ)。傅里葉變換理論告訴我們,任何一個(gè)周期為T(mén)的連續(xù)信號(hào)f（t）,都可以表達(dá)為頻率是基頻的整數(shù)倍的正、余弦諧波分量之和。它是以時(shí)間軸原點(diǎn)為對(duì)稱點(diǎn)的、單極性的PWM信號(hào),表達(dá)式為其中,f1/T為基頻,式中An、 Bn為各自獨(dú)立的傅里葉系數(shù)：由于f（t）是一個(gè)關(guān)于原點(diǎn)對(duì)稱的偶函數(shù),因此Bn項(xiàng)為0,只需計(jì)算An項(xiàng)即可。只要扣除直流分量A0,由f(t)=f(tT/2),An的偶系數(shù)也將為0,因此,對(duì)占空比為k、幅值為5 V的PWM信號(hào)有：由式（5）可知,直流分量A0就是所需要的 D/A輸出,只要改變PWM信號(hào)的占

4、空比k,就能得到電壓范圍為05 V的D/A轉(zhuǎn)換輸出;An代表PWM信號(hào)的高頻直流分量,頻率為PWM信號(hào)基頻的整數(shù)倍。因此,對(duì)于基頻為10 kHz的PWM信號(hào),一個(gè)理想的剪切頻率10 kHz的濾波器即可完全濾掉PWM信號(hào)的高頻諧波分量An,得到低頻的直流分量A0,從而實(shí)現(xiàn)PWM信號(hào)到D/A輸出的轉(zhuǎn)換。.2  誤差分析D/A轉(zhuǎn)換輸出的電壓信號(hào)有一個(gè)紋波疊加在直流分量上。這是D/A轉(zhuǎn)換誤差的來(lái)源之一。影響D/A轉(zhuǎn)換誤差的另外一個(gè)重要因素,取決于PWM信號(hào)的基頻。對(duì)于時(shí)鐘頻率為20 MHz的F240芯片,產(chǎn)生一個(gè)20 kHz的PWM信號(hào),意味著每產(chǎn)生一個(gè)周期的PWM信號(hào),要計(jì)數(shù)1000個(gè)時(shí)鐘

5、。即所得的直流分量的最小輸出為1個(gè)時(shí)鐘產(chǎn)生的PWM信號(hào),等于5 mV（5 V×1/1000）,剛好小于10位的D/A轉(zhuǎn)換器的最小輸出4.8 mV（5 V/1024）。因此,理想情況下,PWM信號(hào)的頻率越低,所得的直流分量就越小,D/A轉(zhuǎn)換的分辨率也就相應(yīng)的越高。如果將PWM信號(hào)的頻率從20 kHz降到10 kHz,則直流分量輸出的最小輸出為2.5 mV（5 V/2000）,接近于11位的分辨率。但是,隨著PWM信號(hào)基頻的減小,諧波分量的頻率也隨之降低,就會(huì)有更多的諧波通過(guò)相同帶寬的低通濾波器,造成輸出的直流分量的紋波更大,導(dǎo)致D/A轉(zhuǎn)換的分辨率降低。所以,單純降低PWM信號(hào)的頻率不能

6、獲得較高的分辨率。通過(guò)以上分析可知,基于DSP芯片PWM輸出的D/A轉(zhuǎn)換輸出的誤差,取決于通過(guò)低通濾波器的高頻分量所產(chǎn)生的紋波和由PWM信號(hào)的頻率決定的最小輸出電壓這兩個(gè)方面。所以要獲得最佳的D/A分辨率,在選取PWM信號(hào)的頻率時(shí)不能太小,要適當(dāng)?shù)卣壑?選取一個(gè)最合適的值。如表1所列,通過(guò)Matlab仿真,可以得到最佳D/A分辨率下的PWM信號(hào)頻率。表1  不同設(shè)計(jì)參數(shù)下F240芯片PWM輸出實(shí)現(xiàn)D/A轉(zhuǎn)換的分辨率  硬件設(shè)計(jì)一般來(lái)說(shuō),F240的PWM輸出要通過(guò)具有一階阻容濾波及光電隔離功能的I/O接口板后,方可與實(shí)際控制對(duì)象連接。為了獲得高精度的D/A輸出,在濾波之前應(yīng)先

7、通過(guò)緩沖器,整體設(shè)計(jì)框圖如圖2所示。圖2  DSP F240片內(nèi)PWM輸出實(shí)現(xiàn)D/A轉(zhuǎn)換硬件框圖濾波器的運(yùn)算放大器選用OP07。它溫漂小、阻抗低、吸收電流大、精度高?？紤]到實(shí)際情況,設(shè)計(jì)模擬低通濾波器的階數(shù)一般不超過(guò)三階,否則會(huì)增大系統(tǒng)的復(fù)雜性,增加系統(tǒng)的成本。下面主要介紹有源低通濾波器的參數(shù)設(shè)計(jì)。 2.1  二階Butterworth低通濾波器圖3（a）所示,是二階Butterworth低通濾波器（最平幅值濾波器）的一種實(shí)現(xiàn)電路,其傳遞函數(shù)為在-3 dB帶寬為1000 kHz的條件下： 由于考慮到不可能找到與所計(jì)算的R、C值完全一致的電阻、電容值,而只能選取與實(shí)際的電阻、

8、電容值最接近的值,故求解得到：在這些參數(shù)下,實(shí)際的帶寬是1074 Hz,Q值為0.645,與理想的二階Butterworth低通濾波器有一定的誤差。圖3  低通濾波器電路2.2  三階低通濾波器圖3（b）所示為三階低通濾波器的一種實(shí)現(xiàn)電路,其傳遞函數(shù)為其中,在3 dB帶寬為1000 kHz的條件下,求解得到：R4決定濾波器直流分量的增益,選取R4=（即不安裝R4）,則D/A輸出增益為1;要想改變帶寬大小,只須保持R4和電容值不變,改變其它電阻的阻值即可。3  軟件程序設(shè)計(jì)和實(shí)驗(yàn)結(jié)果利用TMS320F240配套的EVM（Evaluation Module）板作為DS

9、P的實(shí)驗(yàn)平臺(tái),給定一模擬電壓作為F240的A/D輸入,將A/D轉(zhuǎn)換的值作為產(chǎn)生PWM波形的DSP定時(shí)器中比較寄存器的值;通過(guò)中斷,不斷獲取最新的A/D轉(zhuǎn)換值,改變PWM波形的占空比,得到對(duì)應(yīng)幅值的PWM波形,再將所得的20 kHz的PWM信號(hào)輸入給濾波器,用數(shù)字示波器觀察濾波器的D/A輸出,以評(píng)價(jià)這種D/A轉(zhuǎn)換方法的實(shí)際效果。 3.1  通過(guò)D/A轉(zhuǎn)換產(chǎn)生對(duì)應(yīng)幅值PWM波形的DSP程序基于DSP功能模塊化的特點(diǎn),其匯編程序的編制主要分三個(gè)步驟： 初始化設(shè)置時(shí)鐘源模塊,得到所需的CPUCLK和SYSCLK; 設(shè)置事件管理模塊,初始化定時(shí)器和A/D轉(zhuǎn)換操作; 編寫(xiě)定時(shí)中斷服務(wù)子程序,即可

10、完成從A/D轉(zhuǎn)換產(chǎn)生對(duì)應(yīng)幅值的PWM波形輸出。部分程序代碼如下：;設(shè)置 PLL模塊LDP #224; SPLK #0000000001000001b,CKCR0 ;SYSCLK=CPUCLK/2SPLK #0000000010111011b,CKCR1;CLKIN(OSC)=10MHz, CPUCLK=20MHzSPLK #0000000011000011b,CKCR0;使能鎖相環(huán)（PLL）操作 SPLK #0100000011000000b,SYSCR;CLKOUT=CPUCLK;設(shè)置EV 管理器LDP #232;SPLK #0,T1CMPR ;初始化定時(shí)比較寄存器 SPLK #000000

11、0001010101b,GPTCON ;通用定時(shí)器的PWM輸出為低有效 SPLK #1000,T1PR ;設(shè)置PWM波形的周期為20 kHzSPLK #0000h,T1CNT ;初始化計(jì)數(shù)寄存器SPLK #0001000000001010b,T1CON;設(shè)置連續(xù)增計(jì)數(shù)方式,使能比較操作SPLK #0000000010000000b,EVIMRA;清除定時(shí)器1比較中斷屏蔽位 LDP #224 SPLK #1000110100000010b,ADCTRL1 ;設(shè)置A/D連續(xù)轉(zhuǎn)換模式,選擇通道CH0SPLK #0000000000000101b,ADCTRL2 ;設(shè)置A/D轉(zhuǎn)換輸入時(shí)鐘預(yù)定標(biāo)因子為1

12、6LDP #232SBIT1 T1CON,B6_MSK ;使能定時(shí)器1中斷啟動(dòng)位LDP #224SBIT1 ADCTRL1,B0_MSK;使能A/D轉(zhuǎn)換啟動(dòng)位CLRC INTM;END B END ;等待定時(shí)器1中斷的產(chǎn)生;產(chǎn)生PWM 波形ISRChange_CMPR: LDP #224 ;定時(shí)器1比較中斷服務(wù)子程序 LACC ADCTRL1;SACL ADCTRL1 ;清除片內(nèi)A/D轉(zhuǎn)換中斷標(biāo)志位LACC ADCFIFO1;讀取最新的A/D轉(zhuǎn)換值RPT #5;SFR ;把存于結(jié)果寄存器的高10位的A/D;轉(zhuǎn)換值移至ACC的低十位 LDP #232;SACL T1CMPR ;將A/D轉(zhuǎn)換值存于

13、定時(shí)比較寄存器LACC EVIFRA;SACL EVIFRA ; 清除定時(shí)器中斷標(biāo)志CLRC INTM ;開(kāi)中斷RET ;中斷返回3.2  PWM輸出實(shí)現(xiàn)D/A轉(zhuǎn)換功能的實(shí)驗(yàn)結(jié)果如圖4所示,是在給定一恒定的3.5 V模擬電壓作為F240的A/D輸入的情況下,所得的PWM輸出實(shí)現(xiàn)D/A轉(zhuǎn)換的波形圖。圖4  PWM出實(shí)現(xiàn)D/A轉(zhuǎn)換波形圖波形1為不通過(guò)低通濾波器的原始PWM信號(hào)。波形2為PWM信號(hào)通過(guò)一階低通模擬低通濾波器后的D/A輸出波形,濾波器參數(shù)為R=1 k,C=0.1F,帶寬為1592 Hz?？梢钥闯?一階下的D/A輸出為一鋸齒波,可用性很差。 波形3為PWM信號(hào)通過(guò)二階

14、Butterworth低通模擬濾波器后的D/A輸出波形,濾波器參數(shù)按照式（7）選取。可以看出,二階下的D/A輸出平均值接近3.5 V,只是尖峰毛刺比較大,有一定的可用性。波形4為PWM信號(hào)通過(guò)三階低通模擬濾波器后的D/A輸出波形,濾波器參數(shù)按照式（9）選取。可以看出,三階下的D/A輸出毛刺很小,D/A轉(zhuǎn)換的分辨率約為9.2位, 非常接近于理想的D/A輸出,可用性強(qiáng)。實(shí)驗(yàn)結(jié)果表明,DSP的PWM信號(hào)經(jīng)過(guò)三階低通模擬濾波器后,得到的D/A轉(zhuǎn)換輸出帶寬較大,在1000 Hz左右;分辨率較高,約為9.5位,可以滿足實(shí)際應(yīng)用的需要?；贛SP430 Timer_B的D/A轉(zhuǎn)換解放軍理工大學(xué)通信工程學(xué)院

15、趙陸文 屈德新 摘 要：本文分析了利用MSP430的Timer_B在比較模式下輸出的脈寬調(diào)制(PWM)波，來(lái)實(shí)現(xiàn)D/A轉(zhuǎn)換的工作原理。介紹了利用MSP430F449的Timer_B的PWM輸出產(chǎn)生正弦波和直流電平的方法，并給出了對(duì)應(yīng)的硬件電路和C語(yǔ)言源程序。 關(guān)鍵詞：MSP430F449；脈寬調(diào)制；D/A轉(zhuǎn)換 D/A Conversion Based on MSP430 Timer_BAbstract：This paper analyses the principle of utilizing the PWM to realize D/A when the MSP430 Timer_B is

16、working in compare mode. It describes the method of using the PWM of MSP449F449's Timer_B to create a sine wave and a DC level. At last, it gives the corresponding hardware circuit and C language program. Key words: MSP430F449; PWM; D/A conversion 1.簡(jiǎn)介 1.1 MSP430單片機(jī)介紹 雖然目前在國(guó)內(nèi)市場(chǎng)上應(yīng)用較多的單片機(jī)仍然是8位單片機(jī)，

17、但是由美國(guó)德州儀器（TI）公司推出的16位單片機(jī)MSP430具有處理能力強(qiáng)、運(yùn)行速度快、低功耗、指令簡(jiǎn)單等優(yōu)點(diǎn)。并采用了JTAG技術(shù)、FLASH在線編程技術(shù)、BOOTSTRAP等諸多先進(jìn)技術(shù)，因此具有很高的性價(jià)比，在歐洲市場(chǎng)已得到了非常廣泛的應(yīng)用。雖然MSP430進(jìn)入國(guó)內(nèi)市場(chǎng)的時(shí)間不是很長(zhǎng)，但是因其具有以上所述的卓越品質(zhì)，一進(jìn)入國(guó)內(nèi)市場(chǎng)就被眾多電子工程師所青睞。其中MSP430F449具有7個(gè)工作模式可選8、10、12、16的16位計(jì)數(shù)器。用其比較模式產(chǎn)生的PWM可以實(shí)現(xiàn)D/A轉(zhuǎn)換（D/A conversion）。 1.2 PWM D/A簡(jiǎn)介 很多嵌入式的微控制器（microcontrolle

18、r）應(yīng)用都需要產(chǎn)生模擬信號(hào)。這種情況下往往是采用集成的或者是分立的數(shù)模轉(zhuǎn)換器DAC（digital-to-analog converter）來(lái)實(shí)現(xiàn)。但是采用脈寬調(diào)制PWM（pulse-width modulated）信號(hào)來(lái)實(shí)現(xiàn)D/A轉(zhuǎn)換（簡(jiǎn)寫(xiě)為PWM D/A）也是一種常用的方法?？梢杂肞WM信號(hào)產(chǎn)生所需的直流或交流信號(hào)。這篇文章以MSP430F449的Timer_B輸出的PWM為例來(lái)產(chǎn)生一個(gè)200Hz的正弦波和一個(gè)0.5VCC的直流電平。實(shí)際上類似的方法可以用于Timer_A以及MSP430其它型號(hào)的單片機(jī)。 2. 用PWM實(shí)現(xiàn)DAC的原理 2.1 基本原理 PWM信號(hào)是一種具有固定周期（T）

19、不定占空比（ ）的數(shù)字信號(hào)，如圖1所示。如果PWM信號(hào)的占空比隨時(shí)間變化，那么通過(guò)濾波之后的輸出信號(hào)將是幅度變化的模擬信號(hào)。因此通過(guò)控制PWM信號(hào)的占空比，就可以產(chǎn)生不同的模擬信號(hào)。在MSP430F449中就是采用CCR0來(lái)控制周期T，而用與定時(shí)器對(duì)應(yīng)的CCRx寄存器來(lái)控制可變占空比，進(jìn)而實(shí)現(xiàn)D/A轉(zhuǎn)換。 2.2 分辨率 圖1 PWM信號(hào)示意圖基于Timer_B PWM的DAC分辨率就等于計(jì)數(shù)器的長(zhǎng)度，通常是CCR0寄存器的值。PWM DAC的最低有效位是一個(gè)計(jì)數(shù)值，分辨率是總的計(jì)數(shù)值。 Rcounts = Lcounts 其中Rcounts是以計(jì)數(shù)值為單位的分辨率，Lcounts是計(jì)數(shù)器的總

20、計(jì)數(shù)值。例如對(duì)8-bit DAC，計(jì)數(shù)器的長(zhǎng)度為8 bits，或者256個(gè)計(jì)數(shù)值。那么分辨率也就是8 bits，或者256。 更一般的情況下，基于PWM定時(shí)器和濾波器的PWM DAC的分辨率等于產(chǎn)生模擬信號(hào)的PWM信號(hào)的分辨率。PWM信號(hào)的分辨率決定于計(jì)數(shù)器的長(zhǎng)度和PWM計(jì)數(shù)器能夠?qū)崿F(xiàn)的最小占空比。用數(shù)學(xué)表達(dá)式如下： Rcounts =，其中 = Lcounts，C是最小占空比。比特分辨率用下式計(jì)算： 如果PWM計(jì)數(shù)器的長(zhǎng)度為512個(gè)計(jì)數(shù)值，最小的占空比為2個(gè)計(jì)數(shù)值，那么PWM DAC的分辨率就為：，或者以比特表示：。 2.3 系統(tǒng)頻率 PWM 信號(hào)需要的輸出頻率等于DAC的更新頻率，因?yàn)镻W

21、M信號(hào)占空比的每一次變化等效于一次DAC抽樣。PWM 定時(shí)器所需的頻率取決于PWM信號(hào)頻率和所需的分辨率。如下所示： 在這兒，是所需的PWM定時(shí)器頻率，是PWM信號(hào)的頻率，也就是DAC的更新頻率，n 是所需的比特分辨率。下文即將描述怎樣采用8-bit PWM DAC來(lái)同步產(chǎn)生一個(gè)200Hz的正弦波。由抽樣定理可得，最低的抽樣頻率應(yīng)該為400Hz。但是通常情況下，PWM信號(hào)的頻率要遠(yuǎn)高于Nyquist抽樣速率。這是因?yàn)镻WM信號(hào)的頻率越高，對(duì)濾波器的階數(shù)就要求越低，合適的濾波器越容易實(shí)現(xiàn)。通常抽樣速率取Nyquist速率的16或者32倍。 2.4 所需的MSP430資源 文中的例子是用MSP43

22、0F449的Timer_B再加外部濾波器來(lái)產(chǎn)生一個(gè)200Hz的正弦波和一個(gè)0.5VCC的直流電平的。將Timer_B配置為16-bit、up模式。在這種模式下計(jì)數(shù)器計(jì)數(shù)至CCR0，然后復(fù)位從0開(kāi)始重新計(jì)數(shù)。給CCR0賦值255也就意味著計(jì)數(shù)器的長(zhǎng)度為8bits。CCR1和TB1用于產(chǎn)生正弦波，CCR2和TB2用于產(chǎn)生直流電平。輸出模式都選為模式7，即PWM復(fù)位/置位模式。如圖2所示，在這種模式下，復(fù)位后每一個(gè)定時(shí)器的輸出都為高電平，直到計(jì)數(shù)器達(dá)到各自的CCRx值時(shí)變?yōu)榈碗娖剑?dāng)計(jì)數(shù)器達(dá)到CCR0時(shí)再置位。也就是說(shuō)CCRx的值決定了各自正脈沖的寬帶。若CCRx的值是變化的，就可以產(chǎn)生可變寬度的脈

23、沖，下文中的正弦波就是用這種辦法產(chǎn)生的；若不變則產(chǎn)生的是固定寬度的脈沖，下文中的直流電平就是這樣產(chǎn)生的。最后SMCLK用作Timer_B的時(shí)鐘源。系統(tǒng)采用32768Hz的鐘表晶振，通過(guò)采用內(nèi)部硬件鎖頻環(huán)FLL（frequency-locked-loop），來(lái)校準(zhǔn)DCO（Digital Control Oscillator）頻率為系統(tǒng)提供MCLK/SMCLK時(shí)鐘。 圖2 輸出模式7：PWM復(fù)位/置位示意圖3. 實(shí)現(xiàn)電路 用Timer_B PWM實(shí)現(xiàn)DAC外圍電路比較簡(jiǎn)單，如圖3所示。實(shí)際上外圍電路就是晶振電路和RC低通濾波器。 圖3 MSP430F449實(shí)現(xiàn)D/A電路圖3.1 正弦信號(hào)的產(chǎn)生 在

24、這個(gè)例子中，一個(gè)正弦波用32個(gè)抽樣值生成。正弦波的頻率為200Hz，所以每秒要抽樣200×32=6400次，也就是說(shuō)=6.4KHz。每完成一次抽樣要計(jì)數(shù)28，所以所需的時(shí)鐘頻率為。抽樣值包含在程序開(kāi)始的一個(gè)正弦表中，通過(guò)調(diào)用中斷函數(shù)，在每個(gè)PWM周期結(jié)束時(shí)，將新的正弦波抽樣值載入捕獲/比較寄存器CCR1中。因此產(chǎn)生的PWM信號(hào)的脈沖寬度就決定了正弦波在每一個(gè)時(shí)刻的抽樣值，將這個(gè)PWM信號(hào)經(jīng)過(guò)低通濾波，即得所需的正弦波。 3.2 直流電平的產(chǎn)生 直流電平產(chǎn)生比較簡(jiǎn)單，因?yàn)樗鼘?duì)應(yīng)的PWM占空比是一定的。直流電平直接正比于PWM信號(hào)的占空比。要產(chǎn)生0.5VCC的直流電平，PWM的占空比顯然

25、是50%（考慮到損耗，實(shí)際應(yīng)大一些）。只需要簡(jiǎn)單地將CCR2的值設(shè)置為128，并且無(wú)須變化就可以得到50%占空比的PWM信號(hào)。將得到的PWM信號(hào)通過(guò)RC網(wǎng)絡(luò)進(jìn)行低通濾波，即可得到0.5VCC的直流電平。 3.3 濾波器設(shè)計(jì) 圖4 軟件流程對(duì)兩路輸出都采用了結(jié)構(gòu)簡(jiǎn)單的RC濾波器，如圖3所示。之所以采用這種結(jié)構(gòu)，一是因?yàn)镽C濾波器結(jié)構(gòu)簡(jiǎn)單，二是為了實(shí)現(xiàn)低功耗，盡量避免采用有源器件。 用于交流信號(hào)的濾波器是一個(gè)雙極點(diǎn)級(jí)聯(lián)RC濾波器。如果濾波器階數(shù)過(guò)高，可以采用提高的抽樣頻率的辦法來(lái)降低濾波器階數(shù)。濾波器的截至頻率fc由下式來(lái)計(jì)算： 當(dāng)R2 ? R1時(shí)濾波器的響應(yīng)較好。但是如果截至頻率很接近信號(hào)帶寬邊

26、沿，將會(huì)導(dǎo)致相當(dāng)大的衰減。因此為了減小濾波器的衰減，截至頻率應(yīng)該大于信號(hào)帶寬邊沿，但是要遠(yuǎn)小于PWM信號(hào)的頻率。 用于產(chǎn)生直流電平的濾波器僅僅是用來(lái)儲(chǔ)存電荷的，而不像交流信號(hào)濾波器那樣用來(lái)濾波。因此采用了一個(gè)簡(jiǎn)單的單極RC濾波器。 4.程序流程 用MSP430F449的Timer_B的PWM來(lái)產(chǎn)生正弦波和直流電平的程序比較簡(jiǎn)單，流程如圖4所示。MSP430F449自身有FLL，可用它來(lái)實(shí)現(xiàn)DCO的頻率校準(zhǔn)。但是DCO的頻率只能鎖定在ACLK的整數(shù)倍上，所以對(duì)于沒(méi)有FLL的器件，或者所需頻率不是ACLK整數(shù)倍的情況下，要用Timer_A或者其它的定時(shí)器進(jìn)行DCO頻率校準(zhǔn)，這也就是所謂的"

27、;軟鎖頻"。事實(shí)上實(shí)際的D/A轉(zhuǎn)換常常是一些隨時(shí)間變化的非周期信號(hào)。它們對(duì)時(shí)鐘的精度要求不是很高，因此大多數(shù)情況下硬件FLL是可以勝任的。 5. 程序清單 MSP430的另外一個(gè)特點(diǎn)是用C語(yǔ)言編寫(xiě)程序簡(jiǎn)單，而且效率較高。本例就采用C語(yǔ)言編寫(xiě)了程序。清單如下： #include <msp430x44x.h> #include <math.h> int SampleTimes=0; /*定義正弦表,并用32個(gè)抽樣值初始化正弦表,不要用"0"抽樣*/ int SinTable=255,254,246,234,219,199,177,153,128

28、,103,79,57,37,22,10,2,                 1,2,10,22,37,57,79,103,128,153,177,199,219,234,246,255; void main(void) int i; WDTCTL = WDTPW +WDTHOLD;        / 禁止看門(mén)狗定時(shí)器 /*初始化端口*/ P2DIR |=

29、0x0C;        / P2.2和P2.3為輸出 P2SEL |= 0x0C;        / P2.2和P2.3分別為T(mén)B1和TB2 /*設(shè)置系統(tǒng)時(shí)鐘*/ FLL_CTL0 = XCAP18PF;        / 設(shè)置XTAL1的負(fù)載電容 SCFQCTL = 50-1;      

30、60; / 1.6384MHz/32768Hz = 50,fDCO=MCLK=1.6384MHz for (i = 50000; i; i-);        / 晶振初始化延時(shí) /*設(shè)置Timer_B*/ TBCTL = TBSSEL1 + TBCLR;        / 選擇SMCLK為時(shí)鐘，定時(shí)器清除 TBCTL|=MC_1+CNTL_0+TBCLGRP_0;        /選擇up,16位模式 TBCCTL0=CCIE;        /將CCR0設(shè)為比較模式,中斷允許 TBCCR0=256-1;        /PWM的周期為256,也就是DAC為8bit TBCCTL1=OUTMOD_7+CLLD_1;        /將CCRx設(shè)為比較模式,中斷禁止