三維高密度組裝技術(shù)的發(fā)展及新成果

1、 課 題： 三維高密度組裝技術(shù)的發(fā)展 及新成果 院 （系） 專 業(yè)： 學(xué)生姓名： 學(xué) 號： 三維高密度組裝技術(shù)的發(fā)展及新成果 XXX （桂林電子科技大學(xué) 機電工程學(xué)院，廣西 桂林 541004）摘 要：三維高密度封裝技術(shù)是一種可實現(xiàn)電子產(chǎn)品小尺寸、輕重量、低功耗、高性能和低成本的先進封裝技術(shù)，該技術(shù)已廣泛用于手機、數(shù)碼相機、MP4及其他的便攜式無線產(chǎn)品, 是微電子學(xué)領(lǐng)域的一項重大變革技術(shù)，對現(xiàn)代化的計算機、自動化、通訊業(yè)等領(lǐng)域?qū)a(chǎn)生重大影響。隨著人們對手持式電子設(shè)備不斷提出的微型化、多功能化和集成化的需求，轉(zhuǎn)化為采用三維（3D）方式裝配印制電路板（PCB）強大推動力。為滿足電子產(chǎn)品輕、薄、小以

2、及系統(tǒng)集成的需求,各種新的封裝結(jié)構(gòu)正在不斷推出. 三維封裝(3D packages)愈來愈受到重視。本文概述了三維高密度組裝思想在芯片封裝領(lǐng)域的應(yīng)用。 關(guān)鍵詞：三維組裝技術(shù)；3D-MCM；PIP；PoP；TSV；高密度封裝；芯片堆疊 Three-dimensional high-density assembly technology development and new achievements                

3、0;                         XXX (School of Mechanical and Electrical Engineering of the Guilin University of Electronic Technology , Guilin, Guangxi 541004,China)Abstract: Three-dim

4、ensional high-density packaging technology is an enabling electronic products small size, light weight, low power consumption, high performance and low cost advanced packaging technology, which has been widely used in mobile phones, digital cameras, MP4 and other portable wireless products, is a maj

5、or field of microelectronics revolution technology, the modern computer, automation, communications and other areas will have a significant impact. As people continue to raise handheld electronic device miniaturization, multi-functional and integration requirements, into a three-dimensional (3D) mod

6、e assembled printed circuit board (PCB) a strong force. Electronic products to meet the light, thin, small, and system integration requirements, a variety of new packaging structure is being constantly introduced. Dimensional package (3D packages) more and more attention. This article outlines the t

7、hree-dimensional high-density chip package assembly of thought in the field of application.Key words: three-dimensional assembly technology, 3D-MCM, PIP, PoP, TSV;high-density packaging, chip stacking1.三維高密度電子組裝發(fā)展概述在某種意義上，電子學(xué)近幾十年的歷史可以看作是逐漸小型化的歷史，推動電子產(chǎn)品朝小型化過渡的主要動力是元器件和集成電路IC的微型化。所謂封裝是指將半導(dǎo)體集成電路芯片可靠地安裝

8、到一定的外殼上，封裝用的外殼不僅起著安放、固定、密封、保護芯片和增強電熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁，即芯片上的接點用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接。因此，封裝對集成電路和整個電路系統(tǒng)都起著重要的作用。隨著手機、PDA 、數(shù)碼相機、MP4等移動消費型電子產(chǎn)品對于功能集成、大存儲空間、高可靠性及小型化等封裝的要求程度越來越高，及宇航、衛(wèi)星、計算機及通信等軍事和民用領(lǐng)域?qū)μ岣呓M裝密度、減輕重量、減小體積、高性能和高可靠性等方面的迫切需求,加之3D-MCM在滿足上述要求方面具有的獨特優(yōu)點,因此在MCM（多芯片組件）X 、Y平面內(nèi)的二

9、維封裝的基礎(chǔ)上，沿Z方向堆疊的更高密度的三維封裝技術(shù)近年來得到了迅速發(fā)展。新的三維封裝技術(shù)形式，或是將裸芯片，或是將封裝體（如MCM）沿 z 軸疊層在一起，這樣，在小型化方面就取得了極大的改進。同時，由于z 平面技術(shù)總互連長度更短，產(chǎn)生寄生電容更小，因而系統(tǒng)功耗可大幅降低。2.三維高密度電子組裝的類型三維立體組裝就是把IC芯片(MCM片、WSI晶圓規(guī)模集成片)一片片疊合起來，利用芯片的側(cè)面邊緣或者平面分布，在垂直方向進行互連，將平面組裝向垂直方向發(fā)展為立體組裝。三維組裝可大致分為二類：板級組裝和器件級組裝。對于板級組裝，目前還未見有公開的報導(dǎo)。器件級組裝還可細(xì)分為三種：埋置型、有源基扳型和疊層

10、型。 埋置型是在各類基板內(nèi)或多層布線中 “埋置” SMC/SMD,頂層再貼裝SMC/SMD來實現(xiàn)立體封裝； 有源基板型是Si園片規(guī)模集成(WSI)后作為基扳，在其上再實施多層布線，最上層貼裝SMC/SMD，實現(xiàn)立體封裝；迭層型則是在二維平面電子封裝(2D)的基礎(chǔ)上， 將每一層封裝(如MCM)上下層層互連起來，或直接將兩個LSI、VLSI面對面“對接”起來完成立體封裝。疊層式封裝是把平面封裝的每一層疊裝互連，實現(xiàn)高密度三維封裝，疊層式三維封裝在研制開發(fā)中比較活躍，具體形式將在下文節(jié)中做介紹。 三維疊層封裝主要分為三種形式: 載體疊層、裸芯片疊層和晶圓疊層。3D裸芯片疊層封裝技術(shù)主要有多芯片封裝

11、( multi-chip packaging,MCP)、內(nèi)置封裝技術(shù)( package-in-package , PiP )和疊層封裝技術(shù)(package-on-package , PoP)。2.1 MCM（multichip module)多芯片模塊封裝為了解決單一的芯片集成度和功能不夠完善的問題，把多個高集成度、高性能、高可靠性的芯片，在高密度多層互聯(lián)基板上用SMD技術(shù)組成多種多樣電子組件系統(tǒng)，從而出現(xiàn)了MCM多芯片組件系統(tǒng)。MCM（MCP）Multi Chip Module 是單芯片封裝在兩維空間里的延伸，也是專用集成電路封裝的一種模式。MCM 具有系統(tǒng)尺寸小、引線框架互連基板芯片、系統(tǒng)

12、功能強、節(jié)省PCB 空間、屏蔽和頻率特性好、開發(fā)風(fēng)險小、成本低。MCM技術(shù)是將多個LSI/VLSI/ASIC裸芯片和其它元器件組裝在同一塊多層互連基板上，然后進行封裝，從而形成高密度和高可靠性的微電子組件。根據(jù)所用多層布線基板的類型不同，MCM可分為疊層多芯片組件（MCM -L）、陶瓷多芯片組件（MCM -C）、淀積多芯片組件（MCM -D）以及混合多芯片組件（MCM C/D）等。多芯片模塊。多芯片組件。在這種技術(shù)中，IC模片不是安裝在單獨的塑料或陶瓷封裝（外殼）里，而是把高速子系統(tǒng)（如處理器和它得高速緩存）的IC模片直接綁定到基座上，這種基座包含多個層所需的連接。MCM是密封的，并且有自己的

13、用于連接電源和接地的外部引腳，以及所處系統(tǒng)所需要的那些信號線。將多塊半導(dǎo)體裸芯片組裝在一塊布線基板上的一種封裝技術(shù)。CM是在混合集成電路技術(shù)基礎(chǔ)上發(fā)展起來的一項微電子技術(shù)，其與混合集成電路產(chǎn)品并沒有本質(zhì)的區(qū)別，只不過MCM具有更高的性能、更多的功能和更小的體積，可以說MCM屬于高級混合集成電路產(chǎn)品。2.1.1 MCM與MCP最近兩三年來，MCM技術(shù)通過少芯片封裝(FCP)形式獲得了新生。FCP有時也稱為多重芯片封裝(MCP)，已有越來越多公司出于技術(shù)和商業(yè)原因正在接受FCP。雖然這些FCP看起來與它們單芯片同類沒什么區(qū)別，但它們確實完全不同于90年代初期MCM，今天FCP不再使用多達(dá)二十個裸片

14、，一般只用24個裸片裝在球柵陣列封裝基板上。這一“再生”應(yīng)部分歸功于裸片測試和運送技術(shù)改善以及低成本高性能基板出現(xiàn)，隨著FCP逐漸成為系統(tǒng)級芯片(SoC)替代方案，進一步還產(chǎn)生了系統(tǒng)級封裝(SiP) 。 圖1 MCM結(jié)構(gòu) 圖2 MCP結(jié)構(gòu)2.2 內(nèi)置封裝技術(shù)PiP PiP（Package in Package）是一種在BAP（Basic Assembly Package，基礎(chǔ)裝配封裝）上部堆疊，再經(jīng)過完全測試的內(nèi)部堆疊模塊（ISM，Inside Stacked Module） ，以形成單個CSP解決方案的3D封裝，如圖3所示。PiP封裝技術(shù)是Kingmax融合了TinyBGA內(nèi)存封裝技術(shù)而研發(fā)

15、出的小型存儲卡的一體化封裝技術(shù)。該技術(shù)整合了PCB基板組裝及半導(dǎo)體封裝制作流程。PiP封裝的外形高度較低，可以采用標(biāo)準(zhǔn)的SMT 電路板裝配工藝。但由于在封裝之前單個芯片不可以單獨測試，所以總成本較高(封裝良率問題)，而且事先需要確定存儲器結(jié)構(gòu)，器件只能由設(shè)計服務(wù)公司決定，沒有終端使用者選擇的自由。 圖3 PiP封裝結(jié)構(gòu)2.3 疊層封裝技術(shù)PoP PoP（Package on Package）是以多層封裝進行堆疊實現(xiàn)三維封裝的技術(shù)方案，通常是相同功能封裝的堆疊，引線框架型和基板型封裝均可實現(xiàn)PoP封裝，如圖4所示。其中基板型封裝相對而言具有更高的封裝密度、更薄的封裝外形和更大的工藝靈活性等，同時

16、具有更高的可靠性。PoP封裝技術(shù)的出現(xiàn)模糊了一級封裝與二級裝配之間的界線，在大大提高邏輯運算功能和存儲空間的同時，也為終端用戶提供了自由選擇元器件組合的可能，生產(chǎn)成本也得以更有效的控制。PoP封裝技術(shù)的出現(xiàn)，更加豐富了3D疊層封裝的形式。 圖4 PoP封裝結(jié)構(gòu)3 三維高密度組裝的優(yōu)缺點3.1 三維高密度組裝的優(yōu)點近幾年來，先進的封裝技術(shù)已在 I C制造行業(yè)開始出現(xiàn)，如多芯片模塊(MCM)就是將多個 I C芯片按功能組合進行封裝，特別是三維 ( 3 D)封裝首先突破傳統(tǒng)的平面封裝的概念 ，組裝效率高達(dá)20 0 以上。由于微系統(tǒng)的復(fù)雜性的不斷增加，對 VLSI 集成電路用的低功率、輕型及小型封裝的

17、生產(chǎn)技術(shù)提出了越來越高的要求。同樣，許多航空和軍事應(yīng)用也正在朝該方向發(fā)展。三維高密度組裝技術(shù)有以下優(yōu)點：1. 降低體積和重量：與傳統(tǒng)封裝相比，三維封裝可以使系統(tǒng)的尺寸和重量降低為原來的1/40 至 1/50； 2. 提高硅片效率：硅片效率是指疊層中總的基板面積與焊區(qū)面積之比，和兩維封裝相比，三維封裝技術(shù)硅片效率甚至可以超過 100； 3. 減少信號延遲：三維封裝可最大限度的縮短互連長度，并因此降低寄生電容和電感，減小信號的傳播延遲。一般 MCM 可使信號延遲降低 300，而三維封裝中的電子元件非常緊湊，其信號延遲要比 MCM 小的多。 4. 降低噪聲：三維封裝技術(shù)通過縮短互連長度降低噪聲，并因

18、此減少了相關(guān)的寄生效應(yīng)，達(dá)到了提高系統(tǒng)性能的目的。 5. 降低功耗：電子系統(tǒng)的寄生電容與互連長度成正比，要成小寄生效應(yīng)就可降低總功耗，三維封裝縮短了互連長度從而減小了寄生效應(yīng)，使系統(tǒng)功耗降低。 6. 提高躍遷速度： 由于三維封裝降低了系統(tǒng)功耗， 因此在不增加功耗的情況下，三維器件的躍遷速度會更快。 7. 提高互連效率：使用三維封裝結(jié)構(gòu)可為疊層中的中心元件提供 116 個相鄰元件，而在二維封裝中可提供的僅為 8 個。三維封裝的垂直互連可最大限度的利用互連的效率。 8. 增加帶寬：低潛伏（延遲） 、寬母線對于提高系統(tǒng)的性能是非常理想的。三維封裝可能用來將 CPU 和存儲器芯片集成起來，增加帶寬，避

19、免使用高成本的多孔 PGA。3.2 三維高密度組裝技術(shù)的缺點3.2.1 熱處理的問題增多 目前，IC封裝的主流方向是朝著更大芯片、更多I/O口、更高的電路密度和更佳的可靠性方面發(fā)展，提高電路密度意味著增加系統(tǒng)的功率密度。采用三維高密度組裝技術(shù)制造的元器件，高的組裝密度在使得器件的功率密度提高的同時，必然會引起封裝單位體積容納的熱量增加。一般情況下，器件的失效往往與其工作溫度密切相關(guān)。資料表明，器件的工作溫度每升高10，其失效率增加一倍。不合理的熱設(shè)計將會誘發(fā)一系列的可靠性問題，如出現(xiàn)局部過熱，溫度分布不均等。因此，采用三維高密度組裝技術(shù)制造元器件，就必須認(rèn)真考慮封裝體的散熱處理問題。 目前，三

20、維高密度組裝技術(shù)的散熱處理有兩級：一是對3D器件表面上的熱量進行均勻分布的系統(tǒng)設(shè)計級，另一個是封裝級。散熱處理的方法有三種：一是使用低熱阻基板；二是使用強風(fēng)冷或液體冷卻劑為3D器件降溫；三是在疊層元件之間使用導(dǎo)熱通孔將內(nèi)部的熱量散至表面。 3.2.2設(shè)計的復(fù)雜性增加 目前，在持續(xù)提高芯片的集成密度、性能和降低成本方面，三維高密度組裝技術(shù)具有廣泛的應(yīng)用前景。但是，由于多個裸片或封裝的高密度集成，以及封裝體內(nèi)多種不同功能材料的使用，使得封裝體內(nèi)的電磁場分布十分復(fù)雜，易引發(fā)嚴(yán)重的隔離度、信號波形畸變等信號完整性和電源完整性問題，以及EMI/EMC 問題，這些使得3D封裝結(jié)構(gòu)設(shè)計更加復(fù)雜。因此，設(shè)計和

21、研制軟件的開發(fā)工作是3D封裝技術(shù)發(fā)展必須面對的問題。4 三維高密度組裝的新成果4.1使用準(zhǔn)分子燈照射的芯片自組裝多芯片到晶圓的三維集成技術(shù)已被調(diào)查的基礎(chǔ)上，使用水的表面張力的自組裝體的多芯片到晶圓的3-D集成。毫米級芯片（5毫米×4毫米），10-m和20-m的間距在互惠微凸電極正是自組裝晶片具有相同在互惠微凸陣列中。雙焊球倒裝芯片的自組裝選擇性的親水化技術(shù)，使用172納米準(zhǔn)分子燈照射的成功證明。高潤濕超過85的對比度實現(xiàn)之間的親水性的鍵合區(qū)和周圍的疏水性區(qū)域。這導(dǎo)致在一個非常高的對準(zhǔn)精度，于1微米的高對比度。相對于得到的常規(guī)的機械組件中，自組裝的方法，得到一個相對較低的鏈性。這種倒裝

22、芯片的自組裝技術(shù)可以顯著提高生產(chǎn)成品率和產(chǎn)量，同時實現(xiàn)高定位精度，使得它有前途芯片到晶圓的3-D使用TSV整合。 圖5顯示了金微凸陣列芯片和晶圓制造流程。在先前的研究報告中金的微凸電極（和Au厚度分別為3和0.3微米）芯片和晶圓制造剝離技術(shù)。蒸發(fā)技術(shù)具有很大的優(yōu)勢電鍍方法形成微凸，凹凸的增長速度幾乎是獨立的凹凸大小。這使得在晶片上制造的各種尺寸的凸塊。微凸后形成，芯片粘接區(qū)和周圍的疏水性區(qū)域所形成的傳統(tǒng)的光刻技術(shù)。然后進行另一種剝離工藝來定義的疏水性區(qū)域，因此，一個非常薄的（厚度：約5 nm）碳氟膜被淀積在周邊地區(qū)。然后每片晶圓用小號紫外線準(zhǔn)分子燈照射（波長：172納米;度：10 mW/cm2

23、的）與從燈窗口與O2的N2氣氛中在晶片表面的距離為1mm左右<3的濃度。 圖5 金微凸電極芯片和晶圓制造工藝流程4.2 層間互聯(lián)技術(shù)T SV從微電子技術(shù)的發(fā)展趨勢看,基于TSV 技術(shù)的3D 堆疊技術(shù), 將是微電子技術(shù)發(fā)展的必然趨勢,但也面臨許多技術(shù)挑戰(zhàn),如T SV 技術(shù)、 超薄片加工技術(shù)(臨時鍵合、 減薄等) 、 異質(zhì)鍵合技術(shù)、 層間對準(zhǔn)技術(shù)等等,其中, TSV 技術(shù)最為關(guān)鍵。穿透硅通孔( TSV) 將在先進的三維集成電路( 3DIC)設(shè)計中提供多層芯片之間的互連功能, 是通過在芯片和芯片之間、 晶圓和晶圓之間制作垂直導(dǎo)通, 實現(xiàn)芯片之間互連的最新技術(shù)( 見圖6所示)。與以往的IC 封裝

24、鍵合和使用凸點的疊加技術(shù)不同, T SV 能夠使芯片在三維方向堆疊的密度最大、 外形尺寸最小,并且大大改善芯片速度和降低功耗的性能。TSV 與目前應(yīng)用于多層互連的通孔有所不同,一方面T SV 通孔的直徑通常僅為為1100 L m,深度10400 Lm,為集成電路或者其他多功能器件的高密度混合集成提供可能;另一方面,它們不僅需要穿透組成疊層電路的各種材料,還需要穿透很厚的硅襯底,因此對通孔的刻蝕技術(shù)具有較高的要求。 目前制造商們正在考慮的多種三維集成方案,也需要多種尺寸的T SV 與之配合。 等離子刻蝕技術(shù)已經(jīng)廣泛應(yīng)用于存儲器和MEMS 生產(chǎn)的深硅刻蝕工藝, 同樣也非常適合于制造T SV。圖7

25、所示是一個3D T SV 互聯(lián)的概念模型,T SV 是利用垂直硅通孔完成芯片間互連的方法, 由于連接距離更短、 強度更高,它能實現(xiàn)更小更薄而性能更好、 密度更高、 尺寸和重量明顯減小的封裝, 同時還能用于異種芯片之間的互連。 圖8為深寬比為101的完成金屬電鍍的TSV。根據(jù)通孔制作的時間不同, 3D TSV 通孔集成方式可以分成以下四類(如圖9所示) :( 1)先通孔工藝, 即在CMOS 制程之前完成硅通孔制作, 先通孔工藝中的盲孔需電鍍絕緣層并填充導(dǎo)電材料,通過硅晶圓減薄,使盲孔開口形成與背面的連接;( 2)中通孔工藝, 即在CMOS 制程和后段制程( BEOL)之間制作通孔;( 3)后通孔

26、工藝, 即在BEOL 完成之后再制作通孔,由于先進行芯片減薄,通孔制成后即與電路相連;( 4)鍵合后通孔, 即在硅片減薄、劃片之后再制作TSV。 圖6 采用硅通孔技術(shù)( TSVs) 的堆疊器件 圖7 3D T SV 互聯(lián)概念 圖8 完成金屬電鍍的T SV 圖9 3D T SV 通孔集成的主要方式TSV被許多半導(dǎo)體廠和研究機構(gòu)認(rèn)為是最有前途的封裝方法,世界上50%以上的廠商都參與3D T SV 互連相關(guān)方面的研究。 Yole 預(yù)測, 2015 年前將有數(shù)以百萬計的3D- T SV 晶圓出貨, 這將造成25%的存儲器行業(yè)受到相當(dāng)?shù)臎_擊,除去存儲器裝置使用的數(shù)量, 3D-TSV晶圓將占有總晶圓數(shù)的6

27、%。5 3D-MCM芯片組件的應(yīng)用及發(fā)展趨勢多芯片組件(MCM)在組裝密度(封裝效率)、信號傳輸速度、電性能以及可靠性等方面獨具優(yōu)勢，是目前能最大限度地提高集成度、提高高速單片IC性能，制作高速電子系統(tǒng)，實現(xiàn)整機小型化、多功能化、高可靠性、高性能的最有效途徑。MCM早在80年代初期就曾以多種形式存在，但由于成本昂貴，大都只用于軍事、航天及大型計算機上。隨著技術(shù)的進步及成本的降低，近年來，MCM在計算機、通信、雷達(dá)、數(shù)據(jù)處理、汽車行業(yè)、工業(yè)設(shè)備、儀器與醫(yī)療等電子系統(tǒng)產(chǎn)品上得到越來越廣泛的應(yīng)用，已成為最有發(fā)展前途的高級微組裝技術(shù)。例如利用MCM制成的微波和毫米波SOP(System-on-a-pa

28、ckage)，為集成不同材料系統(tǒng)的部件提供了一項新技術(shù)使得將數(shù)字專用集成電路、射頻集成電路和微機電器件封裝在一起成為可能。3D-MCM是為適應(yīng)軍事宇航、衛(wèi)星、計算機、通信的迫切需求而近年來在國外得到迅速發(fā)展的高新技術(shù)，是實現(xiàn)系統(tǒng)集成的重要技術(shù)途徑。目前3D-MCM已被應(yīng)用到高性能大容量的存儲器組件和計算機系統(tǒng)，充分發(fā)揮了三維多芯片組件技術(shù)的優(yōu)越性。隨著微電子技術(shù)的發(fā)展，微電子封裝將向微型化、輕型化和薄型化方向發(fā)展。3-D封裝技術(shù)具有降低功耗、減輕重量、縮小體積、減弱噪聲、降低成本等優(yōu)點，它將是未來微電子封裝的主要發(fā)展方向。電子系統(tǒng)(整機)向小型化、高性能化、多功能化、高可靠和低成本發(fā)展已成為目

29、前的主要趨勢，從而對系統(tǒng)集成的要求也越來越迫切。實現(xiàn)系統(tǒng)集成的技術(shù)途徑主要有兩個：一是半導(dǎo)體單片集成技術(shù)，二是MCM技術(shù)。前者是通過晶片規(guī)模的集成技術(shù)(WSl)，將高性能數(shù)字集成電路(含存儲器、微處理器、圖象和信號處理器等)和模擬集成電路(含各種放大器、變換器等)集成為單片集成系統(tǒng)。后者是通過三維多芯片組件(3D-MCM)技術(shù)實現(xiàn)WSI的功能。6 結(jié)論 3D封裝技術(shù)改善了電子系統(tǒng)的許多方面，如尺寸、重量、速度、噪聲及能耗等。此外，由于在3D元器件的組裝過程中，消除了有故障的IC，其終端器件的成品率、可靠性及牢固性比分立形式的元器件要高，因此，在具有高性能要求的航空、航天、軍事及民用電子等方面，具有廣泛的應(yīng)用前景。采用3D封裝技術(shù)制作的高性能大容量的存儲器組件是3D封裝技術(shù)的主要應(yīng)用領(lǐng)域之一。 目前，該器件已成功地用于大型通用計算機和超級巨型機中，今后將會用于工作站、個人計算機、醫(yī)療電子設(shè)備及汽車電子設(shè)備等領(lǐng)