射頻電路印制板(PCB)抗電磁干擾(EMI)設(shè)計(jì)

1、射頻電路印制板(PCB)抗電磁干擾(EMI)設(shè)計(jì)減小字體 增大字體 作者：佚名  來源：本站整理  發(fā)布時(shí)間：2010-04-02 12:29:43摘要:為保證電路性能,在進(jìn)行射頻電路印制電路板( PCB)設(shè)計(jì)時(shí)應(yīng)考慮EMC性,這對(duì)于減小系統(tǒng)電磁信息輻射具有重要的意義。文中重點(diǎn)討論按元器件的布局和布線原則來最大限度地實(shí)現(xiàn)電路的性能指標(biāo),達(dá)到抗干擾的設(shè)計(jì)目的。通過幾個(gè)實(shí)驗(yàn)測(cè)量事例,分析了干擾印制板抗干擾性能的幾個(gè)不同因素,說明了印制板制作過程中應(yīng)采取的實(shí)際的解決辦法。 引言 隨著通信技術(shù)的趨勢(shì),無(wú)線射頻電路技術(shù)運(yùn)用越來越廣,其中的射頻電路的性能指標(biāo)直接干擾

2、整個(gè)產(chǎn)品的質(zhì)量,射頻電路印制電路板( PCB)的抗干擾設(shè)計(jì)對(duì)于減小系統(tǒng)電磁信息輻射具有重要的意義。射頻電路PCB的密度越來越高, PCB設(shè)計(jì)的好壞對(duì)抗干擾能力干擾很大,同一電路,不同的PCB設(shè)計(jì)結(jié)構(gòu),其性能指標(biāo)會(huì)相差很大。電磁干擾信號(hào)如果處理不當(dāng),可能造成整個(gè)電路系統(tǒng)的無(wú)法正常工作,因此怎么防止和抑制電磁干擾,提高EMC性,就成為設(shè)計(jì)射頻電路PCB時(shí)的一個(gè)非常重要的課題。 EMC性EMC是指電子系統(tǒng)在規(guī)定的電磁環(huán)境中按照設(shè)計(jì)規(guī)則能正常工作的能力。電子系統(tǒng)所受的電磁干擾不僅來自電場(chǎng)和磁場(chǎng)的輻射,也有線路公共阻抗、導(dǎo)線間耦合和電路結(jié)構(gòu)的干擾。在研制設(shè)計(jì)電路時(shí),希望設(shè)計(jì)的印制電路板盡可能不易受外界干

3、擾的干擾,而且也盡可能小地干擾干擾別的電子系統(tǒng)。設(shè)計(jì)印制板首要的任務(wù)是對(duì)電路進(jìn)行分析,確定關(guān)鍵電路。這就是要識(shí)別哪些電路是干擾源,哪些電路是敏感電路,弄清干擾源可能通過什么路徑干擾敏感電路。射頻電路工作頻率高,干擾源主要是通過電磁輻射來干擾敏感電路,因此射頻電路PCB板抗干擾設(shè)計(jì)的目的是減小PCB板的電磁輻射和PCB 板上電路之間的串?dāng)_。 1射頻電路板設(shè)計(jì) 1. 1元器件的布局 由于SMT一般采用紅外爐熱流焊來實(shí)現(xiàn)元器件的焊接,因而元器件的布局干擾到焊點(diǎn)的質(zhì)量,進(jìn)而干擾到產(chǎn)品的成品率。而對(duì)于射頻電路PCB設(shè)計(jì)而言,EMC性規(guī)則每個(gè)電路模塊盡量不產(chǎn)生電磁輻射,并且具有一定的抗電磁干擾能力,因此元

4、器件的布局也干擾到電路本身的干擾及抗干擾能力,直接關(guān)系到所設(shè)計(jì)電路的性能。故在進(jìn)行射頻電路PCB 設(shè)計(jì)時(shí)除了要考慮普通PCB設(shè)計(jì)時(shí)的布局外,主要還須考慮怎么減小射頻電路中各部分之間的相互干擾、怎么減小電路本身對(duì)其他電路的干擾以及電路本身的抗干擾能力。根據(jù)經(jīng)驗(yàn),射頻電路效果的好壞不僅取決于射頻電路板本身的性能指標(biāo),很大部分還取決于和CPU處理板間的相互干擾,因此在進(jìn)行PCB設(shè)計(jì)時(shí),合理布局顯得尤為重要。布局的總原則是元器件應(yīng)盡可能同一方向排列,通過選購(gòu)PCB進(jìn)入熔錫系統(tǒng)的方向來減少甚至避免焊接不良的現(xiàn)象;根據(jù)經(jīng)驗(yàn)元器件間最少要有0.5mm的間距才能滿足元器件的熔錫規(guī)則,若PCB板的空間允許,元器

5、件的間距應(yīng)盡可能寬。對(duì)于雙面板一般應(yīng)設(shè)計(jì)一面為SMD及SMC元件,另一面則為分立元件。布局中應(yīng)注意 : 1)首先確定和其他PCB 板或系統(tǒng)的接口元器件在PCB板上的位置,必須注意接口元器件間的配合技術(shù)(加元器件的方向等) ; 2)因?yàn)檎粕嫌闷返捏w積都很小,元器件間排列很緊湊,因此對(duì)于體積較大的元器件,必須優(yōu)先考慮,確定出相應(yīng)位置,并考慮相互間的配合技術(shù); 3)認(rèn)真分析電路結(jié)構(gòu),對(duì)電路進(jìn)行分塊處理(加高頻放大電路、混頻電路及解調(diào)電路等) ,盡可能將強(qiáng)電信號(hào)和弱電信號(hào)分開,將數(shù)字信號(hào)電路和模擬信號(hào)電路分開,完成同一功能的電路應(yīng)盡量安排在一定的范圍之內(nèi),從而減小信號(hào)環(huán)路面積;各部分電路的濾波網(wǎng)絡(luò)必須

6、就近連接,這樣不僅可以減小輻射,而且可以減少被干擾的機(jī)率,提高電路的抗干擾能力; 4)根據(jù)單元電路在使用中對(duì)EMC性敏感程度不同進(jìn)行分組。對(duì)于電路中易受干擾部分的元器件在布局時(shí)還應(yīng)盡量避開干擾源(比如來自數(shù)據(jù)處理板上CPU的干擾等) 。 1. 2布線 在基本完成元器件的布局后,就可開始布線了。布線的基本原則為:在組裝密度許可情況下,盡量選用低密度布線設(shè)計(jì),并且信號(hào)走線盡量粗細(xì)一致,有利于阻抗匹配。 對(duì)于射頻電路,信號(hào)線的走向、寬度、線間距的不合理設(shè)計(jì),可能造成信號(hào)傳輸線之間的交叉干擾;另外,系統(tǒng)電源自身還存在噪聲干擾,所以在設(shè)計(jì)時(shí)頻電路PCB時(shí)一定要綜合考慮,合理布線。布線時(shí),所有走線應(yīng)遠(yuǎn)離P

7、CB板的邊框2 mm左右,以免PCB板制作時(shí)造成斷線或有斷線的隱患。電源線要盡可能寬,以減少環(huán)路電阻,同時(shí)使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致,以提高抗干擾能力;所布信號(hào)線應(yīng)盡可能短,并盡量減少過孔數(shù)目;各元器件間的連線越短越好,以減少分布參數(shù)和相互間的電磁干擾;對(duì)不相容的信號(hào)線應(yīng)盡量相互遠(yuǎn)離,且盡量避免平行走線,而在正反兩面的信號(hào)線應(yīng)相互垂直;布線時(shí)在需要拐角的地方應(yīng)以135°角為宜,避免拐直角。布線時(shí)和焊盤直接相連的線條不宜太寬,走線應(yīng)盡量離開不相連的元器件,以免短路;過孔不宜畫在元器件上,且應(yīng)盡量遠(yuǎn)離不相連的元器件,以免在生產(chǎn)中出現(xiàn)虛焊、連焊、短路等現(xiàn)象。在射頻電路PCB設(shè)

8、計(jì)中,電源線和地線的正確布線顯得尤其重要,合理的設(shè)計(jì)是克服電磁干擾的最重要的手段。PCB上相當(dāng)多的干擾源是通過電源和地線產(chǎn)生的,其中地線引起的噪聲干擾最大。地線容易形成電磁干擾的主要原因在于地線存在阻抗。當(dāng)有電流流過地線時(shí),就會(huì)在地線上產(chǎn)生電壓,從而產(chǎn)生地線環(huán)路電流,形成地線的環(huán)路干擾。當(dāng)多個(gè)電路共用一段地線時(shí),就會(huì)形成公共阻抗耦合,從而產(chǎn)生所謂的地線噪聲。因此,在對(duì)射頻電路PCB的地線進(jìn)行布線時(shí)應(yīng)該做到: 1)對(duì)電路進(jìn)行分塊處理時(shí),射頻電路基本上可分成高頻放大、混頻、解調(diào)、本振等部分,要為各個(gè)電路模塊提供一個(gè)公共電位參考點(diǎn),即各模塊電路各自的地線,這樣信號(hào)就可以在不同的電路模塊之間傳輸。然后

9、,匯總于射頻電路PCB 接入地線的地方,即匯總于總地線。由于只存在一個(gè)參考點(diǎn),因此沒有公共阻抗耦合存在,從而也就沒有相互干擾技術(shù); 2)數(shù)字區(qū)和模擬區(qū)盡可能以地線進(jìn)行隔離,并且數(shù)字地和模擬地要分離,最后接于電源地; 3)在各部分電路內(nèi)部的地線也要注意單點(diǎn)接地原則,盡量減小信號(hào)環(huán)路面積,并和相應(yīng)的濾波電路的地線就近相接; 4)在空間允許的情況下,各模塊之間最好能以地線進(jìn)行隔離,防止相互之間的信號(hào)耦合效應(yīng)。 2實(shí)驗(yàn)測(cè)量下面幾個(gè)實(shí)驗(yàn)測(cè)量事例,說明了不同原因帶來的干擾及其實(shí)際的解決辦法。 2. 1電源線和地線帶來的干擾 圖1取自某高壓控制保護(hù)PCB的部分電路。圖1a為原設(shè)計(jì)電路。由于電源線和地線的印制

10、導(dǎo)線寬度太細(xì),電路在工作時(shí)局受外界干擾;圖1b是經(jīng)過改進(jìn)后的電路,其電源線和地線加粗至5 mm,解決了電路的干擾技術(shù)。 圖1某高壓控制保護(hù)PCB的部分電路 2. 2元器件布局不合理帶來的干擾 圖2取自某雷達(dá)發(fā)射機(jī)磁場(chǎng)控制保護(hù)PCB的部分電路。重新布局元器件后改進(jìn)的PCB 電路(如圖2b)較改進(jìn)前的PCB 電路(如圖2a)在抗干擾性能上有很大的改善。 圖2某雷達(dá)發(fā)射機(jī)磁場(chǎng)控制保護(hù)PCB的部分電路 2. 3布線不合理帶來的干擾 圖3取自某雷達(dá)CFA電源控制保護(hù)PCB的部分電路。圖3a為原設(shè)計(jì)電路。由于布線時(shí)將高壓取樣信號(hào)線布于閉環(huán)取樣回路中,使閉環(huán)取樣電路在工作時(shí)易受外界的干擾,造成經(jīng)常誤報(bào)過壓故障;而圖3b是經(jīng)過改進(jìn)后的PCB電路,由于避開了