數(shù)字顯示電路設計

1、物理與電子工程學院頁腳數(shù)字電路課程設計報告書設計題目：數(shù)字顯示電路設計專 業(yè)：自動化班級：10級1班學生姓名:至想學號：2110341106指導教師：胡桃年 月日頁腳物理與電子工程學院課程設計任務書專業(yè)： 自動化班級： 10級2班學生姓名李想學號2110341106課程名稱數(shù)字電路設計題目數(shù)字顯示電路設計設計目的、 主要內(nèi)容 （參數(shù)、方 法）及要求1、課程設計是專業(yè)課學習過程中一個非常重要的環(huán)節(jié)。本次課程設計的目的是熟悉和 掌握數(shù)字顯示電路的應用方法，為今后的工作和學習打下堅實的基礎。2、理解數(shù)字顯示電路的原理。3、掌握數(shù)字顯示電路的應用范圍、核心儀器及應用電路。4、檢索閱讀與課程設計課題相關

2、的國內(nèi)科技文獻，書寫并按時提交規(guī)范的課程設計。5、在調(diào)查、實驗、論文撰寫等環(huán)節(jié)中，應尊重事實、尊重實驗結果，嚴肅認真的的完 成每一個環(huán)節(jié)的相關工作。6、課程設計應論述層次清晰，概念準確，語句通順。7、獨立完成課程設計的撰寫工作，不得抄襲和剽竊他人成果。8、符合課程設計寫作規(guī)范，整篇文章不少于3000字。工作量2周時間，每天3學時，共計42學時進度安排第1天：下達任務書第2-5天：搜集資料，完成課程設計的文獻查閱、試驗或調(diào)研工作。第6-8天：完成課程設計的初稿，并提交指導教師。第9-14天：完成課程設計的修改，最終定稿。主要參考 資料1路勇.電子電路實驗及仿真M.北京：北京交通大學出版社，201

3、0.2孟濤.電工電子EDA實踐教程M.北京：機械工業(yè)出版社，2010.3高吉祥.電子技術基礎實驗與課程設計M.北京：電子工業(yè)出版社，20054候建軍.電子技術基礎實驗、綜合設計實驗與課程設計M.北京:高等教育出版社,2007.指導教師 簽字教研室主任簽字摘要采用動態(tài)掃描的方式實現(xiàn)設計要求。動態(tài)掃描顯示需要由兩組信號來控制：一組是字段輸出口輸出的字形代碼， 用來控制顯示的字形，稱為段碼；另一組是 位輸出口輸出的控制信號，用來選擇第幾位數(shù)碼管工作，稱為位碼。各位數(shù)碼管 的段線并聯(lián)，段碼的輸出對各位數(shù)碼管來說都是相同的。 因此在同一時刻如果各 位數(shù)碼管的位選線都處于選通狀態(tài)的話，6位數(shù)碼管將顯示相同

4、的字符。若要各 位數(shù)碼管能夠顯示出與本位相應的字符，就必須采用掃描顯示方式，即在某一時刻，只讓某一位的位選線處于導通狀態(tài)，而其它各位的位選線處于關閉狀態(tài)。同 時，段線上輸出相應位要顯示字符的字型碼。這樣在同一時刻，只有選通的那一位顯示出字符，而其它各位則是熄滅的，如此循環(huán)下去，就可以使各位數(shù)碼管顯 示出將要顯示的字符。MAX+PLUS II是一個完全集成化的可編程邏輯環(huán)境，能滿足用戶各種各樣 的設計需要。它支持Altera公司不同結構的器件，可在多平臺上運行。MAX+PLUS II具有突出的靈活性和高效性，為設計者提供了多種可自由選擇的設計方法和工 具。豐富的圖形界面，可隨時訪問的在線幫助文檔

5、，使用戶能夠快速輕松地掌握 和使用MAX+PLUSII軟件。MAX+PLUSII具有的強大功能極大地減輕了設計者的負擔，使設計者可 以快速完成所需的設計，使用該軟件，用戶從開始設計邏輯電路到完成器件下載 編程一般只需要數(shù)小時時間，其中設計的編譯時間往往僅需數(shù)分鐘。 用于可在一 個工作日內(nèi)完成實現(xiàn)設計項目的多次修改，直至最終設計定型。MAX+PLUS II開發(fā)系統(tǒng)眾多突出的特點，使它深受廣大用戶的青睞。關鍵詞：數(shù)字顯示電路；動態(tài)掃描；段碼頁腳第一章設計任務11.1 項目名稱：設計數(shù)字顯示電路 11.2 項目設計說明.11.2.1 設計任務和要求11.2.2 進度安排11.3 項目總體功能模塊圖2

6、第二章需求分析22.1 問題基本描述22.2 系統(tǒng)模塊分解 32.3 系統(tǒng)各模塊功能的基本要求3.第三章設計原理43.1 設計原理 43.2 MAXPLUSII 介紹.4.第四章系統(tǒng)功能模塊設計61.1.1 數(shù)碼管位選控制模塊流程圖 6.1.1.2 輸入輸出引腳及其功能說明6.1.1.3 程序代碼實現(xiàn).7.4.2 數(shù)據(jù)選擇模塊 84.2.1 .數(shù)據(jù)選擇模（八選一模塊）塊流程圖 8.4.2.2 輸入輸出引腳及其功能說明9.4.2.3 程序代碼實現(xiàn).9.4.3 七段譯碼器模塊1.04.3.1 七段譯碼器模塊模塊流程圖 10.4.3.2 輸入輸出引腳及其功能說明 .10.4.3.3 程序代碼實現(xiàn)1.

7、0.第五章調(diào)試并分析結果 1.25.1 輸入說明1.25.2 預計輸出1.25.3 測試結果記錄 1.25.4 測試結果分析 12,第六章結論1.36.1心得體會1.3參考文獻1.4附 錄15第一章設計任務1.1 項目名稱：設計數(shù)字顯示電路本項目的主要內(nèi)容是設計并實現(xiàn) 8位數(shù)碼管輪流顯示8個數(shù)字。該電路將所 學的數(shù)字電路與系統(tǒng)大部分知識和 VHDL語言結合。1.2 項目設計說明1.2.1 設計任務和要求A、用CPLD設計一個八位數(shù)碼管顯示電路；B、8位數(shù)碼管輪流顯示8個數(shù)字，選擇合適的時鐘脈沖頻率實現(xiàn) 8個數(shù)碼 管同時被點亮的視覺效果。1.2.2 進度安排第一周至第二周每周二2課時，共10課時

8、。具體安排為：第一周至第三周 6課時自行設計、第四周實驗結果驗收、第五周交報告并進行答辯。1.3 項目總體功能模塊圖B. B.日, 0.fl3 :卬卬卬卬0 mm3一 3GI用“產(chǎn)口一!, 3 AE'口 口里第二章需求分析2.1 問題基本描述基本系統(tǒng)流程圖如下T2.2 系統(tǒng)模塊分解動態(tài)掃描顯示電路的主要組成為：計數(shù)器、顯示譯碼器、32選4數(shù)據(jù)選擇器、掃描電路組成。2.3 系統(tǒng)各模塊功能的基本要求1、計數(shù)器：CN8模塊輸入信號是時鐘脈clk,每遇到一個時鐘脈沖clk上升 沿時，內(nèi)部累加器便加一，再把累加器所得結果與2進制數(shù)的形式輸出。要顯示8位數(shù)字，所以用3位2進制數(shù)作為輸出。輸出信號為

9、 cout0.2。2、八選一數(shù)據(jù)選擇模塊：模塊輸入信號一個是數(shù)據(jù)選擇器的地址碼 SEL2.0, 另一部分是數(shù)據(jù)信息A3.0F3.0.地址碼是SEL2.0來自時鐘脈沖計數(shù)器CN6, 由地址碼SEL2.0快定輸出哪個輸入數(shù)據(jù)。輸出信號是 q3.0;3、掃描顯示譯碼器：完成對 7字段數(shù)碼管顯示的控制。第三章設計原理3.1 設計原理采用動態(tài)掃描的方式實現(xiàn)設計要求。動態(tài)掃描顯示需要由兩組信號來控制：一組是字段輸出口輸出的字形代碼， 用來控制顯示的字形，稱為段碼；另一組是 位輸出口輸出的控制信號，用來選擇第幾位數(shù)碼管工作，稱為位碼。各位數(shù)碼管 的段線并聯(lián)，段碼的輸出對各位數(shù)碼管來說都是相同的。 因此在同一

10、時刻如果各 位數(shù)碼管的位選線都處于選通狀態(tài)的話，6位數(shù)碼管將顯示相同的字符。若要各 位數(shù)碼管能夠顯示出與本位相應的字符， 就必須采用掃描顯示方式，即在某一時 刻，只讓某一位的位選線處于導通狀態(tài)，而其它各位的位選線處于關閉狀態(tài)。同 時，段線上輸出相應位要顯示字符的字型碼。 這樣在同一時刻，只有選通的那一 位顯示出字符，而其它各位則是熄滅的，如此循環(huán)下去，就可以使各位數(shù)碼管顯 示出將要顯示的字符。雖然這些字符是在不同時刻出現(xiàn)的， 而且同一時刻，只有一位顯示，其它各 位熄滅，但由于數(shù)碼管具有余輝特性和人眼有視覺暫留現(xiàn)象， 只要每位數(shù)碼管顯 示間隔足夠短，給人眼的視覺印象就會是連續(xù)穩(wěn)定地顯示。總之，多

11、個數(shù)碼管動態(tài)掃描顯示，是將所有數(shù)碼管的相同段并聯(lián)在一起， 通 過選通信號分時控制各個數(shù)碼管的公共端， 循環(huán)一次點亮多個數(shù)碼管，并利用人 眼的視覺暫留現(xiàn)象，只要掃描的頻率較大，將看不到閃爍現(xiàn)象。將會看到6個數(shù) 碼管持續(xù)穩(wěn)定點亮的現(xiàn)象。3.2 MAXPLUSII 介紹MAX+PLUS II是一個完全集成化的可編程邏輯環(huán)境，能滿足用戶各種各樣的設計需要。它支持Altera公司不同結構的器件，可在多平臺上運行MAX+PLUS II具有突出的靈活性和高效性，為設計者提供了多種可自由選擇的 設計方法和工具。豐富的圖形界面，可隨時訪問的在線幫助文檔，使用戶能夠快速輕松地掌握 和使用MAX+PLUSII軟件。

12、MAX+PLUSII具有的強大功能極大地減輕了設計者的負擔，使設計者可 以快速完成所需的設計，使用該軟件，用戶從開始設計邏輯電路到完成器件下載 編程一般只需要數(shù)小時時間，其中設計的編譯時間往往僅需數(shù)分鐘。 用于可在一 個工作日內(nèi)完成實現(xiàn)設計項目的多次修改，直至最終設計定型。MAX+PLUS II開發(fā)系統(tǒng)眾多突出的特點，使它深受廣大用戶的青睞。MAX+PLUSII 支持 Altera 公司的 Classic、ACEX 1K MAX 3000、MAX 5000、MAX 7000、MAX 9000、FLEX 6000和 FLEX 10K等系列的可編程邏輯 器件，門數(shù)為600250000門，提供了工業(yè)

13、界真正與結構無關的可編程邏輯設計 環(huán)境。MAX+PLUSII的編輯器還提供了強大的邏輯綜合與優(yōu)化功能以減輕用戶的 設計負擔。MAX+PLUSII軟件的設計輸入、處理、校驗功能完全集成于可編程邏輯開發(fā) 工具內(nèi)，從而可以更快的進行調(diào)試，縮短開發(fā)周期。設計者可以從各種設計輸入、編輯、校驗及器件編程工具中作出選擇，形成 用戶風格的開發(fā)環(huán)境，必要時還可以在保留原始功能的基礎上添加新的功能。由于MAX+PLUSII支持多種器件系列，設計者無須學習新的開發(fā)工具即可對新結構 的器件進行開發(fā)。HDL及Altera公司自己開發(fā)的硬件描述語言 AHDL。MAX+PLUS II由設計輸入、項目處理、項目檢驗和器件編程

14、等 4部分組成， 所有這些部分都集成在一個可視化的操作環(huán)境下。MAX+PLUS II管理窗口包括項目路徑、工作文件標題條、 MAX+PLUS II菜 單條、快捷工具條和工作區(qū)等幾個部分。設置好授權碼后，啟動 MAX+PLUS II 即進入MAX+PLUS II管理窗口，如圖6.4所示。MAX+PLUS II還為用戶提供了功能強大的在線幫助功能。通過使用在線幫 助，用戶可以獲得設計中所需的全部信息。第四章系統(tǒng)功能模塊設計4.1 計數(shù)（數(shù)碼管位選控制）模塊4.1.1 數(shù)碼管位選控制模塊流程圖4.1.2 輸入輸出引腳及其功能說明CN8模塊輸入信號是時鐘脈沖clk,每遇到一個時鐘脈沖clk上升沿時，內(nèi)

15、部累加器便加一，再把累加器所得結果與2進制數(shù)的形式輸出。要顯示八位數(shù)字,所以用3位2進制數(shù)作為輸出。輸出信號為cout0.2。總之是通過輸入輸出信號來對數(shù)碼管進行位選控制。4.1.3 程序代碼實現(xiàn)library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cn8 isport(clr,start,clk: in bit;cout: out std_logic_vector(2 downto 0);end cn8;architecture a of cn8 issignal temp:std_lo

16、gic_vector(2 downto 0);beginprocess(clk,clr)beginif clr='0' thentemp<="000"cout<='0'elsif (clk'event and clk='1') thenif start='0' thenif temp>="111" thentemp<="000"cout<='1'elsetemp<=temp+1;cout<='0&#

17、39;end if;end if;end if;end process;cout<=temp;end a;4.2 數(shù)據(jù)選擇模塊4.2.1 數(shù)據(jù)選擇模（八選一模塊）塊流程圖4.2.2 輸入輸出引腳及其功能說明SEL81模塊輸入信號一個是數(shù)據(jù)選擇器 SEL81的地址碼SEL2.0另 是數(shù)據(jù)信息A3.0卜H3.0.地址碼是SEL2.0來自時鐘脈沖計數(shù)器 CN8, 碼SEL2.0快定輸出哪個輸入數(shù)據(jù)。輸出信號是 q3.0。4.2.3 程序代碼實現(xiàn)一部分由地址Library ieee;Use ieee.std_logic_1164.all;Entity sel81 isPort(sel:in st

18、d_logic_vector(2 downto 0);A,b,c,d,e,f,g,h:in std_logic_vector(3 downto 0);Q:out std_logic_vector(3 downto 0);End sel81;Architecture rtl of sel81 is beginProcess(a,b,c,d,e,f,g,h,sel)Variable cout:std_logic_vector(3 downto 0);BeginCase(sel)isWhen"000"=>cout:=a;When"010"=>cou

19、t:=c;SELGlWhen"001"=>cout:=b;When"011"=>cout:=d;When"100"=>cout:=e;When"101"=>cout:=f;When"110"=>cout:=g;When others =>cout:=h;End case;Q<=cout;End process;End rtl;sapde s - < o or 占on -4.3 七段譯碼器模塊4.3.1 七段譯碼器模塊模塊流程圖4.3.2 輸入輸出引

20、腳及其功能說明DISP模塊是七段譯碼器，將輸入的 4位二進制數(shù)轉(zhuǎn)換為數(shù)碼顯示管對應的 數(shù)字。例如輸入為4進制數(shù)0000的時候，使數(shù)碼顯示管顯示 0,則要七段譯碼 器輸出為011111。即g段為0, g段發(fā)光二極管不亮，其它發(fā)光二極管被點亮， 顯示效果為00 DISP模塊輸入信號D3.0,輸出信號是Q6.0。4.3.3 程序代碼實現(xiàn)Library ieee;Use ieee.std_logic_1164.all;Entity disp isport(d:in std_logic_vector(3 downto 0);q:out std_logic_vector(6 downto 0);end d

21、isp;Architecture rtl of disp isBeginProcess(d)BeginCase d isWhen"0000"=>q<="0111111”;When"0001"=>q<="0000110”;When"0010"=>q<="1011011”;When"0011"=>q<="1001111”;When"0100"=>q<="1100110”;When"

22、0101"=>q<="1101101”;When"0110"=>q<="1111101”;When"0111"=>q<="0100111”;When"1000"=>q<="1111111”;When others=>q<="1101111”;End case;End process;End rtl;第五章調(diào)試并分析結果5.1 輸入說明clk時鐘輸入Clr計數(shù)器清零（低電平有效）Start打開計數(shù)器（低電平有效）A3.

23、0.H3.0輸入要顯示的數(shù)字5.2 預計輸出Cout2.0數(shù)碼管位選控制Q6.0數(shù)碼管段選控制5.3 測試結果記錄同時顯示0, 1, 2, 3, 4, 5, 6,7這八個不同的數(shù)字圖形到八個數(shù)碼管上。5.4 測試結果分析輸入一個時鐘，驅(qū)動計數(shù)器工作。選用模值為 8的計數(shù)器，依次控制8 個數(shù)碼管的亮滅，使得某一時刻有且僅有一個數(shù)碼管點亮， 同時產(chǎn)生對應的，將 點亮的數(shù)碼管賦值顯示為相應的數(shù)碼予以顯示。由于掃描頻率較高，8位數(shù)碼管序列將顯示持續(xù)穩(wěn)定的0至7的數(shù)碼。第六章結論6.1心得體會在課程設計之前，我學過51單片機，對硬件與軟件的聯(lián)系有初步的了解， 其次我的題目相對較簡單 一設計8位數(shù)碼管動態(tài)

24、顯示電路，所以上手特別的快。 在編寫程序之前，我到實驗室實地考察了一下試驗箱，發(fā)現(xiàn)8位數(shù)碼管實驗無法 實現(xiàn)，只能實現(xiàn)6位，開關實現(xiàn)數(shù)碼管數(shù)字變換也不現(xiàn)實， 單單8位數(shù)碼管的數(shù) 字就需要32個開關控制，試驗箱遠遠達不到這個要求，因此，我就設計全軟件 來控制并且做得非常成功。最后驗收時聽老師分析，全軟件的程序有很大的缺陷， 然后對我的設計又進一步的改進，用開關來進行控制?？傊?，通過這次課程設計，我對 EDA技術有了更進一步的了解。也知道了 如何把vhdl的程序裝到實驗的硬件中，然后如何的連接實驗箱上的管腳。通過在上網(wǎng)查詢本次實驗相關資料。豐富了對 EDA的了解。頁腳參考文獻1路勇.電子電路實驗及仿

25、真M.北京：北京交通大學出版社，2010.2孟濤.電工電子EDA實踐教程M.北京：機械工業(yè)出版社，2010.3高吉祥.電子技術基礎實驗與課程設計M.北京：電子工業(yè)出版社， 20054候建軍.電子技術基礎實驗、綜合設計實驗與課程設計M.北京:高等教育出版社,2007.課程設計中的程序如下：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity div2k isport(clk_in : in std_logic;clk_out : out std_logic);end;architecture

26、 a of div2k issignal cnt : integer range 0 to 999;signal clk_tmp : std_logic;beginprocess(clk_in)beginif (clk_in'event and clk_in='1') thenif cnt=999 thencnt<=0; clk_tmp<= not clk_tmp;elsecnt<=cnt+1;end if;end if;end process;clk_out<=clk_tmp;end;BLIBRARY IEEE;USE IEEE.STD_LOG

27、IC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;-USE IEEE.STD_numeric_stdENTITY scan_led ISPORT ( CLK : IN STD_LOGIC;SG : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);BT : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);END;ARCHITECTURE arc OF scan_led IScomponent div2kport(clk_in: in std_logic;clk_out: out std_logic);end compone

28、nt;SIGNAL CNT6 : INTEGER RANGE 0 TO 5;SIGNAL A : INTEGER RANGE 0 TO 5;SIGNAL COUNT : INTEGER RANGE 0 TO 5000 := 0;SIGNAl FLAG : INTEGER RANGE 0 TO 10 := 0;SIGNAl FLAG_A : INTEGER RANGE 0 TO 15;SIGNAL clk_tmp: STD_LOGIC;BEGINu1:div2k port map(clk_in=>CLK,clk_out=>clk_tmp);3線至6線譯碼器-A 為位碼P1:proce

29、ss(CNT6)BEGINCASE CNT6 ISWHEN 0 => BT <= "000" ; A <= 0 ;WHEN 1 => BT <= "001" ; A <= 1 ;WHEN 2 => BT <= "010" ; A <= 2 ;WHEN 3 => BT <= "011" ; A <= 3 ;WHEN 4 => BT <= "100" ; A <= 4 ;WHEN 5 => BT <

30、= "101" ; A <= 5 ;WHEN OTHERS => NULL ;END CASE ;END PROCESS P1;展模塊 拓P2:process(clk_tmp)BEGINIF clk_tmp'EVENT AND clk_tmp = '1' THEN -實現(xiàn)模 6 計數(shù)器if CNT6 = 5 thenCNT6 <= 0;else CNT6 <= CNT6 + 1;end if;IF (FLAG = 11) THEN -設置標志FLAG <= 0;END IF;IF COUNT = 5000 THEN -另

31、一個時鐘COUNT <= 0;FLAG <= FLAG + 1;-當記滿5000時左移動一位ELSECOUNT <= COUNT + 1;END IF;END IF;END PROCESS P2;P3:process(A)BEGINFLAG_A <= (A + FLAG) ;-0-F 循環(huán)顯示CASE FLAG_A ISWHEN 0 => SG <="1111110" -0-共陰 abcdefgWHEN 1 => SG <= "0110000" -1WHEN 2 => SGWHEN 3 => S

32、GWHEN 4 => SG <= "0110011"-4WHEN 5 => SG <= "1011011" -5WHEN 6 => SG <= "1011111" -6WHEN 7 => SG <= "1110000" -7WHEN 8 => SGWHEN 9 => SG <= "1111011" -9WHEN 10 => SG <= "1110111"-AWHEN 11 => SG <= "0011111" -BWHEN 12 => SG <= "1001110" -CWHEN 13 => SG <= "0111101-DWHEN 14 => SG <= "10011