微機原理與接口技術(樓順天)-第7章2

1、1本教案內容本教案內容 第第7 7章章 常用芯片的接口技術常用芯片的接口技術1. 1. 概述概述(I/O(I/O接口的基本概念接口的基本概念) )2. 2. 外設接口的編址方式外設接口的編址方式 3. 輸入輸入/輸出的基本方式及基本模式輸出的基本方式及基本模式 4. 常用芯片的接口技術常用芯片的接口技術 27.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 輸入輸入/ /輸出的控制方式輸出的控制方式是指以何種方式控制計是指以何種方式控制計算機的主機算機的主機( (包括微處理器、存儲器等包括微處理器、存儲器等) )與與I/OI/O接口接口之間進行數據傳送。根據之間進行

2、數據傳送。根據I/OI/O設備與主機的并行工設備與主機的并行工作程度，微型計算機的輸入作程度，微型計算機的輸入/ /輸出控制方式主要有輸出控制方式主要有無條件傳送方式、程序查詢方式、無條件傳送方式、程序查詢方式、I/OI/O中斷方式和中斷方式和DMADMA方式等四種。方式等四種。 37.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 無條件傳送方式無條件傳送方式( (又稱又稱“同步傳送方式同步傳送方式”) ) 指指I/OI/O設備可以在微處理器限定的時間內準設備可以在微處理器限定的時間內準備就緒，可以直接執(zhí)行預先編制的備就緒，可以直接執(zhí)行預先編制的I/OI/O程序實

3、現程序實現輸入輸入/ /輸出操作，而無需查詢輸出操作，而無需查詢I/OI/O設備的狀態(tài)。設備的狀態(tài)。 該方式最簡單的輸入該方式最簡單的輸入/ /輸出控制方式輸出控制方式; ;所需要所需要的軟、硬件較少，實現簡單。但前提條件是要求的軟、硬件較少，實現簡單。但前提條件是要求I/OI/O設備能夠及時準備就緒。設備能夠及時準備就緒。47.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式無條件傳送方式典型的輸入無條件傳送方式典型的輸入/ /輸出接口形式輸出接口形式: :端口地址譯碼三態(tài)門數據總線A0A9AENIOR1G2G地址選擇讀LS373鎖存器LS244輸入數據端口的典型結

4、構輸入數據端口的典型結構57.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式無條件傳送方式典型的輸入無條件傳送方式典型的輸入/ /輸出接口形式輸出接口形式: : 輸出數據端口的典型結構輸出數據端口的典型結構端口地址譯碼鎖存器數據總線A0A9AENIOW1G2G地址選擇寫LS37367.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式2.2.程序查詢方式程序查詢方式 程序查詢方式也稱為程序查詢方式也稱為“異步傳送方式異步傳送方式”或者或者“有條件傳送方式有條件傳送方式”，其典型結構如圖，其典型結構如圖7.17.1所示。所示。 在這種方式中，微

5、處理器在進行輸入在這種方式中，微處理器在進行輸入/ /輸出操輸出操作前要不斷查詢作前要不斷查詢I/OI/O設備的狀態(tài)，只有當設備的狀態(tài)，只有當I/OI/O設備準設備準備就緒時才執(zhí)行備就緒時才執(zhí)行I/OI/O指令，完成輸入指令，完成輸入/ /輸出操作。因輸出操作。因此，此，I/OI/O接口除了數據端口外，還需要具有指示接口除了數據端口外，還需要具有指示I/OI/O設備狀態(tài)的端口，以供微處理器的查詢和檢測。設備狀態(tài)的端口，以供微處理器的查詢和檢測。 77.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式微處理器讀I / O 設備狀態(tài)準備就緒微處理器從I / O接口讀一個字

6、微處理器向主完成否現行程序N現行程序啟動I / O 設備N存寫入一個字程序程序查詢查詢方式方式的流的流程圖程圖87.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 當系統中有多個當系統中有多個I/OI/O設備進行輸入設備進行輸入/ /輸出操作輸出操作時，微處理器需要按照一定次序或優(yōu)先級輪流查詢時，微處理器需要按照一定次序或優(yōu)先級輪流查詢這些這些I/OI/O設備的狀態(tài)，當某個設備的狀態(tài)，當某個I/OI/O設備就緒時，則完設備就緒時，則完成這個成這個I/OI/O設備的輸入或輸出操作，其流程如圖設備的輸入或輸出操作，其流程如圖7.67.6所示。所示。 由于微處理器需要輪流

7、查詢多個由于微處理器需要輪流查詢多個I/OI/O設備的狀設備的狀態(tài)，所以當某個設備準備就緒時，微處理器并不一態(tài)，所以當某個設備準備就緒時，微處理器并不一定能及時響應，特別是在定能及時響應，特別是在I/OI/O設備速度較快時，問設備速度較快時，問題更加嚴重，所以程序查詢方式的題更加嚴重，所以程序查詢方式的實時性也較差，實時性也較差，通常只適合慢速設備的輸入通常只適合慢速設備的輸入/ /輸出操作輸出操作。 97.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式準 備 就 緒Y讀I /O 設 備 N 的 狀 態(tài)啟 動 N 個 I /O 設 備讀I /O 設 備 1 的 狀

8、態(tài)讀I /O 設 備 2 的 狀 態(tài)準 備 就 緒準 備 就 緒完 成 I /O 設 備 1 的一 次 輸 入 /輸 出 操 作Y完 成 I /O 設 備 2 的一 次 輸 入 /輸 出 操 作Y完 成 I /O 設 備 N 的一 次 輸 入 /輸 出 操 作對多個設備的程序查詢流程對多個設備的程序查詢流程 107.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式3. I/O3. I/O中斷方式中斷方式啟動I/O設備第K 條指令第K+1 條指令中斷服務程序主程序 I/O I/O中斷方式的過程中斷方式的過程117.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的

9、基本方式及基本模式I/OI/O中斷方式在中斷方式在I/OI/O設備準備期間不需要微設備準備期間不需要微處理器處理器“原地踏步原地踏步”查詢查詢I/OI/O設備的狀態(tài)設備的狀態(tài), ,而程序查詢方式則是串行的，所以而程序查詢方式則是串行的，所以I/OI/O中斷中斷方式充分利用了微處理器資源，方式充分利用了微處理器資源，提高了輸提高了輸入入/ /輸出操作的效率輸出操作的效率。127.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 當采用當采用I/OI/O中斷方式實現系統中多個中斷方式實現系統中多個I/OI/O設備的輸入設備的輸入/ /輸出操作時，利用硬件輸出操作時，利用硬

10、件排隊電路和中斷屏蔽寄存器可以靈活地安排隊電路和中斷屏蔽寄存器可以靈活地安排這些排這些I/OI/O設備的優(yōu)先級，及時地對中斷設備的優(yōu)先級，及時地對中斷請求做出響應，因此也請求做出響應，因此也具有較好的實時性具有較好的實時性。137.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 與程序查詢方式相比，實現與程序查詢方式相比，實現I/OI/O中斷方式中斷方式需要增加有關的軟、硬件，比如接口中需需要增加有關的軟、硬件，比如接口中需要增加中斷請求電路，系統中還要增加中要增加中斷請求電路，系統中還要增加中斷控制電路，實現優(yōu)先級設置和判定、中斷控制電路，實現優(yōu)先級設置和判定、中

11、斷允許和屏蔽，以及產生中斷向量地址等斷允許和屏蔽，以及產生中斷向量地址等功能，因此功能，因此I/OI/O中斷方式在中斷方式在一定程度上增加一定程度上增加成本和復雜性成本和復雜性 。147.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式4. DMA4. DMA方式方式 DMA(Direct Memory Access)DMA(Direct Memory Access)方式稱為方式稱為直接存儲器訪問方式，其含義是直接在主存直接存儲器訪問方式，其含義是直接在主存儲器和儲器和I/OI/O設備之間成塊傳送數據，既不需設備之間成塊傳送數據，既不需要微處理器的參與，數據也不需要在

12、微處理要微處理器的參與，數據也不需要在微處理器中進行中轉。器中進行中轉。 157.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式 在在DMADMA方式中，控制數據在主存儲器方式中，控制數據在主存儲器和和I/OI/O接口之間進行傳送的硬件稱為接口之間進行傳送的硬件稱為DMADMA控制控制(DMAC)(DMAC)，其內部組成和工作原理如，其內部組成和工作原理如圖圖7.87.8所示。由于所示。由于DMADMA控制器將控制器將I/OI/O設備設備連接在總線上，作用類似于連接在總線上，作用類似于I/OI/O接口，接口，因此也將其稱為因此也將其稱為DMADMA接口接口。 167

13、.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式系統總線微處理器DMA控制器數據緩存器地址寄存器字計數器控制/狀態(tài)寄存器存儲器HOLDHLDA輸入設備DMA請求DMA應答圖圖7.8 DMA7.8 DMA控制器的內部組成和工作原理控制器的內部組成和工作原理177.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式。 在數據傳送過程中，數據緩存器用于暫在數據傳送過程中，數據緩存器用于暫存數據，地址寄存器存放的是在主存儲器中存數據，地址寄存器存放的是在主存儲器中的地址，它的值隨著數據的傳送而遞增或遞的地址，它的值隨著數據的傳送而遞增或遞減，字計數器

14、的初值等于數據塊的字節(jié)數，減，字計數器的初值等于數據塊的字節(jié)數，每傳送一個字節(jié)，字計數器自動減每傳送一個字節(jié)，字計數器自動減1 1，當其，當其值變?yōu)橹底優(yōu)? 0時，傳送結束，而控制時，傳送結束，而控制/ /狀態(tài)寄存器狀態(tài)寄存器和控制邏輯電路則用于控制和控制邏輯電路則用于控制DMADMA工作方式、工作方式、指示指示DMADMA控制器的狀態(tài)?？刂破鞯臓顟B(tài)。18以輸入設備為例，一個完整的以輸入設備為例，一個完整的DMADMA傳送過程下：傳送過程下：7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式微處理器啟動輸入設備，并且將數據塊在主存微處理器啟動輸入設備，并且將數據塊在

15、主存儲器的起始地址、數據塊的字或字節(jié)數，以及儲器的起始地址、數據塊的字或字節(jié)數，以及DMADMA的工作方式等內容寫入地址寄存的工作方式等內容寫入地址寄存 器、字計器、字計數器和控制數器和控制/ /狀態(tài)寄存器，完成對狀態(tài)寄存器，完成對DMADMA控制器的控制器的設置；設置；輸入設備準備就緒后將一個字節(jié)寫入輸入設備準備就緒后將一個字節(jié)寫入DMADMA控制控制 器的數據緩存器中，并向器的數據緩存器中，并向DMADMA控制器提出控制器提出DMADMA請請 求；求；19DMADMA控制器向微處理器發(fā)出控制器向微處理器發(fā)出HOLDHOLD信號，申請信號，申請 總線的使用權總線的使用權. .微處理器釋放總線

16、，并通過微處理器釋放總線，并通過 HLDAHLDA信號向信號向DMADMA控制器做出應答；控制器做出應答；DMADMA控制器占用總線，通過總線給出地址、控制器占用總線，通過總線給出地址、 數據和寫信號，將一個字節(jié)數據寫入主存儲數據和寫信號，將一個字節(jié)數據寫入主存儲 器中，然后將字計數器減器中，然后將字計數器減1 1，并向輸入設備，并向輸入設備 做出做出DMADMA應答；應答；7.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式重復重復- -步，直至計數器為步，直至計數器為0 0，然后，然后DMADMA控制器通過中斷方式通知微處理器傳送控制器通過中斷方式通知微處理器傳送

17、 結束，并釋放總線。結束，并釋放總線。 207.3 7.3 輸入輸入/ /輸出的基本方式及基本模式輸出的基本方式及基本模式DMADMA傳送方式的突出優(yōu)點傳送方式的突出優(yōu)點 傳送過程無需處理器的控制，數據也無需傳送過程無需處理器的控制，數據也無需經過微處理器，而是直接在經過微處理器，而是直接在I/OI/O設備與主存儲設備與主存儲器間進行，因此既節(jié)省了微處理器的時間，器間進行，因此既節(jié)省了微處理器的時間，也使傳送速率大大提高，特別適合于硬盤等也使傳送速率大大提高，特別適合于硬盤等高速高速I/OI/O設備的輸入設備的輸入/ /輸出操作。輸出操作。217.4 7.4 常用芯片的接口技術常用芯片的接口技

18、術一、一、I/OI/O地址譯碼及譯碼電路地址譯碼及譯碼電路 I/O I/O地址譯碼方式和存儲器地址譯碼方地址譯碼方式和存儲器地址譯碼方式一樣，有下列三種譯碼方式：式一樣，有下列三種譯碼方式：l 全地址譯碼方式全地址譯碼方式 l 部分地址譯碼方式部分地址譯碼方式l 線地址譯碼方式線地址譯碼方式227.4 7.4 常用芯片的接口技術常用芯片的接口技術一、一、I/OI/O地址譯碼及譯碼電路地址譯碼及譯碼電路 在在I/OI/O地址譯碼中，采用的譯碼電路地址譯碼中，采用的譯碼電路形式，也和存儲器地址譯碼一樣，有：形式，也和存儲器地址譯碼一樣，有：l 門電路譯碼門電路譯碼 l 專用譯碼器譯碼專用譯碼器譯碼

19、 l 數字比較器譯碼數字比較器譯碼l 可編程邏輯器件（如可編程邏輯器件（如CPLD/FPGACPLD/FPGA）譯碼等）譯碼等 237.4 7.4 常用芯片的接口技術常用芯片的接口技術 在在I/OI/O地址譯碼中，不管采用何種譯碼方地址譯碼中，不管采用何種譯碼方式和譯碼電路形式，與存儲器地址譯碼不同式和譯碼電路形式，與存儲器地址譯碼不同之處為參加譯碼的地址線的條數不同，以及之處為參加譯碼的地址線的條數不同，以及參加譯碼的控制信號不同。下面給出了在不參加譯碼的控制信號不同。下面給出了在不同的系統中進行同的系統中進行I/OI/O端口地址譯碼及端口地址譯碼及I/OI/O電路電路設計時，用到的總線信號

20、：設計時，用到的總線信號： ，247.4 7.4 常用芯片的接口技術常用芯片的接口技術l 80888088最小方式系統：最小方式系統： l 80888088最大方式系統最大方式系統: : 15070/AA DD IO MRD W R， ， 15070AADDIOW， IOR， l 80868086最大方式系統：最大方式系統： 15015870AADDDD，,IOR IOW BHE15015870AADDDD，/MIO R D W R B H E，l 80868086最小方式系統最小方式系統: : 257.4 7.4 常用芯片的接口技術常用芯片的接口技術二、系統總線驅動及控制二、系統總線驅動及控

21、制 在較大的微機應用系統中，在較大的微機應用系統中，I/OI/O插件板設計時要插件板設計時要考慮系統總線的負載能力，必要時可以通過緩沖器考慮系統總線的負載能力，必要時可以通過緩沖器或總線驅動來提高總線的負載能力。常用的緩沖器或總線驅動來提高總線的負載能力。常用的緩沖器或總線驅動器有或總線驅動器有74LS37374LS373、74LS244(74LS244(單向單向8 8位位) )和和74LS245(74LS245(雙向雙向8 8位位) )等。等。 u 對單向的地址總線及控制總線的驅動可以對單向的地址總線及控制總線的驅動可以74LS37374LS373、74LS24474LS244等芯片緩沖的方

22、式。等芯片緩沖的方式。 267.4 7.4 常用芯片的接口技術常用芯片的接口技術u 對雙向系統數據總線的驅動與控制，要遵循對雙向系統數據總線的驅動與控制，要遵循下列原則：下列原則： 只有當只有當CPUCPU讀板內讀板內I/OI/O端口時，驅動器指向系端口時，驅動器指向系統總線的三態(tài)門才允許導通；統總線的三態(tài)門才允許導通； 只有當只有當CPUCPU寫板內寫板內I/OI/O端口時，驅動器指向板端口時，驅動器指向板內的三態(tài)門是導通的；內的三態(tài)門是導通的； 當當CPUCPU不去尋址板內不去尋址板內I/OI/O端口時，驅動器兩邊端口時，驅動器兩邊均處于高阻狀態(tài)。均處于高阻狀態(tài)。 277.4 7.4 常用

23、芯片的接口技術常用芯片的接口技術三、典型例題三、典型例題 例例7.1 7.1 在在PC/XTPC/XT系統總線上擴充設計一個數據輸系統總線上擴充設計一個數據輸出端口，出端口， 分配給該端口的地址為分配給該端口的地址為280H280H，輸出端口，輸出端口芯片用芯片用74LS37474LS374，輸出設備為，輸出設備為8 8個個LEDLED發(fā)光二極管。發(fā)光二極管。（1 1）畫出此輸出端口與）畫出此輸出端口與PC/XTPC/XT系統總線以及系統總線以及與與LEDLED發(fā)光二極管的連接圖。發(fā)光二極管的連接圖。（2 2）編寫使）編寫使8 8個個LEDLED發(fā)光二極管每間隔一段時間交發(fā)光二極管每間隔一段時

24、間交替亮滅的功能段程序。替亮滅的功能段程序。287.4 7.4 常用芯片的接口技術常用芯片的接口技術解：解：74LS37474LS374的功能和的功能和74LS37374LS373相同，都是相同，都是8 8位數據位數據輸出鎖存器，不同之處是使能信號的有效形式，輸出鎖存器，不同之處是使能信號的有效形式，74LS37474LS374的使能信號的使能信號CPCP為上升沿有效。為上升沿有效。LEDLED發(fā)光二發(fā)光二極管導通時流過的電流應極管導通時流過的電流應20mA,20mA,否則會損壞器件。否則會損壞器件。設計的此輸出端口與設計的此輸出端口與PC/XTPC/XT系統總線以及與系統總線以及與LEDLE

25、D發(fā)發(fā)光二極管的連接圖如圖光二極管的連接圖如圖7.97.9所示。所示。 297.4 7.4 常用芯片的接口技術常用芯片的接口技術圖圖7.9 7.9 例例7.17.1的連接圖的連接圖307.4 7.4 常用芯片的接口技術常用芯片的接口技術 編寫使編寫使8 8個個LEDLED發(fā)光二極管每間隔一段時間交發(fā)光二極管每間隔一段時間交替亮滅的功能段程序如下：替亮滅的功能段程序如下： MOV DX,280HMOV DX,280HLOP: MOV AL,0FFHLOP: MOV AL,0FFH OUT DX,AL OUT DX,AL ；使；使8 8個個LEDLED發(fā)光二極管亮發(fā)光二極管亮 CALL DELAY

26、1S CALL DELAY1S ；調用；調用1 1秒延時子程序秒延時子程序 MOV AL,00HMOV AL,00H OUT DX,AL OUT DX,AL ；使；使8 8個個LEDLED發(fā)光二極管滅發(fā)光二極管滅 JMP LOPJMP LOP317.4 7.4 常用芯片的接口技術常用芯片的接口技術三、典型例題三、典型例題 例例7.2 7.2 在在8086 CPU8086 CPU工作在最小方式組成的微機系工作在最小方式組成的微機系中中. .擴充設計一個數據輸入端口，分配給該端口的擴充設計一個數據輸入端口，分配給該端口的地址地址8001H8001H，輸入端口芯片用，輸入端口芯片用74LS24574

27、LS245，輸入設備為，輸入設備為8 8個乒乓開關。個乒乓開關。 （1 1）畫出此輸入端口與）畫出此輸入端口與80868086系統總線以及與輸系統總線以及與輸入設備的連接圖。入設備的連接圖。（2 2）編寫程序檢測）編寫程序檢測K K0 0開關，若開關，若K K0 0斷開，程序轉斷開，程序轉向向PROG1PROG1；K K0 0閉合，程序轉向閉合，程序轉向PROG2PROG2。327.4 7.4 常用芯片的接口技術常用芯片的接口技術解：解： 由于為由于為80868086系統，且端口地址系統，且端口地址8001H8001H為奇為奇地址，所以使用高地址，所以使用高8 8位數據線，且在位數據線，且在I

28、/OI/O端口地端口地址譯碼中，址譯碼中， =0=0要參加譯碼。設計的此輸入要參加譯碼。設計的此輸入端口與端口與80868086系統總線以及與輸入設備的連接圖系統總線以及與輸入設備的連接圖如圖如圖7.107.10所示。所示。 BHE337.4 7.4 常用芯片的接口技術常用芯片的接口技術圖圖7.10 7.10 例例7.27.2的連接圖的連接圖347.4 7.4 常用芯片的接口技術常用芯片的接口技術若若K K0 0開關斷開程序轉向開關斷開程序轉向PROG1PROG1，K K0 0閉合程序轉閉合程序轉向向PROG2PROG2的程序如下：的程序如下：MOV DXMOV DX，8001H8001HIN

29、IN AL, DX AL, DXTEST AL, 01HTEST AL, 01HJZ PROG2JZ PROG2PROG1:PROG1: PROG2:PROG2:357.4 7.4 常用芯片的接口技術常用芯片的接口技術三、典型例題三、典型例題 例例7.3 7.3 某一輸出設備的工作時序如圖某一輸出設備的工作時序如圖7.117.11所示。所示。當它不忙時，其狀態(tài)信號當它不忙時，其狀態(tài)信號BUSY=0BUSY=0，CPUCPU可經接口向可經接口向外設輸出數據，而當數據加到外設上時，必須利用外設輸出數據，而當數據加到外設上時，必須利用負脈沖將數據鎖存于外設，并命令外設接收該數據。負脈沖將數據鎖存于外

30、設，并命令外設接收該數據。 試將其外設連接到試將其外設連接到80888088系統總線上。系統總線上。2.2.編程序實現將內存編程序實現將內存40000H40000H開始的連續(xù)開始的連續(xù)5050個個字節(jié)單元的數據，利用查詢法輸出給該設備。字節(jié)單元的數據，利用查詢法輸出給該設備。367.4 7.4 常用芯片的接口技術常用芯片的接口技術圖圖7.11 7.11 外設工作時序外設工作時序377.4 7.4 常用芯片的接口技術常用芯片的接口技術解：解： 選用兩片選用兩片74LS27374LS273分別作數據輸出和命分別作數據輸出和命令輸出端口寄存器，利用令輸出端口寄存器，利用1 1片片74LS24474L

31、S244作作BUSYBUSY狀態(tài)輸入端口寄存器，譯碼器用狀態(tài)輸入端口寄存器，譯碼器用74LS13874LS138。設。設數據輸出端口地址為數據輸出端口地址為02F8H02F8H，命令輸出端口地，命令輸出端口地址為址為02F9H02F9H，狀態(tài)輸入端口地址為，狀態(tài)輸入端口地址為02FAH02FAH，則，則設計的用查詢方式實現的接口電路如圖設計的用查詢方式實現的接口電路如圖7.127.12所示。所示。387.4 7.4 常用芯片的接口技術常用芯片的接口技術圖圖7.12 7.12 用查詢方式實現的接口電路用查詢方式實現的接口電路397.4 7.4 常用芯片的接口技術常用芯片的接口技術 將內存將內存40000H40000H開始的連續(xù)開始的連續(xù)5050個字節(jié)單元的數個字節(jié)單元的數據，利用查詢法輸出給該設備的程序如下據，利用查詢法輸出給該設備的程序如下 : :MOV AXMOV AX，4000H4000HMOV DSMOV DS，AXAXMOV SIMOV SI，0 0MOV CXMOV CX，50 50 ；初始化；初始化MOV DXMOV DX，2F9H2F9HMOV A