FPGA試驗(yàn)報(bào)告

1、武漢工程大學(xué)電氣信息學(xué)院FPGAf硬件描述語(yǔ)言»實(shí)驗(yàn)報(bào)告1 專業(yè)班級(jí)13電信01班實(shí)驗(yàn)時(shí)間2015年10月12日學(xué)生學(xué)號(hào)1304201426實(shí)驗(yàn)地點(diǎn)4B 315學(xué)生姓名曾維穎指導(dǎo)教師實(shí)驗(yàn)項(xiàng)目閃爍的LED實(shí)驗(yàn)類別基礎(chǔ)實(shí)驗(yàn)實(shí)驗(yàn)學(xué)時(shí)4學(xué)時(shí)實(shí) 驗(yàn) 目 的 及 要 求1. 掌握QuartusII設(shè)計(jì)電路的基本流程， 熟悉VHD解序，分別設(shè)計(jì)分頻電路，LED 閃爍延時(shí)計(jì)數(shù)程序。2. 將設(shè)計(jì)好的LED閃爍電路程序卜載到 DEII開發(fā)板上進(jìn)行實(shí)物測(cè)試。成績(jī)?cè)u(píng)定表類 別評(píng)分標(biāo)準(zhǔn)分值得分合計(jì)上機(jī)表現(xiàn)按時(shí)出勤、遵守紀(jì)律 認(rèn)真完成各項(xiàng)實(shí)驗(yàn)內(nèi)容30分報(bào)告質(zhì)量程序代碼規(guī)范、功能正確 填寫內(nèi)容完整、體現(xiàn)收獲70分

2、說明：評(píng)閱教師：日期：2015年月日實(shí)驗(yàn)內(nèi)容（說明：此部分應(yīng)包含：實(shí)驗(yàn)內(nèi)容、實(shí)驗(yàn)步驟、實(shí)驗(yàn)數(shù)據(jù)與分析過程等）一、實(shí)驗(yàn)內(nèi)容1 .用VHDL語(yǔ)言設(shè)計(jì)分頻器，得到 0.1Hz 1Hz的時(shí)鐘信號(hào)；2 .設(shè)計(jì)閃爍延時(shí)程序，控制發(fā)光二極管的閃爍。二、實(shí)驗(yàn)方法與步驟分頻電路的產(chǎn)生1. 分頻原理：(50MHz晶振信號(hào)怎樣分頻成你所需要的低頻信號(hào)。)50MHz=50 100 X 100X 100Hz,這樣就需要1個(gè)50Hz分頻器，3個(gè)100Hz分頻器2. 50分頻器：源程序如下(記作 cnt50 )library ieee;use ieee.std_logic_1164.all;use ieee.std_log

3、ic_unsigned.all;entity cnt50 isport( clk : in std_logic;en : in std_logic;clr : in std_logic;cout: out std_logic;q : buffer std_logic_vector (5 downto 0);end cnt50;architecture one of cnt50 isbeginprocess(clk,clr) beginif clr='1' then q<="000000"elsif clk'event and clk='

4、1' thenif en='1' then if q="110001"then q<="000000"else q<=q+1;end if;end if;end if;if q="110001"then cout<='1' else cout<='0'end if;end process;end one;3. 100分頻器：(記作cnt100 )源程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity cnt100 isport(clk : in st