嵌入式系統(tǒng)低功耗設(shè)計研究

1、嵌入式系統(tǒng)低功耗設(shè)計研究經(jīng)過近幾年的迅速進展，系統(tǒng)(embedded system)已經(jīng)成為信息產(chǎn)業(yè)中最具增長力的一個分支。隨著手機、pda，、等新興產(chǎn)品的大量應(yīng)用，嵌入式系統(tǒng)的市場正在以每年30的速度遞增(idc預(yù)測)，嵌入式系統(tǒng)的設(shè)計也成為軟越來越關(guān)懷的話題。在嵌入式系統(tǒng)設(shè)計中，低功耗設(shè)計(low power design)是許多設(shè)計人員必需面向的問題。其緣由在于嵌入式系統(tǒng)被廣泛應(yīng)用于便攜式和移動性較強的產(chǎn)品中，而這些產(chǎn)品不是向來都有充沛的電源供給，往往是靠電池來供電的；而且大多數(shù)嵌入式設(shè)備都有體積和質(zhì)量的約束。另外，系統(tǒng)部件產(chǎn)生的熱量和功耗成比例，為解決散熱問題而實行的冷卻措施進一步增強

2、了系統(tǒng)的功耗。為了得到最好的結(jié)果，降低系統(tǒng)的功耗具有下面的優(yōu)點：(1)電池驅(qū)動的需要。在強調(diào)綠色環(huán)保時期，許多電子產(chǎn)品都采納電池供電。對于電池供電系統(tǒng)，延伸電池壽命，降低用戶更換電池的周期，提高系統(tǒng)性能與降低系統(tǒng)開銷，甚至能起到庇護環(huán)境的作用。(2)平安的需要。在現(xiàn)場領(lǐng)域，本安問題是一個重要話題。例如ff的本安設(shè)備，理論上每個網(wǎng)段可以容納32個設(shè)備，而實際應(yīng)用中考慮到目前的功耗水平，每個網(wǎng)段安裝10個比較合適。因此降低系統(tǒng)功耗是實現(xiàn)本安要求的一個重要途徑。(3)解決電磁干擾。系統(tǒng)功耗越低，電磁輻射能量越小，對其他設(shè)備造成的干擾也越小。假如全部的電子產(chǎn)品都能設(shè)計成低功耗，那么電磁兼容性設(shè)計會變得

3、簡單。(4)節(jié)能的需要。特殊是對電池供電系統(tǒng)，功耗與的平方成正比即：p=v2/fc+pstatic，因此節(jié)能更為重要。1 功耗產(chǎn)生的緣由11 的功耗目前的集成工藝主要有ttl和兩大類，無論哪種工藝。只要電路中有通過就會產(chǎn)生功耗。通常，集成電路的功耗主要有4個：(1)開關(guān)功耗。對電路中的充放電而形成，其表達式為：式中：vdd為電源電壓；c為被充放電的電容：為活動因子；f為開關(guān)頻率。(2)靜態(tài)功耗和動態(tài)功耗。當電路的狀態(tài)沒有舉行翻轉(zhuǎn)(保持高電平或低電平)時，電路的功耗屬于靜態(tài)功耗，其大小等于電路電壓與流過電流的乘積；動態(tài)功耗是電路翻轉(zhuǎn)時產(chǎn)生的功耗，因為電路翻轉(zhuǎn)時存在跳變沿，在電路翻轉(zhuǎn)眼間，電流比較

4、大存在較大的動態(tài)功耗。目前大多數(shù)電路都采納cmos工藝，靜態(tài)功耗很小，可以忽視。起主要作用的是動態(tài)功耗，因此從降低動態(tài)功耗人手來降低功耗。(3)短路功耗。因開關(guān)時由電源到地形成的通路造成的，其表達式為：式中：由工藝和電壓打算；w為晶體管寬度；為輸入信號升高下降的時光；f為工作頻率。(4)漏電功耗。由亞閾值電流和反向偏壓電流造成。目前大多數(shù)電路都采納cmos工藝。故漏電功耗很小，可以忽視。12 的功耗和有源器件的功耗通常為負載器件和寄生元件產(chǎn)生的功耗。有源開關(guān)器件在狀態(tài)轉(zhuǎn)換時，電流和電壓比較大，將引起功率消耗。另外，cmos電路中最大的功耗來自于內(nèi)部和外部的電容充放電產(chǎn)生的功耗。2 硬件低功耗設(shè)

5、計21 挑選低功耗的器件挑選低功耗的電子器件可以從根本上降低囫圇硬件系統(tǒng)的功耗。目前的工藝主要有ttl工藝和cmos工藝，cmos工藝具有很低的功耗，在電路設(shè)計上盡量選用，用法cmos系列電路時，其不用的輸入端不要懸空，由于懸空的輸入端可能存在感應(yīng)信號，它將造成凹凸電平的轉(zhuǎn)換。轉(zhuǎn)換器件的功耗很大，盡量采納輸出為高的原則。嵌入式處理器是嵌入式系統(tǒng)的硬件核心，消耗大量的功率，因此設(shè)計時選用低功耗的處理器；另外，挑選低功耗的通信(對于通信應(yīng)用系統(tǒng))、低功耗的訪存部件、低功耗的外圍電路，目前許多通信收發(fā)器都設(shè)計成節(jié)約功耗方式，這樣的器件優(yōu)先采納。22 選用低功耗的電路形式完成同樣的功能，電路的實現(xiàn)形式

6、有多種。例如，可以利用分立元件、小規(guī)模集成電路，大規(guī)模集成電路甚至單片實現(xiàn)。通常，用法的元器件數(shù)量越少，系統(tǒng)的功耗越低。因此，盡量用法集成度高的器件，以削減電路中用法元件的個數(shù)，削減整機的功耗。23 單電源、低電壓供電一些如運算等。供電方式有正負電源和單電源兩種。雙電源供電可以提供對地輸出的信號。高電源電壓的優(yōu)點是可以提供大的動態(tài)范圍，缺點是功耗大。例如，低功耗集成lm324，單電源電壓工作范圍為530 v。當電源電壓為15 v時，功耗約為220 mw；當電源電壓為10 v時，功耗約為90 mw；當電源電壓為5 v時，功耗約為15 mw?？梢姡碗妷汗╇妼档推骷牡淖饔梅浅ｏ@然。因此，處理

7、小信號的電路可以降低供電電壓。24 分區(qū)分時供電技術(shù)一個嵌入式系統(tǒng)的全部組成部分并非時刻在工作，基于此，可采納分時分區(qū)的供電技術(shù)。原理是利用“開關(guān)”控制電源供電單元，在某一部分電路處于休眠狀態(tài)時，關(guān)閉其供電電源，僅保留工作部分的電源。25 io引腳供電嵌入式處理器的輸出引腳在輸出高電平常，可以提供約20 ma的電流，該引腳可以挺直作為某些電路的供電電源用法，2所示。處理器的引腳輸出高電平常，外部器件工作；輸出低電平常，外部器件停止工作。需要注重。該電路需滿足下列要求：外部器件的功耗較低，低于處理器io引腳的高電平輸出電流；外部器件的供電電壓范圍較寬。26 單元設(shè)計處理器全速工作時，功耗最大；待

8、機狀態(tài)時，功耗比較小。頻繁的待機方式有兩種：空閑方式(idle)和掉電方式(shut down)。其中，idle方式可以通過中斷的發(fā)生退出，中斷可以由外部大事供應(yīng)。掉電方式指的是處理器停止，連中斷也不響應(yīng)，因此需要進入復位才干退出掉電方式。為了降低系統(tǒng)的功耗，一旦cpu處于“空轉(zhuǎn)”，可以使之進入idle狀態(tài)，降低功耗；期間假如發(fā)生了外部大事，可以通過大事產(chǎn)生中斷信號，使cpu進入運行狀態(tài)。對于shut down狀態(tài)，只能用復位信號喚醒cpu。27 智能電源設(shè)計既要保證系統(tǒng)具有良好的性能，又能兼顧功耗問題，一個最好的方法是采納智能電源。在系統(tǒng)中增強適當?shù)闹悄茴A(yù)測、檢測，按照需要對系統(tǒng)實行不同的供

9、電方式，以求系統(tǒng)的功耗最低。許多膝上型電腦的電源管理采納智能電源，以筆記本電腦為例，在電源管理方面，intel公司實行speed step技術(shù)；amd公司實行power now技術(shù)；transmeta公司實行l(wèi)ong run技術(shù)。雖然這三種技術(shù)涉及到的詳細內(nèi)容不同，但基本原理是全都的。以采納speed step技術(shù)的筆記本電腦為例，系統(tǒng)可以按照不同的用法環(huán)境對cpu的運行速度舉行合理調(diào)節(jié)。假如系統(tǒng)用法外接電源，cpu將根據(jù)正常的主頻率及電壓運行；當檢測到系統(tǒng)為電池供電時，軟件將自動切換cpu的主頻率及電壓至較低狀態(tài)運行。28 降低處理器的時鐘頻率處理器的功耗與時鐘頻率疏遠相關(guān)。以sam-sun

10、g x(32 b 920t內(nèi)核)為例，它提供了四種工作模式：正常模式、空閑模式、休眠模式、關(guān)機模式各種模式的功耗如表1所示。由表1可見，cpu在全速運行的時候比在空閑或者休眠的時候消耗的功率大得多。省電的原則就是讓正常運行模式遠比空閑、休眠模式少占用時光。在類似pda的設(shè)備中，系統(tǒng)在全速運行的時候遠比空閑的時候少，所以可以通過設(shè)置，使cpu盡可能工作在空閑狀態(tài)，然后通過相應(yīng)的中斷喚醒cpu，復原到正常工作模式，處理響應(yīng)的大事，然后再進入空閑模式。因此設(shè)計系統(tǒng)時，假如處理能力許可，可盡量降低處理器的時鐘頻率。另外，可以動態(tài)轉(zhuǎn)變處理器的時鐘，以降低系統(tǒng)的總功耗。cpu空閑時，降低時鐘頻率；處于工作

11、狀態(tài)時，提高時鐘頻率以全速運行處理事務(wù)，實現(xiàn)這一技術(shù)的辦法。通過將io引腳設(shè)定為輸出高電平，加入電阻r1，將增強時鐘頻率；將io引腳輸出低電平，去掉電阻r1，可降低時鐘頻率，以降低功耗。29 降低持續(xù)工作電流在一些系統(tǒng)中，盡量使系統(tǒng)在狀態(tài)轉(zhuǎn)換時消耗電流，在維持工作時期不消耗電流。例如。ic卡水表、煤氣表、靜態(tài)電能表等，在打開和關(guān)閉開關(guān)時給相應(yīng)的機構(gòu)上電，開關(guān)開和關(guān)狀態(tài)通過機械機構(gòu)或磁場機制保持開關(guān)的狀態(tài)，而不通過電流保持，可以進一步降低電能的消耗。3 軟件低功耗設(shè)計31 編譯低功耗優(yōu)化技術(shù)編譯技術(shù)降低系統(tǒng)功耗是基于這樣的事實：對于實現(xiàn)同樣的功能，不同的軟件算法，消耗的時光不同，用法的命令不同，

12、因而消耗的功率也不同。對于用法高級語言，因為是面對問題設(shè)計的，很難控制低功耗。但是，假如利用匯編語言開發(fā)系統(tǒng)(如對于小型的嵌入式系統(tǒng)開發(fā))，可以故意識地挑選消耗時光短的命令和設(shè)計消耗功率小的算法來降低系統(tǒng)的功耗。32 硬件軟件化與軟件硬件化通常的硬件電路一定消耗功率，基于此，可以削減系統(tǒng)的硬件電路，把數(shù)據(jù)處理功能用軟件實現(xiàn)，如許多儀表中用到的對數(shù)放大電路、抗干擾電路，測量系統(tǒng)中用軟件濾波代替硬件等。需要考慮，軟件處理需要時光，處理器也需要消耗功率，特殊是在處理大量數(shù)據(jù)的時候，需要高性能的處理器，這可能會消耗大量的功率。因此，系統(tǒng)中某一功能用軟件實現(xiàn)，還是用硬件實現(xiàn)，需要綜合計算后舉行設(shè)計。33

13、 采納迅速算法數(shù)字信號處理中的運算，采納如fft和迅速卷積等，可以大量節(jié)約運算時光，從而削減功耗；在精度允許的狀況下，用法容易函數(shù)代替復雜函數(shù)作近似，也是削減功耗的一種辦法。34 軟件設(shè)計采納中斷驅(qū)動技術(shù)囫圇系統(tǒng)軟件設(shè)計成處理多個大事，在系統(tǒng)上電初始化時，主程序只舉行系統(tǒng)的初始化，包括寄存器、外部設(shè)備等，初始化完成后，進入低功耗狀態(tài)，然后cpu控制的設(shè)備都接到中斷輸入端上。當外設(shè)發(fā)生了一個大事，產(chǎn)生中斷信號，使cpu退出節(jié)電狀態(tài)，進入大事處理，大事處理完成后，繼續(xù)進入節(jié)電狀態(tài)。35 延時程序設(shè)計延時程序的設(shè)計有兩種辦法：軟件延時和硬件定時器延時。為了降低功耗，盡量用法硬件定時器延時，一方面提高程序的效率，另一方面降低功耗。緣由為：大多數(shù)嵌入式處理器在進入待機模式時，cpu停止工作，定時器可正常工作，定時器的功耗可以很低，所以處理器調(diào)用延時程序時，進入待機方式