數字電子技術基礎模擬試題(07計科)

1、一、選擇題1、要求實現邏輯功能試根據下圖，選擇正確答案：（ ）  AB、  C D、2、一個數字邏輯電路中，若任一時刻，電路的輸出僅決定于該時刻電路的輸入，與電路過去的輸入無關，此電路稱為（ ）A、同步時序邏輯電路 B、異步時序邏輯電路 C、移位寄存器電路D、組合邏輯電路3、二進制計數器的容量是60,應取觸發(fā)器的個數為（ ）。 A、 5 B、 4 C、 7 D、 64、指出下列各種觸發(fā)器中，請選擇不能組成移位寄存器的觸發(fā)器( ) 。A、基本R-S觸發(fā)器 B、 同步R-S觸發(fā)器 C、 主從J-K觸發(fā)器 D、維持阻塞D觸發(fā)器5、對JK觸發(fā)器，若初態(tài)，當J=K

2、=1時，觸發(fā)器的次態(tài)為（ ）。A、 B、 C、 D、狀態(tài)不定6、采用OC門主要解決了（ ）。A、TTL與非門不能相與的問題 B、 TTL與非門不能線與的問題C、TTL與非門不能相或的問題 D、 TTL與非門不能線或的問題7、格雷碼的特點是，任意兩個相鄰的數，它們的格雷碼表示形式中僅有（ ）不同。A、1位B、2位C、3位D、4位8、用卡諾圖化簡邏輯函數時，若每個方格內包含“1”的個數盡可能多，則在化簡后的最簡表達式中（ ）。A、與項的個數少 B、 每個與項中含有的變量個數少 C、化簡結果具有唯一性9、在下圖時鐘控制觸發(fā)器中，輸出的狀態(tài)方程是（ ）。A、 B、 C、 D、10、組合電路的分析是指_

3、。 A、已知邏輯圖，求解邏輯表達式的過程；B、已知真值表，求解邏輯功能的過程； C、已知邏輯圖，求解邏輯功能的過程；D、已知真值表，求解邏輯表達式的過程。11、如圖所示電路實現的邏輯功能是（ ）A與門 B與非門 C或門 D或非門 E異或門12、Y=的反演式為（ ）。 (A)= (B)= (C)= (D)=窗體底端二、填空題1、（ ）B=（ ）H2、已知函數表達式為，則它的對偶式= 。3、對于上升沿觸發(fā)的D觸發(fā)器，它的次態(tài)僅取決于CP 沿到達時 的狀態(tài)。4、描述時序電路邏輯功能的方程一般應是三個，即 方程、 方程、 方程。5、已知N的補碼是1.01101011，則N的原碼是 ，N的反碼是 ，N的

4、真值是 。三、化簡下列函數（共13分）1、用公式法化簡函數2.已知函數F1、F2如下，試用卡諾圖求出，并將F化簡成最簡與或表達式。，要求分別畫出F1、F2及F的卡諾圖。四、用3線-8線74LS138譯碼器及與非門設計一個全加器邏輯電路。 五、已知某同步時序電路的狀態(tài)如圖a所示。要求試作出該電路的狀態(tài)轉移表。若用D觸發(fā)器實現電路，試寫出該電路的驅動方程和輸出方程。若要求輸出波形如圖b所示，則輸入信號X應如何設置？試畫出X的波形圖。 圖a 圖b六、某多功能組合電路框圖如下圖所示，、均為1位二進制數輸入，、為控制輸入，、為輸出。當時，對做加1運算。當時，對做減1運算。當時，對做加0運算。當時，為禁止狀態(tài)。 畫出、的卡諾圖。并寫出的、的表達式。 試用兩片4選一的數據選擇器和與非門實現該電路。七、請在給定輸入作用下，分別畫出主從JK觸發(fā)器和邊沿JK觸發(fā)器的輸出波形。設觸發(fā)器的初態(tài)為“0”。D0D1D2D3S0S1S2S3VREFRRR2R2R2R2R2RRvO+-八、若要求D/A轉換器的精度要小于0.25%，至少應選多少位的D/A轉換器？圖示D/A轉換器。已知R=10K,VREF=10V；當