CPCI板卡標(biāo)準(zhǔn)要點(diǎn)

1、1 1 一般要求 軍用加固CompactPCI計(jì)算機(jī)應(yīng)為系統(tǒng)提供與PCI規(guī)范相兼容的電氣特性適應(yīng)惡劣環(huán)境擴(kuò)展性強(qiáng)滿足通用 化、系列化、模塊化的要求。2特點(diǎn)2.1 CompactPCI特點(diǎn)2.1.1 33MHz 和 66MHz 的 PCI 性能。 2.1.2 32 位和 64 位數(shù) 據(jù)傳輸能力。2.1.3在33MHz總線頻率下每個(gè)總線段最多有8個(gè)CPCI插槽。2.1.4在66MHz總線頻率下每個(gè)總線段 最多有5個(gè)CPCI插槽。2.1.5 3U外形尺寸100mmX160mm。 2.1.6 6U 外形尺寸 233.35mmX160mm。 2.1.7 IEEE1101.1、 1101.10、1101.

2、11Eurocard 結(jié)構(gòu)標(biāo)準(zhǔn)。2.2 外形結(jié)構(gòu) CPCI插卡的外形結(jié)構(gòu)是根據(jù) IEC 60297-3和IEC 60297-4中的 Eurocard外形結(jié)構(gòu)定義的。并按照 IEEE1101.10進(jìn)行擴(kuò)展有 3U100mmX160mm 和 6U233.35mmX160mm 兩種規(guī)格圖 1 顯 示3U規(guī)格的插卡結(jié)構(gòu)圖。一個(gè)CPCI系統(tǒng)由1個(gè)或多個(gè)CPCI總線段組成。每段最多包括8個(gè)CPCI插槽33MHz板中心間距20.32mm0.8inch每個(gè)總線段由1個(gè)系統(tǒng)槽和7個(gè)外 設(shè)槽組成。圖1 3U 64位CompactPCI外形結(jié)構(gòu) 系統(tǒng)槽為總 線段上的所有插卡提供系統(tǒng)仲裁、時(shí)鐘分配和復(fù)位功能并負(fù) 責(zé)通

3、過對(duì)每個(gè)本地插卡IDSEL信號(hào)的管理完成系統(tǒng)的初始 過程。外設(shè)插槽可以安裝簡單的插卡也可以是智能化從設(shè)備 或者是PCI總線主設(shè)備圖2是典型的3U規(guī)格的CPCI總線 段的頂層圖。系統(tǒng)槽可以定位在無源底板的任何位置為簡單起見本規(guī)范規(guī)定從印制板頂層觀測無源底板時(shí)CPCI總線段中的系統(tǒng)槽位于總線段的左側(cè)。2圖2 3U CompactPCI無源底板示例 除圖2中說明的線性排列外 CPCI也允許其他 拓?fù)浣Y(jié)構(gòu)。本規(guī)范和所有無源底板的仿真均采用線性拓?fù)浣Y(jié) 構(gòu)系統(tǒng)插槽位于總線段任意一端插卡中心間距20.32mm具他任何拓?fù)浣Y(jié)構(gòu)必須進(jìn)行仿真或采用其它方式進(jìn)行確認(rèn)以 確保符合PCI規(guī)范。CPCI以物理和邏輯插槽概

4、念為基礎(chǔ)定 義插槽編號(hào)。物理槽必須從機(jī)箱左上角開始編號(hào)。編號(hào)從 1 開始。所有CPCI系統(tǒng)中物理插槽應(yīng)該置于兼容性標(biāo)記符號(hào) 內(nèi)。圖2示例了兼容性標(biāo)記符號(hào)內(nèi)的物理槽編號(hào)如1。邏輯插槽編號(hào)必須由IDSEL信號(hào)與用來選擇插槽的相關(guān)地址 定義。在命名規(guī)定中邏輯編號(hào)用于定義連接器在總線段上的 物理外形。圖2中說明的邏輯編號(hào)恰好位于連接器外形的下 方如2-P1。邏輯和物理插槽的編號(hào)不一定總一致無論何種情 況第五章中均定義了信號(hào)路由的要求。功能性標(biāo)記符號(hào)可以直觀的顯示無源底板連接器與插卡的功能這些功能性標(biāo) 記符號(hào)是a三角系統(tǒng)槽 bC圓圈外設(shè)槽。2.3連接器 CPCI 連接器是 IEC60917 和 IEC6

5、1076-4-101 定義的 5 行、 2mm間距帶屏蔽的連接器具特點(diǎn)包括a針孔互連機(jī)制 b多廠商支持c提供固定編碼鍵的編碼機(jī)制d長短交錯(cuò)以滿足熱插拔能力 e選裝后面板以滿足直通底板的I/O應(yīng)用需要f高密度PCI能力g電磁干擾EMI/射頻干擾RFI的屏蔽保護(hù)h最終用戶的可擴(kuò)展性。3 CPCI總線互連被定義為 5行47列的引腳陣列該陣列根據(jù)連接器的物理實(shí)現(xiàn)邏輯上分為兩組。32位PCI和連接器編碼鍵區(qū)安排在 J1上。另外一個(gè)連接器J2安排給64位傳輸、后面板I/O或地理尋址。CPCI 連接器在插卡和底板上都使用了導(dǎo)向凸緣這有效的避免了插拔時(shí)可能由現(xiàn)的偏差。3.3V和5V編碼鍵的使用可以避免 插卡的

6、錯(cuò)誤安裝。表1編碼鍵顏色分配 信號(hào)電壓VI/O對(duì)應(yīng)顏色3.3V鎘黃5V亮藍(lán)3.3V或5V通用插卡 無編碼 鍵可以避免因?yàn)槭韬龆鴮?V插卡安裝到3.3V系統(tǒng)上。表1說明了與不同底板連接器和插卡連接器的物理編碼鍵相關(guān) 的顏色編碼通用插卡必須滿足能運(yùn)行于任意一種環(huán)境所以 不被編碼。底板連接器必須根據(jù)底板總線段的信號(hào)進(jìn)行編碼。表1中的編碼鍵說明僅包含了那些裝配了J1并且J1是所裝配的唯一的連接器的情況。CPCI插卡如果裝配了除J1之外的其他任何連接器那么還必須符合PICMG 2.10 Keyingof CompactPCI ? 0? 3 Boards and Backplanes。J1 連接器提 供的

7、彩色編碼機(jī)制只適用于3U和6U非后面板I/O的32位信號(hào)插卡其它任何實(shí)現(xiàn)必須與PICMG 2.10中指定的編碼鍵機(jī)制相符合。2.4模塊化CompactPCI的一個(gè)重要特點(diǎn)是系 統(tǒng)的模塊化。模塊化是利用Eurocard標(biāo)準(zhǔn)的各種外形結(jié)構(gòu)及 通用IEC-61076-4-101連接器來實(shí)現(xiàn)的。3電氣要求3.1插 板設(shè)計(jì)規(guī)則 軍用加固計(jì)算機(jī)插板的設(shè)計(jì)符合CompactPCI規(guī)范PICMG R2.0 D3.0的設(shè)計(jì)要求。本節(jié)規(guī)定一些按軍用加固環(huán)境需要強(qiáng)調(diào)或補(bǔ)充的要求或限制。5.1節(jié)至5.4節(jié)的設(shè)計(jì)規(guī)則適用于33MHz的CPCI總線操作。66MHz的設(shè)計(jì)規(guī)則 參考5.5節(jié)。本規(guī)范不推薦使用標(biāo)準(zhǔn) Compa

8、ctPCI中的熱插 拔規(guī)范。3.1.1去耦要求 每個(gè)加固CPCI計(jì)算機(jī)插板必須具 備足夠的去耦能力以滿足應(yīng)用。表2列由了應(yīng)該使用去耦的最小要求。 表2插板去耦要求 連接器 信號(hào) 說明 去耦電 容 耐壓 0.1 以 F ±201 10 以 F ±202 P1 5V 5VDC 最/V15V P1 3.3V 3.3VDC ，最小 10V P1 VI/O 5V/3.3VDC出15V P1 12V 12VDC V 詼卜 35V P1 -12V - 12VDC V，最 小 35V P24 VI/O 5V/3.3VDC V 小 15V 說明 4 1 對(duì)于所 有電壓每10個(gè)電源引腳應(yīng)該提供

9、一個(gè)靠近連接器的0.1以附適于高速去耦的陶瓷電容器進(jìn)行去耦。注意此規(guī)則適用于所 有的電源引腳即使插板上沒有使用該電源2靠近每個(gè)連接器均需要安放一個(gè)10以F的低等效串聯(lián)電阻 Low ESR電容器 3如果有需要使用 M2V DC電源 則應(yīng)使用10以F的低等效串 聯(lián)電阻Low ESR電容。如果不使用 M2V DC電源則不需要 10以F的低等效串聯(lián)電阻 Low ESR電容但仍需要提供 0.1以F 的陶瓷電容 4在64位系統(tǒng)中P2的要求。如果P2用于自定 義的I/O可以增加輔助的去耦電容。3.1.2端接要求3.1.2.1分支端接Stub Termination在插板上的 CPCI連接器接口處 下列信號(hào)必

10、須端接10Q串聯(lián)信號(hào)電阻可以用排阻或分立電 阻 AD0AD31、C/BE0C/BE3、PAR、FRAME、IRDY、TRDY、STOP、LOCK、IDSEL、DEVSEL、PERR、SERR 和 RST表3信號(hào)端接電阻參數(shù)最小標(biāo)準(zhǔn)最大單位說明Rterm -5 10 5歐姆 Q信號(hào)端接電阻位于 CompactPCI連接 器近端處。如果下面這些信號(hào)插板上使用也必須端接INTA、INTB、INTC、INTD、AD32AD63、C/BE4C/BE7、 PAR64、REQ64、ACK64。 CLK、REQ 和 GNT 信號(hào)不需要此類信號(hào)端接電阻。信號(hào)端接可以將每塊插板上的PCI信號(hào)線對(duì)底板的影響降到最小

11、。端接電阻的位置和該信號(hào)的連 接器引腳距離應(yīng)不超過 15.2mm0.6inch這個(gè)距離是指信號(hào)允許布線的總長參見 5.1.3和5.1.4節(jié)說明。3.1.2.2串行端接 Series Termination驅(qū)動(dòng)REQ的外設(shè)插板接口板在該信號(hào)的 芯片驅(qū)動(dòng)輸由引腳處不是在連接器接口處應(yīng)該提供一個(gè)端 接電阻阻值大小根據(jù)輸由緩沖器的輸由特性而定一般選擇 阻值一般為10Q47Q的表面貼裝電阻。在系統(tǒng)槽插板主機(jī)板上每個(gè)為外設(shè)插槽提供CLK信號(hào)的驅(qū)動(dòng)器一般是主 PCI橋或PCI-to-PCI橋上必須使用串聯(lián)端接電阻阻值大小根據(jù)輸由緩沖器的輸由特性而定一般選擇阻值一般為10Q47Q的表面貼裝電阻。每個(gè)系統(tǒng)槽插板

12、的 GNT信號(hào)必須在驅(qū)動(dòng)器處 進(jìn)行串聯(lián)端接端接電阻阻值大小根據(jù)輸由緩沖器的輸由特性而定一般選擇阻值一般為10Q 47Q的表面貼裝電阻。3.1.3信號(hào)線長度要求無論是系統(tǒng)槽插板還是外設(shè)插板32位/64位信號(hào)J1、J2的信號(hào)線長度必須不大于63.5mm2.5inchs。這個(gè)長度是指從連接器引腳通過信號(hào)線或端接電阻5.1.2節(jié)所規(guī)定到PCI驅(qū)動(dòng)器引腳之間的總長度。注意布線長度中應(yīng)包 括端接電阻。3.1.4特征阻抗要求 在插板上CPCI信號(hào)線的 特征阻抗必須在表 4給定的范圍內(nèi)。表4 CPCI信號(hào)線的特征阻抗 參數(shù) 最小 標(biāo)準(zhǔn) 最大 單位 說明5 Z0 -10 65 10歐姆Q僅適用于PCB布線包括電

13、鍍通孔。 3.1.5信號(hào)負(fù)載要 求 外設(shè)接口板的任何 CPCI信號(hào)上最多允許一個(gè) PCI負(fù)載。 系統(tǒng)槽插板內(nèi)連接J1/J2連接器的CPCI總線上最多允許一個(gè) 負(fù)載。3.1.6外設(shè)插板PCI時(shí)鐘信號(hào)線長度要求 在外設(shè)插 板上CPCI時(shí)鐘信號(hào)線必須為63.5mm±2.54mm2.5inchs Cfc1inch 并且在一個(gè)接口板上只允 許驅(qū)動(dòng)一個(gè)負(fù)載。 3.1.7插板信號(hào)環(huán)境 通用插板設(shè)計(jì)中即 兼容3.3V、5V兩種環(huán)境VI/O信號(hào)必須通過連接器上引腳由底板來配置通用插板上 VI/O信號(hào)不能直接連接 3.3V、5VO3.1.8上拉電阻要求 上拉電阻必須設(shè)在系統(tǒng)槽插板上。表 5 給由針對(duì)5V

14、和3.3V兩種信號(hào)環(huán)境的上拉電阻值。 所有數(shù)值 均假定有7個(gè)負(fù)載33MHz速度。對(duì)于要求上拉電阻的 CPCI 信號(hào)上拉電阻必須放置在驅(qū)動(dòng)器與分支端接電阻之間上拉電阻到驅(qū)動(dòng)器的信號(hào)長度必須小于12.7mm0.5inch而且信號(hào)線長度被當(dāng)成總布線長度的一部分。注意當(dāng)系統(tǒng)槽插板充當(dāng)外設(shè)接口板時(shí)不能連接上拉電阻。 系統(tǒng)槽插板不管是否 使用REQ64和ACK64信號(hào)都必須為它們提供一個(gè)上拉電阻 這可以保證避免 64位外設(shè)接口板上 REQ64和ACK64的浮動(dòng)。使用GNT信號(hào)的每個(gè)外設(shè)接口板必須設(shè)置一個(gè)100kQ的上拉電阻。 關(guān)于64位信號(hào)的其他細(xì)節(jié)參見 5.4節(jié)。3.1.9 插板連接器屏蔽要求為了保證插

15、板和 CPCI底板之間的邏輯接地有一個(gè)低阻抗回路在插板的J1和J2連接器的F行必須加屏蔽接地。對(duì)于已提供Z行屏蔽選項(xiàng)的IEC-60176連接器在插板上則不需要加屏蔽并且保證當(dāng)該屏蔽延伸到插板內(nèi)部區(qū)域時(shí)沒有任何負(fù)載。3.2 33MHz底板設(shè)計(jì)原則 在33MHz下最多可以有八個(gè)插槽。66MHz下最多可以有五個(gè)插槽其設(shè)計(jì)原則見5.5節(jié)。系統(tǒng)插板為其他七個(gè)插槽提供時(shí) 鐘、仲裁、配置以及中斷處理。底板提供外設(shè)接口板的插槽 可少于7個(gè)。本節(jié)假定采用最大的配置數(shù)目并且采用線性拓 撲結(jié)構(gòu)系統(tǒng)槽的物理位置為機(jī)箱底板的任意一端底板信號(hào) 線采用菊花鏈方式。采用任何其他拓?fù)浣Y(jié)構(gòu)均必須被仿真或 以其他方式檢驗(yàn)以確認(rèn)它與

16、PCI規(guī)范的一致性。槽連接器中心間距為20.32mm0.8inch。如果系統(tǒng)要求多于 8槽必須采用 PCI-to-PCI橋連接另一個(gè)CPCI總線段。 底板的設(shè)計(jì)可以同 時(shí)具備33MHz和66MHz的操作能力但如果在一個(gè) CPCI總 線段內(nèi)的插槽數(shù)大于 5個(gè)時(shí)只能使用33MHz的總線并且信 號(hào)M66EN必須接地。底板必須為3.3V、5V和地提供單獨(dú)的平面層。如果VI/O配置可以直接使用 3.3V或5V否則VI/O 必須提供專用的電源層。3.2.1底板信號(hào)環(huán)境 每種CPCI底板均提供了 5V或者3.3V信號(hào)環(huán)境。PCI允許插卡內(nèi)部的連 接采用兩種類型的緩沖區(qū)接口。連接器上的VI/O電源引腳用于向插

17、卡的緩沖區(qū)供電這樣就可以被設(shè)計(jì)工作于任意一 種接口。CPCI為了使這種雙接口方案成為可能為兩種系統(tǒng)提供了一種單獨(dú)的底板連接器編碼插件。CPCI底板既可以是一種信號(hào)環(huán)境固定的底板如僅工作在5V也可以是一種可配置的底板。無論何種情況只要配置為5V操作則必須使用5V編碼鍵亮藍(lán)。而配置為 3.3V操作時(shí)則在底板上必須安裝 3.3V編碼鍵鎘黃。3.2.2底板特征阻抗 6 CPCI底板必須在表6給定的特征阻抗范圍內(nèi)進(jìn)行布線。表5底板特征阻抗表參數(shù)最小標(biāo)準(zhǔn)最大單位說明Z0 -10 65 10歐姆Q 未安裝連接器或插板的 PCB板但包括電鍍通孔。3.2.3八糟 底板端接PICMG的系統(tǒng)仿真試驗(yàn)表明在使用允許的

18、最強(qiáng) PCI緩沖區(qū)可參考PCI規(guī)范V-I曲線同時(shí)使用輕度負(fù)載的八 槽底板配置即只有系統(tǒng)槽和其相鄰的外設(shè)插槽這時(shí)PCI信號(hào)就會(huì)超由10ns最大傳播延遲33MHz的總線速度。對(duì)于這種 具體的系統(tǒng)配置來說所有匯接的PCI信號(hào)在底板上距離系統(tǒng)槽最遠(yuǎn)的終點(diǎn)必須加上一個(gè)肖特基二極管信號(hào)端接參考Ti公司的74S053二極管陣列如圖3所示。肖特基二極管可以 直接在底板安裝也可以在最后一個(gè)插槽中插入一個(gè)二極管端接適配器。如果使用了二極管則二極管與用于各PCI信號(hào)的網(wǎng)絡(luò)間的距離必須盡可能短。圖3 PCI信號(hào)端接3.2.4IDSEL分配PCI的IDSEL信號(hào)用于提供到各個(gè)外設(shè)插槽的唯一的訪問從而可以進(jìn)行配置。地址線

19、 AD31到AD25中的 一條連接到各個(gè)外設(shè)插板的 IDSEL引腳連接器引腳J1B9后 在配置周期中為每個(gè)外設(shè)插板分別提供了 一個(gè)唯一的地址。底板必須保證與各外設(shè)插槽連接器上的IDSEL的線路長度最短。表7表明了地址線到各個(gè)外設(shè)插板的IDSEL引腳的路由。SignalVI/O7表6系統(tǒng)插板到邏輯插槽的信號(hào)分配 如果在系統(tǒng)插板上還有其他的PCI設(shè)備該設(shè)備IDSEL路由可以通過AD11-AD24范圍內(nèi)的地址線實(shí)現(xiàn)。3.2.5 REQ/GNT分配PCI總線仲裁器駐留在系統(tǒng)插板上并通過REQ6:0/GNT6:0信號(hào)對(duì)與最多7個(gè)外設(shè)插槽的每一個(gè)相連 接。任何底板上的系統(tǒng)插槽都必須支持REQ/GNT信號(hào)完

20、全實(shí)現(xiàn)。否則必須聲明與本規(guī)范不兼容。系統(tǒng)槽插板必須支持7對(duì)REQ/GNT信號(hào)。表7列由了對(duì)外設(shè)接口板的 REQ/GNT引腳的請(qǐng)求/授權(quán)信號(hào)的分配。3.2.6 PCI中斷路由 底板從系統(tǒng)插槽中斷引腳INTA-INTD到外設(shè)插槽中斷引腳的分配必須如圖4所示。 底板上外設(shè)插槽間采用了循環(huán)的 分配方式其目的在于為每個(gè)外設(shè)接口板前四個(gè)CPCI連接器各分配一個(gè)唯一的中斷每個(gè)外設(shè)板只使用INTA引腳即假定一個(gè)單一 PCI功能在INTA引腳上產(chǎn)生中斷請(qǐng)求或多個(gè)PCI功能共享INTA引腳。當(dāng)循環(huán)模式跨過了四個(gè)邏輯插槽之后 重復(fù)這樣那些中斷間隔了四個(gè)連接器的插槽如插槽2和插槽6會(huì)中斷共享。這種中斷分配符合 PCI

21、 SIG頒布的PCI-to-PCI橋規(guī)范這樣可以在系統(tǒng)主板上0號(hào)PCI總線與CPCI之間采用PCI-to-PCI橋接技術(shù)。信號(hào) 連接器引腳 信號(hào)連接器引腳系統(tǒng)插板邏輯插槽1外設(shè)插板o邏輯插槽2 AD31 REQ0 GNT0 P1:E6 P1:A6 P1:E5 IDSEL1 REQ GNT P1:B9 P1:A6 P1:E5系統(tǒng)插板邏輯插槽 1外設(shè)插板o邏輯插 槽 3 AD30 REQ1 GNT1 P1:A7 P2:C1 P1:D1 IDSEL1 REQGNT P1:B9 P1:A6 P1:E5系統(tǒng)插板邏輯插槽 1外設(shè)插板o邏 輯插槽 4 AD29 REQ2 GNT2 P1:B7 P2:E1 P

22、2:D2 IDSEL1 REQ GNT P1:B9 P1:A6 P1:E5 系統(tǒng)插板邏輯插槽 1外設(shè)插 板 o 邏輯插槽 5 AD28 REQ3 GNT3 P1:C7 P2:E2 P2:C3 IDSEL1 REQ GNT P1:B9 P1:A6 P1:E5 系統(tǒng)插板邏輯插槽 1 外設(shè)插板。邏輯插槽 6 AD27 REQ4 GNT4 P1:E7 P2:D3 P2:E3 IDSEL1 REQ GNT P1:B9 P1:A6 P1:E5 系統(tǒng)插板邏輯插槽 1 外設(shè)插板 。邏輯插槽 7 AD26 REQ5 GNT5 P1:A8 P2:D15 P2:E15 IDSEL1 REQ GNT P1:B9 P1

23、:A6 P1:E5 系統(tǒng)插板邏輯 插槽1外設(shè)插板o邏輯插槽8 AD25 REQ6 GNT6 P1:D8 P2:D17 P2:E17 IDSEL1 REQ GNT P1:B9 P1:A6 P1:E5 注 每 個(gè)插槽的IDSEL信號(hào)必須在需要的插槽處以最短的路線連 接。8盡管PCI軟件設(shè)備驅(qū)動(dòng)程序的設(shè)計(jì)上允許中斷信號(hào) 的共享但設(shè)備的共享中斷會(huì)影響到中斷延時(shí)所以在可能的 條件下應(yīng)盡量避免這一問題。圖4底板中斷路由圖 3.2.7CPCI附加信號(hào) CPCI除了利用PCI局部總線規(guī)范定義的信 號(hào)外還增加了一些信號(hào)這些信號(hào)有按鍵復(fù)位、電源狀態(tài)、系 統(tǒng)槽識(shí)別、地理尋址、系統(tǒng)管理及傳統(tǒng)IDE中斷支持信號(hào)。3.2

24、.7,1按鍵復(fù)位PRST按鍵復(fù)位信號(hào)PRST從底板提供可以 用于對(duì)系統(tǒng)槽插板復(fù)位相應(yīng)的系統(tǒng)槽插板可以產(chǎn)生PCI RST信號(hào)復(fù)位系統(tǒng)的其他插板。PRST是一個(gè)低電平有效的 TTL 信號(hào)由開關(guān)或集電極開路的驅(qū)動(dòng)器生成。系統(tǒng)槽插板接收 PRST并按照要求消除抖動(dòng)。系統(tǒng)槽插板必須在 PRST信號(hào)的末端提供一個(gè)上拉電阻阻值不低于1kQo 3.2.7.2電源狀態(tài)DEG、FAL在采用了模塊化電源已實(shí)現(xiàn) DEG、FAL可選 的底板上電源子系統(tǒng)的狀態(tài)通過底板上這兩個(gè)低電平有效 的TTL電源狀態(tài)信號(hào)確定。無論系統(tǒng)槽插板是否使用這兩個(gè)信號(hào)系統(tǒng)槽插板均必須在這兩個(gè)信號(hào)的末端提供一個(gè)連 接VI/O的上拉電阻阻值不低于

25、1kQ。 3.2.7.3系統(tǒng)槽識(shí)別 SYSEN有些插板既可以作為系統(tǒng)槽插板也可以作為外設(shè)接 口板當(dāng)此種插板被安裝入槽中時(shí)SYSEN用來使能或禁止該插板的系統(tǒng)槽功能如時(shí)鐘生成以及總線仲裁等。本引腳在系統(tǒng)槽所在的底板段必須接地其他外設(shè)插槽中本引腳保持 斷開。插板設(shè)計(jì)者必須在 SYSEN上提供到VI/O的上拉電阻 阻值不低于1kQo 3.2.7.4系統(tǒng)枚舉ENUM 該信號(hào)主要用于 熱插拔系統(tǒng)中在本規(guī)范中對(duì)該信號(hào)不再使用。建議在插板、 底板設(shè)計(jì)時(shí)該信號(hào)對(duì)應(yīng)的引腳懸空。3.2.7,5地理尋址GA4:0對(duì)于底板來說如果在莫個(gè)特定插槽上安裝了P2那么它必須支持GA4.0地理尋址信號(hào)以進(jìn)行唯一的插槽識(shí)別。使用

26、地理地址信號(hào) GA4.0的插卡必須由10.0k Q ± 1的電阻上 拉。INTAINTBINTCINTDB3C3E3A3B3C3E3A3B3C3E3A3B3C3 E3A3B3C3E3插槽1系統(tǒng)槽插槽 2IDSELAD31 插槽 3IDSELAD30 插槽 4IDSELAD29 插槽 8IDSELAD25 系統(tǒng)插 槽INTA網(wǎng)絡(luò)系統(tǒng)插槽INTB網(wǎng)絡(luò)系統(tǒng)插槽INTC網(wǎng)絡(luò)系統(tǒng) 插槽INTD網(wǎng)絡(luò)A39對(duì)于底板來說地板上物理插槽地址GA4.0的編碼方式必須是將各個(gè)連接器上的不同引腳組合接地或者不連。物理插槽地址由4.2節(jié)的物理槽編號(hào)定義。表8說明了物理槽編號(hào)及其由 GA4.0定義的物理插槽地址

27、。其中物理插槽“保留當(dāng)具有地理地址的適配器安裝到不支持地理尋址的底板插槽時(shí)地理尋址的缺省值為31 o表7物理插槽地址 物理插槽編號(hào) GA4 J2-A22 GA3 J2-B22 GA2J2-C22 GA1 J2-D22 GA0 J2-E22 0 接地 接地 接地 接地 接地1接地接地接地接地開路2接地接地接地開路 接地3接地接地接地開路開路4接地接地開路接 地接地5接地接地開路接地開路6接地接地開路開路接地7接地接地開路開路開路8接地開路接 地接地接地9接地開路接地接地開路10接地開路接地開路接地11接地開路接地開路開路12接地開路開路接地接地13接地開路開路接地開路14接地開路開路開路接地15接地開路開路開路開路16開路接地接地接地接地17開路接地接地接地開路18開路接地接地開路接地19開路接地接地開路開路20開路接地開路接地接地21開路接地開路接地開路22開路接地開路開路接地23開路接地開路開路開路24開路開路接地接地接地25開路開路接地接地開路26開路開路接地開路接地27開路開路接地開路開路28開路開路開路接地接地29開路開路開路接地開路30開路開路開路開路接地31開路開路開路開路開路3.2.7.6系統(tǒng)管理總線在本規(guī)范中對(duì)該信號(hào)J1/P1上三個(gè)引腳IPMB_SCL、IPMB_SD