混合集成電路的電磁兼容設(shè)計(jì)

1、混合集成電路的電磁兼容設(shè)計(jì)混合（hybrid integrated circuit）是由集成工藝與厚（薄）膜工藝結(jié)合而制成的集成?；旌霞呻娐肥窃诨嫌贸赡まk法制作厚膜或薄膜元件及其互連線，并在同一基片上將分立的半導(dǎo)體芯片、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、牢靠性高、電性能好等特點(diǎn)。隨著電路板尺寸變小、布線密度加大以及工作頻率的不斷提高，電路中的電磁干擾現(xiàn)象也越來(lái)越突出，電磁兼容問(wèn)題也就成為一個(gè)系統(tǒng)能否正常工作的關(guān)鍵。電路板的電磁兼容設(shè)計(jì)成為系統(tǒng)設(shè)計(jì)的關(guān)鍵。2 電磁兼容原理電磁兼容是指電子設(shè)備和電源在一定的電磁干擾環(huán)境下正常牢靠工作的能力，同時(shí)也是電子設(shè)備和電源

2、限制自身產(chǎn)生電磁干擾和避開(kāi)干擾周圍其它電子設(shè)備的能力。任何一個(gè)電磁干擾的發(fā)生必需具備三個(gè)基本條件:首先要具備干擾源,也就是產(chǎn)生有害電磁場(chǎng)的裝置或設(shè)備;第二是要具有傳揚(yáng)干擾的途徑,通常認(rèn)為有兩種方式:傳導(dǎo)耦合方式和輻射耦合方式,第三是要有易受干擾的敏感設(shè)備。因此,解決電磁兼容性問(wèn)題應(yīng)針對(duì)電磁干擾的三要素,逐一舉行解決:減小干擾發(fā)生元件的干擾強(qiáng)度；切斷干擾的傳揚(yáng)途徑；降低系統(tǒng)對(duì)干擾的敏感程度?；旌霞呻娐吩O(shè)計(jì)中存在的電磁干擾有: 傳導(dǎo)干擾、串音干擾以及輻射干擾。在解決emi問(wèn)題時(shí)，首先應(yīng)確定放射源的耦合途徑是傳導(dǎo)的、輻射的，還是串音。假如一個(gè)高幅度的瞬變或迅速升高的浮現(xiàn)在逼近載有信號(hào)的導(dǎo)體附近，電

3、磁干擾的問(wèn)題主要是串音。假如干擾源和敏感器件之間有完整的電路銜接，則是傳導(dǎo)干擾。而在兩根傳輸高頻信號(hào)的平行導(dǎo)線之間則會(huì)產(chǎn)生輻射干擾。3 電磁兼容設(shè)計(jì)在混合集成電路電磁兼容性設(shè)計(jì)時(shí)首先要做功能性檢驗(yàn)，在計(jì)劃已確定的電路中檢驗(yàn)電磁兼容性指標(biāo)能否滿足要求，若不滿足就要修改參數(shù)來(lái)達(dá)到指標(biāo)，如放射功率、工作頻率、重新挑選器件等。第二是做防護(hù)性設(shè)計(jì)，包括濾波、屏蔽、接地與搭接設(shè)計(jì)等。第三是做布局的調(diào)節(jié)性設(shè)計(jì)，包括總體布局的檢驗(yàn)，元器件及導(dǎo)線的布局檢驗(yàn)等。通常，電路的電磁兼容性設(shè)計(jì)包括：工藝和部件的挑選、電路布局及導(dǎo)線的布設(shè)等。3.1工藝和部件的選取混合集成電路有三種創(chuàng)造工藝可供挑選，單層薄膜、多層厚膜和多

4、層共燒厚膜。薄膜工藝能夠生產(chǎn)高密度混合電路所需的小尺寸、低功率和高電流密度的元器件，具有高質(zhì)量、穩(wěn)定、牢靠和靈便的特點(diǎn)，適合于高速高頻和高封裝密度的電路中。但只能做單層布線且成本較高。多層厚膜工藝能夠以較低的成本創(chuàng)造多層互連電路，從電磁兼容的角度來(lái)說(shuō)，多層布線可以減小線路板的電磁輻射并提高線路板的抗干擾能力。由于可以設(shè)置特地的電源層和地層，使信號(hào)與地線之間的距離僅為層間距離。這樣，板上全部信號(hào)的回路面積就可以降至最小，從而有效減小差模輻射。其中多層共燒厚膜工藝具有更多的優(yōu)點(diǎn)，是目前無(wú)源集成的主流技術(shù)。它可以實(shí)現(xiàn)更多層的布線，易于內(nèi)埋元器件，提高組裝密度，具有良好的高頻特性和高速傳輸特性。此外，

5、與薄膜技術(shù)具有良好的兼容性，二者結(jié)合可實(shí)現(xiàn)更高組裝密度和更好性能的混合多層電路?；旌想娐分械挠性雌骷胀ㄟx用裸芯片，沒(méi)有裸芯片時(shí)可選用相應(yīng)的封裝好的芯片，為得到最好的特性，盡量選用表貼式芯片。挑選芯片時(shí)在滿足產(chǎn)品技術(shù)指標(biāo)的前提下，盡量選用低速時(shí)鐘。在hc能用時(shí)絕不用法ac，4000能行就不用hc。應(yīng)具有低的等效串聯(lián)，這樣可以避開(kāi)對(duì)信號(hào)造成大的衰減。混合電路的封裝可采納可伐金屬的底座和殼蓋，平行縫焊，具有很好的屏蔽作用。3.2電路的布局在舉行混合微電路的布局劃分時(shí)，首先要考慮三個(gè)主要因素：輸入/輸出引腳的個(gè)數(shù)，器件密度和功耗。一個(gè)有用的規(guī)章是片狀元件所占面積為基片的20% ，每平方英寸耗散功率不大于2w。在器件布置方面，原則上應(yīng)將互相有關(guān)的器件盡量逼近，將數(shù)字電路、及電源電路分離放置，將高頻電路與低頻電路分開(kāi)。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離規(guī)律電路。對(duì)時(shí)鐘電路和高頻電路等主要干擾和輻射源應(yīng)單獨(dú)支配，遠(yuǎn)離敏感電路。輸入輸出芯片要位于臨近混合電路封裝的i/o出口處。高頻元器件盡可能縮短連線，以削減分布參數(shù)和互相間的電磁干擾，易受干擾元器件不能互相離得太近，輸入輸出盡量遠(yuǎn)離。震蕩器盡可能逼近用法時(shí)鐘芯片的位置，并