PLL鎖相環(huán)基礎知識自己總結

1、auH NOOMPLL基礎知識Chapl PLL 概述1.1 PLL作用提供干凈，穩(wěn)定，可飆車的本地振蕩信號頻率綜合器分類1）基于查找表的直接數(shù)字頻率綜合器 DDS優(yōu)點合成速度快，缺點是雜散大，輸出頻率低，頻率范圍窄2）直接模擬頻率綜合器直接模擬頻率綜合器的原理是對參考頻率倍頻、分頻和混頻來產(chǎn)生想要 的頻率，理論上通過重復的分頻和混頻操作能夠獲得任意頻率，從另一 方面來講，要獲得足夠的頻率分辨率和較寬的頻率范圍則需要大量硬件 開銷3）鎖相環(huán)（本文研究對象）PLL將輸出信號分頻后與參考頻率進行相位比較、跟蹤和鎖定，這種間接合 成頻率的方法能夠獲得很高的頻率和頻率范圍，而且結構簡單功耗低， 比較適

2、合集成于芯片中。1.2 PLL結構分為壓控振蕩器（VCO）,鑒相器（PF），環(huán)路濾波器（LF） 分頻器（DIVIDER）工作原理：1. 鑒相器將反饋信號的相位同輸入?yún)⒖夹盘栠M行比較，當兩者相位差 為0時反饋信號與參考信號同頻同相，這時認為環(huán)路已經(jīng)鎖定，輸 出頻率為參考頻率乘以分頻比 N，2. 否則鑒相器輸出一包含相位差信息的電流信號迫使反饋信號的相位 做出調整，環(huán)路濾波器將鑒相器的輸出轉換為電壓并濾除高頻成分 后變?yōu)橹绷餍盘枺?. 控制VCO輸出N分頻后的信號頻率往參考頻率方向變化。1.3主要技術指標兩大類：頻譜純度和動態(tài)特性1相位噪聲相位噪聲和抖動是對同一種現(xiàn)象的兩種不同的定量方式。在理想情

3、況下， 一個頻率固定的完美的脈沖信號（以1 MHz為例）的持續(xù)時間應該恰 好是1微秒, 每500ns有一個跳變沿。但不幸的是，這種信號并不存在。如圖1所示，信號周期的長度總會有一定變化，從而導致下一個沿的到來時間不確定。 這種不確定就 是相位噪聲，或者說抖動。相位噪聲是從頻域上來描述：通常定義為在某一給定偏移頻率處的 dBc/Hz 值，其中，dBc是以dB為單位的該頻率處功率與總功率的比值。一個振蕩器在 某一偏移頻率處的相位噪聲定義為在該頻率處1Hz帶寬內的信號功率與信號的總功率比值。抖動是從時域上來描述：它從本質上描述了信號周期距離其理想值偏離了 多少2. 雜散 spur ?3. 鎖定？Ch

4、ap2恒定調諧增益VCOVCO是PLL中頻率最高的模塊，鎖相環(huán)合成的載波頻率由VCO得到。VCO 的頻率受控制電壓的變化發(fā)生改變，圖 3.1說明了 VCO的壓控特性，隨著控制 電壓Vout從V變化到V2，輸出頻率3OUT從3變化到叱，定義輸出頻率對電壓的 變化率為調諧增益為Kvco。則有下圖振蕩器通常有兩種：1. 基于相移網(wǎng)絡的RC和有源元件的環(huán)形振蕩器（Ring）,面積小，功耗 低，缺點噪聲大，諧振Q小2. LC振蕩器。高Q,選頻特性好，但面積大M7經(jīng)典結構，輸出頻率和調諧增益由電感和 C決定，由于電感Q值有限，所以 會影響相位噪聲和消耗能量，MOS管的負阻剛好補充能量。加入電容陣列，解決帶寬和噪聲的矛盾。CHAP.3鑒頻鑒相器PFD的作用是檢測頻率差和相位差，輸入端為參考信號Vref及反饋信號Vfb，PFD分別檢測兩組信號的上升沿，當檢測到 Vref的上升沿后輸出端UP輸出1, 檢測到Vfb的上升沿后輸出端DN輸出1,若UP和D